JP6397127B2 - 半導体素子パッケージ、半導体装置および実装構造体 - Google Patents

半導体素子パッケージ、半導体装置および実装構造体 Download PDF

Info

Publication number
JP6397127B2
JP6397127B2 JP2017519376A JP2017519376A JP6397127B2 JP 6397127 B2 JP6397127 B2 JP 6397127B2 JP 2017519376 A JP2017519376 A JP 2017519376A JP 2017519376 A JP2017519376 A JP 2017519376A JP 6397127 B2 JP6397127 B2 JP 6397127B2
Authority
JP
Japan
Prior art keywords
wiring conductor
dielectric layer
conductor
semiconductor element
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017519376A
Other languages
English (en)
Other versions
JPWO2016186128A1 (ja
Inventor
芳規 川頭
芳規 川頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2016186128A1 publication Critical patent/JPWO2016186128A1/ja
Application granted granted Critical
Publication of JP6397127B2 publication Critical patent/JP6397127B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/18—Construction of rack or frame
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子を収納する半導体素子パッケージ、半導体装置および実装構造体に関する。
発光素子、受光素子などの光半導体素子、および信号処理用演算素子などの半導体素子は、半導体素子を保護するとともに、半導体素子と外部の配線とを接続するために半導体素子パッケージに収納される。
特開平１１−２１４５５６号公報記載のパッケージは、誘電体基板の上面に複数の線路導体が略平行に形成され、線路導体間の誘電体基板に幅が０．２ｍｍ以上、深さが誘電体基板の厚みの２分の１以上の溝が設けられている。この溝に空気が介在することになって線路導体間の容量値が低くなり、電気的干渉が低減される。
特開平１１−２１４５５６号公報記載のパッケージは、溝が設けられることで、誘電体基板の端部において線路導体の端部間に誘電体が存在しない構成となっている。線路導体間の容量値が低くなると電磁的干渉が低減されて信号特性への悪影響は抑えられる。しかし、線路導体の端部間での結合が弱いと、それぞれの線路導体の端部が、近傍の接地導体および線路導体に接続する外部配線基板に設けられた線路導体および接地導体などと不特定に結合する。その結果、線路導体の端部において電磁界が乱れて、反射および透過による損失が増加したり、電磁的干渉が発生するなど様々な不具合が生じる。これにより、線路導体を伝送する信号の伝送特性が劣化してしまう場合があった。
本発明の１つの態様に係る半導体素子パッケージは、半導体素子が載置される載置領域を含む主面を有する板状の基体と、載置領域を囲むように基体の主面に設けられる矩形状の枠部材であって、内周面および外周面間の厚み方向に枠部材を貫通して切り欠かれた切り欠きを有する枠部材と、切り欠きを塞いで枠部材に接合される端子部材であって、第１誘電体層と、第１誘電体層の一表面に設けられ、半導体素子と電気的に接続する第１端部および外部配線と電気的に接続する第２端部とを有する第１配線導体と、第１配線導体が設けられた第１誘電体層の一表面に設けられ、半導体素子と電気的に接続する第３端部および外部配線と電気的に接続する第４端部とを有し、第１配線導体から間隔を空けて配置される第２配線導体と、第１配線導体の第１端部および第２端部ならびに第２配線導体の第３端部および第４端部が露出するように第１配線導体の中央部分および第２配線導体の中央部分を覆う第２誘電体層と、を含む端子部材と、を有し、第１誘電体層には、一表面の、第１配線導体と第２配線導体との間の領域に、開口する孔が設けられている。孔は、深さ方向に異なる孔径を有し、開口部側の孔径よりも底部側の孔径のほうが大きい。または平面視において、孔の開口の少なくとも一部が、第２誘電体層と重なっている。
本発明の１つの態様に係る半導体装置は、上記の半導体素子パッケージと、載置領域に載置された半導体素子と、を備える。
本発明の１つの態様に係る実装構造体は、上記の半導体装置と、外部配線基板であって、誘電体基板と、誘電体基板の第１面に設けられる、第１端部および第３端部と電気的に接続する外部配線と、誘電体基板の第２面に設けられる接地導体層と、を含む外部配線基板と、を有する。
本発明の第１実施形態である半導体素子パッケージ１の構成を示す斜視図である。 半導体素子パッケージ１の平面図である。 半導体素子パッケージ１の断面図である。 本発明の第２実施形態である半導体素子パッケージ１Ａの断面図を示す。 本発明の第３実施形態である半導体素子パッケージ１Ｂの断面図を示す。 本発明の第４実施形態である半導体素子パッケージ１Ｃの断面図を示す。 本発明の第５実施形態である半導体装置１００の構成を示す断面図である。 本発明の第６実施形態である実装構造体２００の構成を示す断面図である。 反射損失のシミュレーション結果を示す図である。
図１は、本発明の第１実施形態である半導体素子パッケージ１の構成を示す斜視図である。図２は、半導体素子パッケージ１において基体２の主面２ａを上面から見た場合の平面図である。図３は、半導体素子パッケージ１の断面図である。図３（ａ）は、図１の切断面線Ａ−Ａで切断した断面図を示し、図３（ｂ）は、図１の切断面線Ｂ−Ｂで切断した断面図を示す。
半導体素子パッケージ１は、基体２と枠部材３と端子部材４とを備え、基体２の主面２ａに枠部材３が設けられ、この枠部材３の基体２側には切り欠き３ａが形成されている。切り欠き３ａは、基体２の主面２ａと枠部材３との間の間隙となり、端子部材４は間隙となっている切り欠き３ａを塞いで設けられている。
本実施形態では、半導体素子パッケージ１に収納される半導体素子は、発光素子、受光素子などの光半導体素子である。基体２と枠部材３と端子部材４とを備える半導体素子パッケージ１に収納可能な半導体素子であれば、センサ素子および撮像素子、などその他の半導体素子であってもよい。
基体２は、矩形板状に形成されており、主面２ａに半導体素子を載置可能な載置領域を有している。この載置領域は、半導体素子パッケージ１に収納される半導体素子を載置し、半導体素子を基体２の表面に固定するための領域である。
本実施形態の基体２は、複数の絶縁性基板を積層することにより作製される。そして、基体２の載置領域上に半導体素子が載置される。絶縁性基板としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミックス材料、またはガラスセラミックス材料を用いることができる。
基体２の作製方法の一例を説明する。上記材料のガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより積層体を作製する。積層体を約１６００度の温度で焼成することにより基体２が作製される。
なお、基体２としては、複数の絶縁性基板が積層された構成に限られるものではない。一つの絶縁性基板により基体２が構成されていてもよい。また、基体２として、少なくとも半導体素子が載置される載置領域の部分に高い絶縁性を有していることが求められることから、例えば、金属基板の少なくとも載置領域上に絶縁性基板を積層した構成としてもよい。特に、基体２に対して高い放熱性が求められる場合、金属部材は高い放熱性を有していることから、基体２がこのような構成であればよい。金属基板上に絶縁性基板を積層した構成とすることで、基体２の放熱性を高めることができる。
金属基板材料としては、具体的には、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、たとえば銅−タングステン合金、銅−モリブデン合金、鉄−ニッケル−コバルト合金などを用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって基体２を構成する金属基板を作製することができる。
作製した金属基板の載置領域上に、別途作製した絶縁性基板をろう材などの接合材で接合して基体２を得る。
枠部材３は、矩形状の枠体からなり、平面視において載置領域を取り囲んで基体２の主面２ａに設けられている。枠部材３は、載置領域を取り囲んでいればよく、枠部材３の内側において、載置領域は、中央部分にあってもよく、その他の部分にあってもよい。また、基体２は、枠部材３とほぼ同じ外形状を有していてもよく、基体２の主面が枠部材３よりも大きく、延出する部分があってもよい。
本実施形態では、光半導体素子を用いるため、枠部材３には、光ファイバを固定し、光信号を入出力するための貫通孔３ｂが設けられている。枠部材３は、内周面および外周面間の厚み方向に枠部材３を貫通して切り欠かれた切り欠き３ａを有している。
枠部材３の切り欠き３ａには端子部材４が設けられ、切り欠き３ａが塞がれることになる。端子部材４は、載置領域に載置され半導体素子パッケージ１に収納される半導体素子と外部配線とを電気的に接続するための部材である。外部配線は、たとえば、半導体素子パッケージ１がさらに実装されるプリント基板などに設けられた配線および半導体素子パッケージ１の端子部材４に接続されるフレキシブル基板などに設けられた配線など、半導体素子パッケージ１の外部において、半導体素子と電気的に接続すべき配線である。
端子部材４は、第１誘電体層５と、第１誘電体層５の一表面に設けられる複数の信号配線導体６および複数の同一面接地導体層７と、第２誘電体層８とを含む。
第１誘電体層５は、たとえば誘電体材料であるセラミックス材料からなり、一表面に複数の信号配線導体６と複数の同一面接地導体層７とが設けられる。信号配線導体６は、半導体素子パッケージ１に収納される半導体素子と電気的に接続する一方端部６ａおよび外部配線と電気的に接続する他方端部６ｂとを有している。
なお、第１誘電体層５は、複数の信号配線導体６と複数の同一面接地導体層７とが設けられる平坦な一表面５ａを有する層状または板状の部分を含んでいればよく、全体の形状は、枠部材３の切り欠き３ａの基体２側を塞ぐように形成される。
同一面接地導体層７は、一対の信号配線導体６の両側に信号配線導体６と一定の間隔を空けて配置されている。
一対の信号配線導体６は、それぞれが独立した個別の信号を伝送してもよく、互いに逆位相の信号をそれぞれ伝送する差動信号配線対であってもよい。差動信号配線対は、耐ノイズ性能が高く、高周波信号の伝送に好適である。本実施形態では、一対の信号配線導体６のうち、一方の信号配線導体６が第１配線導体１０であり、他方の信号配線導体６が第２配線導体１１である。
信号配線導体６の導体幅は、たとえば０．１ｍｍ〜１ｍｍであり、信号配線導体６の配線ピッチは、たとえば０．３〜３ｍｍであり、信号配線導体６と同一面接地導体層７との間隔は、たとえば０．１ｍｍ〜１ｍｍである。同一面接地導体層７の大きさは、信号配線導体６の導体幅、配線ピッチおよび信号配線導体６との間隔に基づいて適宜決定することができる。
第２誘電体層８は、一対の信号配線導体６の一方端部６ａおよび他方端部６ｂが露出するように信号配線導体６および同一面接地導体層７の中央部分を覆うように設けられる。本実施形態では、第１配線導体１０である一方の信号配線導体６の一方端部６ａが第１端部１０ａであり、他方端部６ｂが第２端部１０ｂである。また、第２配線導体１１である他方の信号配線導体６の一方端部６ａが第３端部１１ａであり、他方端部６ｂが第４端部１１ｂである。
第２誘電体層８は、第１誘電体層５と同様にたとえば誘電体材料であるセラミックス材料からなり、第１誘電体層の信号配線導体６および同一面接地導体層７が設けられた表面に対向する主面と、その反対側に後述の主面接地導体層１２を設ける主面と、信号配線導体６が延びる第１方向に直交する２つの側面を有する層状または板状の部分を含んでいればよい。
第２誘電体層８の厚みは、たとえば、１ｍｍ〜１０ｍｍであり、幅は、たとえば５ｍｍ〜１５ｍｍであり、長さは、全ての信号配線導体６を覆う長さであればよい。
第１誘電体層５には、一表面５ａの、第１配線導体１０と第２配線導体１１との間の領域に、開口する孔５ｂが設けられる。孔５ｂは、平面視において、第１配線導体１０と第２配線導体１１のいずれとも重ならないように設けられている。言い換えれば、孔５ｂは、その開口が、第１配線導体１０と第２配線導体１１の対向する両辺の間に位置するように第１誘電体層５に設けられてもよく、第１配線導体１０と第２配線導体１１の対向する両辺から間隔を空けて位置するように第１誘電体層５に設けられてもよい。第１配線導体１０および第２配線導体１１であるそれぞれの信号配線導体６から開口までの間隔は同じであってもよく、異なっていてもよい。その結果、端子部材４は、第１配線導体１０および第２配線導体１１と、外部配線基板に設けられた線路導体との電気的な接続部における特性インピーダンスを所望の値とすることができる。
孔５ｂは、第１配線導体１０である一方の信号配線導体６または第２配線導体１１である他方の信号配線導体６の延びる方向に沿って複数設けられてもよい。また、複数設けられる孔５ｂのうち、第１端部１０ａである一方端部６ａ側または第２端部１０ｂである他方端部６ｂ側に設けられている孔５ｂの開口径が、一表面５ａの信号配線導体６が延びる方向の中央部分側に設けられている孔５ｂの開口径よりも小さくてもよい。また、複数設けられる孔５ｂのうち、一表面５ａの信号配線導体６が延びる方向の中央部分側に設けられている孔５ｂの一部もしくは全部が、平面視において、第２誘電体層８と重なるように設けられてもよい。また、複数設けられる孔５ｂの開口径および位置は、前述の特徴を組み合わせた構成でもよい。その結果、端子部材４は、信号配線導体６の特性インピーダンスを所望の値とすることができる。
孔５ｂの深さは、第１誘電体層５を孔５ｂが貫通しなければどのような深さでもよいが、たとえば、第１誘電体層５の厚みを基準としたときに、深さが１０％〜９０％である。
開口の形状は、平面視して、どのような形状であってもよいが、たとえば、真円および楕円を含む円形状、トラック形状（長穴形状）、多角形状などの形状とするのがよい。また、開口の形状は、孔５ｂの周囲に生じる応力を局所に集中させないことを目的とし、トラック形状（長穴形状）の端部に真円または楕円の一部を含む形状としてもよい。
また、本実施形態において、孔５ｂは、深さ方向に直交する断面形状が一様である。すなわち、孔５ｂの形状は、開口形状を底面形状とする柱状に設けられる。
本実施形態のように第１配線導体１０と第２配線導体１１との間に、孔５ｂを設けることで、孔５ｂの部分は空気で満たされることになる。空気の比誘電率は、ほぼ１であるから、第１配線導体１０と第２配線導体１１との電界結合は、孔５ｂが設けられていない誘電材料が存在する場合に比べて弱くなる。
第１配線導体１０と第２配線導体１１との電界結合が弱くなることで、第１配線導体１０を伝送する信号が、第２配線導体１１を伝送する信号に与える影響を小さくすることができ、いわゆるクロストークノイズなどの電磁的干渉による悪影響を抑制することができるとともに、第１配線導体１０と第２配線導体１１との間隔を狭くできることから、信号配線導体６の高密度配線および端子部材４の小型化を実現することができる。さらに、一対の信号配線導体６の端部においては、第１配線導体１０と第２配線導体１１との間に第１誘電体層５を構成する誘電材料が存在するので、端部においては局所的に第１配線導体１０および第２配線導体１１と、第１誘電体層５に内部に設けられる内層接地導体層および、第１誘電体層５の一表面５ａに対向する他表面に設けられる他面接地導体層との電界結合が強くなり、周波数特性の向上において必要な電界分布の拡がりの抑制を実現することができる。
信号配線導体６の他方端部６ｂには、信号配線導体６に接続する外部配線基板に設けられた線路導体および接地導体、信号配線導体６と前記線路導体および同一面接地導体層７と前記接地導体とを電気的に接続して固定する導電性接合材（はんだ）、外部配線基板と半導体素子パッケージ１との接合強度を高めるための接合材などが存在する。このため、信号配線導体６の他方端部６ｂでは、外部配線基板のズレ、導電性接合材の厚さおよび量によって、信号配線導体６と外部配線基板に設けられた線路導体との接続部を伝送する高周波信号によって生じる電磁界が不安定となる。周囲の空気層および誘電体層を介した前述の導体との間に生じる電界分布が所望の分布になり難いことで、信号配線導体６と外部配線基板に設けられた線路導体との接続部における特性インピーダンスが変動しする。このことによって、反射および透過による損失が増加し、クロストークなどの電磁的干渉が発生するなど様々な不具合が生じる。さらに、従来技術のように、一対の信号配線導体間に溝を設けた場合、一方の信号配線導体６と他方の信号配線導体６を伝送する高周波信号によって生じる電磁界は、外部配線基板に設けられた線路導体および接地導体、外部配線基板と信号配線導体６および同一面接地導体層７とを電気的に接続して固定する導電性接合材（はんだ）、外部配線基板と半導体素子パッケージ１との接合強度を高めるための接合材と前述の溝に配置される、誘電率が第１誘電体層５より小さい空気層を介して結合しやすくなる。このため、この端部での不特定な電界結合を発生させることになり、信号配線導体６と外部配線基板に設けられた線路導体との接続部における特性インピーダンスが不安定となり、反射および透過による損失が増加したり、クロストークなどの電磁的干渉が発生するなど様々な不具合が生じ、信号伝送特性が劣化する。
上記のように、本実施形態では、溝ではなく孔５ｂを設けることにより、信号配線導体６の他方端部６ｂにおいて局所的に一対の信号配線導体６と同一面接地導体層７および第１誘電体層５に内部に設けられる内層接地導体層、または第１誘電体層５の一表面５ａに対向する他表面に設けられる他面接地導体層との間の電界結合を強めることで、他の導体との不特定な電磁界結合を小さくすることができるので、電磁界の乱れを抑えて信号伝送特性を向上させることができる。信号配線導体６の他方端部６ｂにおいて一対の信号配線導体６と同一面接地導体層７および第１誘電体層５に内部に設けられる内層接地導体層、または第１誘電体層５の一表面５ａに対向する他表面に設けられる他面接地導体層との間の結合が強くなり、静電容量は大きくなるので、信号配線導体６の端部における特性インピーダンスは小さくなる傾向になるが、局所的なものであり、信号配線導体６と同一面接地導体層７および第１誘電体層５に内部に設けられる内層接地導体層、または第１誘電体層５の一表面５ａに対向する他表面に設けられる他面接地導体層との間隔を調整することにより、所望の特性インピーダンスに調整することができる。さらに、他の導体との不特定な結合を小さくすることにより、一対の信号配線導体６同士の間に生じるクロストーク等の電磁的な干渉を抑制することができる。
第１誘電体層５の端面から孔５ｂの開口までの距離（局所的に誘電材料が存在する部分の大きさに相当）が、たとえば、０．２ｍｍ〜２ｍｍである。
なお、本実施形態において、第１誘電体層５に予め溝が設けられていた場合に、端部において、この溝を局所的に誘電材料で埋めて孔５ｂを形成してもよい。溝を埋める誘電材料は、第１誘電体層５を構成する誘電材料と同じでもよく、異なっていてもよい。
端子部材４は、上記説明した第１誘電体層５、信号配線導体６、同一面接地導体層７および第２誘電体層８を含んで構成され、全体形状として枠部材３の切り欠き３ａを塞ぐような形状に構成される。また、端子部材４は、内部に前述の内層接地導体層が設けられる。または、第１誘電体層５の一表面５ａに対向する他表面に前述の他面接地導体が設けられる。
第１誘電体層５および第２誘電体層８は、基体２で説明した絶縁性基板と同様のセラミックス材料から構成される。信号配線導体６および同一面接地導体層７は、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料からなる。誘電体層の表層または内層にメタライズ層またはめっき層等の形態で同時焼成されたり、金属めっきされて成るものでもよい。また、信号配線導体６には、金属材料の線材が所定の形状に加工されて作製され、ろう材等の接合材を介して接合されたものがリード端子として接続されていてもよく、例えば各誘電体層との同時焼成が可能な金属材料に限らず、鉄、ニッケル、コバルトおよびクロム等からなる金属合金が所定のリード端子の形状に加工され、接合されたものも使用できる。
各誘電体層が、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして作製することができる。まず酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形して矩形シート状の複数のセラミックグリーンシートを作製する。各セラミックグリーンシートは、打ち抜き加工などによって予め定める外形状に加工される。また、孔５ｂに相当する穴をセラミックグリーンシートに設ける。次にこれらのセラミックグリーンシートを積層して積層体を作製する。その後、この積層体を１３００〜１６００℃の温度で焼成することによって各誘電体層を作製することができる。なお、セラミックグリーンシートは必ずしも複数層を積層する必要はなく、各誘電体層としての機械的な強度等の点で支障がなければ、１層のみでも構わない。
また、各誘電体層が酸化アルミニウム質焼結体からなる場合は、信号配線導体または接地導体層は、例えばタングステンを含んでなり、次のようにして作製することができる。タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを誘電体層となるセラミックグリーンシートの表面（主面）に、所定のパターン形状となるように、スクリーン印刷法等の方法で印刷する。その後、これらのセラミックグリーンシートおよび金属ペーストを同時焼成する方法で、信号配線導体または接地導体層を形成することができる。
次に本発明の第２実施形態について説明する。図４は、本発明の第２実施形態である半導体素子パッケージ１Ａの断面図を示す。図４（ａ）は、図３（ａ）に対応する断面図であり、図４（ｂ）は、図３（ｂ）に対応する断面図である。第２実施形態の半導体素子パッケージ１Ａは、第１実施形態の半導体素子パッケージ１と孔５ｃの形状が異なるだけであり、他の構成は半導体素子パッケージ１と同様であるので、同様の構成には、同じ参照符号を付し、詳細な説明は省略する。
本実施形態の孔５ｃは、第１誘電体層５の深さ方向に異なる孔径を有し、開口部側の孔径よりも底部側の孔径のほうが大きい。本発明において、孔を設ける効果は、上記のように第１配線導体１０および第２配線導体１１と、同一面接地導体層７および第１誘電体層５に内部に設けられる内層接地導体層、または第１誘電体層５の一表面５ａに対向する他表面に設けられる他面接地導体層との間の電界結合を弱めることであるから、孔が大きいほど効果も大きくなる。しかしながら、開口部側の孔径は、第１配線導体１０と第２配線導体１１との間の領域の大きさによって制限を受け、当該領域以上の大きさとすることはできない。底部側では、このような制限を受けないので、さらに孔径を大きくすることができる。平面視において、底部側では、孔５ｃが第１配線導体１０、第２配線導体１１と重なるように設けられていてもよい。
底部側の孔径を開口部側の孔径よりも大きくすることで、第１配線導体１０および第２配線導体１１と、同一面接地導体層７および第１誘電体層５に内部に設けられる内層接地導体層、または第１誘電体層５の一表面５ａに対向する他表面に設けられる他面接地導体層との間の電界結合をさらに弱めることができる。このため、一対の信号配線導体６間の電磁的干渉による悪影響をさらに抑制することができるとともに、底部側の孔径を任意に調整することにより、一対の信号配線導体６の間隔を狭くしつつ、信号配線導体６の特性インピーダンスを所望の値に調整できる。つまり、半導体素子パッケージ１の小型化、または、信号配線導体６の高密度化を実現することができる。また、開口部側の孔と底部側の孔は相似形状、かつ平面視において、信号配線導体６が延びる方向に沿った孔５ｃの中心線に対し、線対称であってもよい。これにより、信号配線導体６が延びる方向に沿った、一対の信号配線導体６と同一面接地導体層７および第１誘電体層５に内部に設けられる内層接地導体層、または第１誘電体層５の一表面５ａに対向する他表面に設けられる他面接地導体層との間の静電容量が一様となる。このことによって、信号配線導体６の特性インピーダンスが一定になることから、高周波信号が信号配線導体６を伝送する際に生じる挿入損失および反射損失を抑制することができる。
底部側の孔径は、開口部側の孔径よりも大きければ、底部側の孔径と開口部側の孔径とが同じ場合に比べて電磁的干渉による悪影響をさらに抑制することができる。このため、どの程度大きくてもよいが、たとえば、底部側の孔径が開口部側の孔径に対して１．１倍〜２倍であればよい。
孔径が深さ方向に異なる孔５ｃを設けた本実施形態の第１誘電体層５は、たとえば、３層のセラミックグリーンシートを積層して作製することができる。下層のグリーンシートは、底部となるので穴加工せず、中央層のグリーンシートには、大径の穴を空ける。上層のグリーンシートには、中央層のグリーンシートの穴と同心で小径の穴を空け、これらを積層したのち焼成すればよい。
次に本発明の第３実施形態について説明する。図５は、本発明の第３実施形態である半導体素子パッケージ１Ｂの断面図を示す。図５（ａ）は、図３（ａ）に対応する断面図であり、図５（ｂ）は、図３（ｂ）に対応する断面図である。第３実施形態の半導体素子パッケージ１Ｂは、第１実施形態の半導体素子パッケージ１と孔５ｄの位置が異なり、平面視において、孔５ｄの開口の少なくとも一部が、第２誘電体層８と重なるように配置されているだけであり、他の構成は半導体素子パッケージ１と同様であるので、同様の構成には、同じ参照符号を付し、詳細な説明は省略する。
第２誘電体層８が、信号配線導体６を覆う部分については、信号配線導体６の上方に誘電体が存在することによりその他の部分に比べて信号配線導体６と同一面接地導体層７、第１誘電体層５に内部に設けられる内層接地導体層、または第１誘電体層５の一表面５ａに対向する他表面に設けられる他面接地導体層との間の電界結合が強い。その結果、信号配線導体６の特性インピーダンスが、その他の部分よりも小さくなる傾向となる。伝送線路における特性インピーダンスの変化は、伝送線路を伝送する信号の反射など伝送特性を劣化させる原因となる。特に第２誘電体層８の端面の前後では、特性インピーダンスの変化が急峻である。
本実施形態では、孔５ｄの開口の少なくとも一部が、第２誘電体層８と重なるような位置に孔５ｄを配置しているので、第２誘電体層８と重なる位置において、孔５ｄによって信号配線導体６と同一面接地導体層７および第１誘電体層５に内部に設けられる内層接地導体層、または第１誘電体層５の一表面５ａに対向する他表面に設けられる他面接地導体層との間の電界結合が弱くなる。これにより、特に第２誘電体層８の端面の前後で特性インピーダンスが小さくなることを抑制することができ、高周波信号の伝送特性の劣化を抑制することができる。
また、第２誘電体層８の端面において、平面視で孔５ｄと重なる部分に凹面８ａを設ける。これにより、凹面８ａの高さおよび幅を任意に調整することにより、一対の信号配線導体６の間隔を狭くする。そして、信号配線導体６と同一面接地導体層７および第１誘電体層５に内部に設けられる内層接地導体層、または第１誘電体層５の一表面５ａに対向する他表面に設けられる他面接地導体層との間の電界結合を弱くすることにより、信号配線導体６の特性インピーダンスが小さくなることを抑制できる。また、信号配線導体６の特性インピーダンスを所望の値に調整できることから、半導体素子パッケージ１の高周波伝送特性を向上させつつ、小型化、または、信号配線導体６の高密度化を実現することができる。
次に本発明の第４実施形態について説明する。図６は、本発明の第４実施形態である半導体素子パッケージ１Ｃの断面図を示す。図６（ａ）は、図３（ａ）に対応する断面図であり、図６（ｂ）は、図３（ｂ）に対応する断面図である。第４実施形態の半導体素子パッケージ１Ｃは、信号配線導体６の延びる方向に沿って孔が複数設けられている点が第１実施形態の半導体素子パッケージ１と異なっているだけである。他の構成は半導体素子パッケージ１と同様であるので、同様の構成には、同じ参照符号を付し、詳細な説明は省略する。
本実施形態では、孔５ｅおよび孔５ｆの２つの孔が第１誘電体層５に設けられているが、３つ以上設けてもよい。また、本実施形態の孔５ｅと孔５ｆとは、設けられる位置が異なるだけで、大きさも形状も同じであるが、大きさと形状の少なくともいずれかを異ならせてもよい。さらに、端部側の孔５ｅは、平面視において、第２誘電体層８とは重ならない位置に設け、中央部側の孔５ｆは、平面視において、第２誘電体層８と重なるような位置に設けている。
上記のように第１誘電体層５に設ける孔は、大きいほどよく、信号配線導体６の延びる方向に沿って長い形状であるのがよい。しかしながら、端部から中央部まで延びる１つの孔を設けた場合、第１誘電体層５の機械的強度が低下してしまうおそれがあるので、本実施形態のように端部から中央部にわたって複数の孔を設ける構成であってもよい。
さらに、複数設ける孔のうち、孔５ｆのように、平面視において、第２誘電体層８と重なるような位置に設けることにより、第３実施形態と同様に、特性インピーダンスが小さくなることを抑制することができる。そして、伝送特性の劣化を抑制することができるという効果を奏するとともに、上記のように孔５ｆの高さおよび幅を任意に調整することにより、一対の信号配線導体６の間隔を狭くしつつ、信号配線導体６の特性インピーダンスを所望の値に調整できる。このことによって、半導体素子パッケージ１の高周波伝送特性を向上させつつ、小型化、または、信号配線導体６の高密度化を実現することができる。
図７は、本発明の第５実施形態である半導体装置１００の構成を示す断面図である。半導体装置１００は、半導体素子パッケージ１と、枠部材３の基体２とは反対側に接合される蓋体１３と、基体２の載置領域２ｂに載置された半導体素子１５とを備える。なお、蓋体１３は、半導体装置１００において必須の構成ではなく、たとえば封止樹脂など他の保護部材で半導体素子１５を保護できる構成であれば蓋体１３を備えなくてもよい。
半導体装置１００が、半導体素子パッケージ１を備えることにより、信号伝送特性を向上させる半導体装置を提供することができる。
半導体素子１５は、上記のように、半導体素子パッケージ１に収納可能なものであればよく、本実施形態では、光半導体素子である。本実施形態の半導体装置１００を使用する場合は、枠部材３に設けられた貫通孔３ｂに光ファイバが接続され固定される。光半導体素子が、例えばＬＤ（レーザーダイオード）などの発光素子であれば、端子部材４の信号配線導体６を介して外部から入力された電気信号に応じて発光素子から光が出射され、出射された光が光ファイバに入射する。光半導体素子が、例えばＰＤ（フォトダイオード）などの受光素子であれば、光ファイバから出射された光が受光素子に照射され、受光量に応じた電気信号が、端子部材４の信号配線導体６を介して外部に出力される。
このように、半導体素子１５として光半導体素子を用いる場合は、光ファイバの光軸上に半導体素子１５を配置する必要があるので、基体２に半導体素子１５を直接載置せず、ペルチェ素子またはマウント部材１４を介して載置するのがよい。マウント部材１４は、絶縁性を有する材料であればよく、基体２で説明した絶縁性基板と同様のセラミックス材料などを用いることができる。
本実施形態では、半導体素子１５の接続パッドと信号配線導体６の一方端部６ａとは、ボンディングワイヤ１６によって電気的に接続されている。そして、半導体素子１５と外部配線との電気信号の入出力が可能となっている。
半導体素子１５と端子部材４の信号配線導体６との接続は、電気信号が伝送できればどのような接続でもよく、本実施形態のようなボンディングワイヤ１６による接続以外に、フリップチップ接続、異方性導電フィルム（ＡＣＦ）による接続などであってもよい。また、半導体素子１５と端子部材４の信号配線導体６との接続は、マウント部材１４に設けられた配線導体に半導体素子１５が電気的に接続され、一方端部６ａと配線導体とがボンディングワイヤ１６を介して電気的に接続されてもよい。
蓋体１３は、半導体装置１００の内部に水分および微粒子などの侵入を抑制できるものであればよく、枠部材３と同様の金属材料および端子部材４の各誘電体層と同様のセラミックス材料などを板状に加工、成形したものを用いることができる。
なお、本実施形態のように、半導体素子１５がＬＤまたはＰＤなどの光半導体素子の場合は、外光が半導体装置１００内に入射することを抑制するために、蓋体１３は、光を透過し難い不透明なものとする。
蓋体１３は、枠部材３の上部にシーム溶接または接合材によって固定される。接合材としては、たとえばろう材等が用いられる。半導体装置１００を組み立てる場合、予め半導体素子パッケージ１を準備し、基体２の載置領域２ｂに半導体素子１５を載置して基体２に固定する。その後、半導体素子１５と端子部材４の信号配線導体６とをボンディングワイヤ１６によって電気的に接続するとともに、半導体素子１５との間で光信号が入出力されるように光ファイバを貫通孔３ｂに固定する。その後、蓋体１３を枠部材３に固定する。
図８は、本発明の第６実施形態である実装構造体２００の構成を示す断面図である。実装構造体２００は、第５実施形態の半導体装置１００と外部配線基板１０１とを備える。外部配線基板１０１は、誘電体基板１０２と、誘電体基板１０２の第１面に設けられる外部配線１０３と、誘電体基板１０２の第２面に設けられる接地導体層１０４とを含む。外部配線１０３は、信号配線導体６の他方端部６ｂと電気的に接続する。
誘電体基板１０２は、第１誘電体層５、第２誘電体層８と同様にセラミックス材料から構成されていてもよく、樹脂材料から構成されていてもよい。樹脂材料としては例えば、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が挙げられる。
本実施形態では、誘電体基板１０２はポリイミド樹脂からなり、外部配線基板１０１はいわゆるフレキシブル配線基板である。外部配線１０３と信号配線導体６とは、たとえば、はんだなどの導電性接合材１０５によって、互いに対向する面同士を接合する。さらに、外部配線１０３と信号配線導体６との接合だけでは、外部配線基板１０１と端子部材４との接合強度が不十分であるおそれがあるので、端子部材４の端面と誘電体基板１０２の第１面とで形成される隅に、例えば、エポキシ樹脂からなる接着剤１０６を流し込み接合強度を向上させている。
ここで、従来のように第１誘電体層５に溝が設けられていた場合、溝は第１誘電体層の端面に開放されているので、接着剤１０６の一部が溝内に進入してしまう。接着剤１０６は、誘電材料であり、溝内に接着剤１０６が進入するとその部分の誘電率が制御し難い状態で大きくなり、信号配線導体６間の電界結合が強くなるとともに、制御できない状態で静電容量が大きくなり、信号配線導体６の特性インピーダンスが所望の値からずれる。さらに、接着剤１０６は、各溝に同じ量を同じ位置に進入させることは困難であるため、溝ごとに量および位置が異なる。これにより、一対の信号配線導体６ごとに電界結合の大きさが異なるため、信号配線導体６の特性インピーダンスにばらつきが生じ、信号伝送特性がばらつくことになる。
本実施形態では、溝ではなく孔であるので、このような接着剤１０６が進入することがないので、一対の信号配線導体６ごとの信号特性のばらつきを抑制することができる。
次に本発明の実施例について説明する。
本発明の実施例として、第１誘電体層５を酸化アルミニウム質焼結体、一対の信号配線導体６の導体幅を０．４ｍｍ、一対の信号配線導体６の配線ピッチを０．６ｍｍ、信号配線導体６と同一面接地導体層７との間隔を０．４ｍｍ、第１誘電体層５の端面から孔５ｂの開口までの距離を０．４ｍｍ、孔５ｂの深さを０．３ｍｍ、信号配線導体６が延びる方向の孔５ｂの長さを０．９ｍｍ、信号配線導体６が延びる方向に対して垂直方向の孔５ｂの幅を０．２ｍｍとした。比較例は、孔を設けていない点で実施例と異なるだけである。
実施例および比較例について、反射損失をシミュレーションによって算出した。図９は、反射損失のシミュレーション結果を示す図である。グラフの縦軸は反射損失を示し、横軸は伝送する信号の周波数を示す。反射損失は、値が小さいほど損失が小さく伝送特性として優れている。図９からは、ほぼ全部の周波数帯域にわたって、実施例が比較例よりも反射損失が小さいことがわかる。
１，１Ａ，１Ｂ，１Ｃ 半導体素子パッケージ
２ 基体
２ａ 主面
２ｂ 載置領域
３ 枠部材
３ｂ 貫通孔
４ 端子部材
５ 第１誘電体層
５ａ 一表面
５ｂ，５ｃ，５ｄ，５ｅ，５ｆ 孔
６ 信号配線導体
６ａ 一方端部
６ｂ 他方端部
７ 同一面接地導体層
８ 第２誘電体層
８ａ 凹面
１０ 第１配線導体
１０ａ 第１端部
１０ｂ 第２端部
１１ 第２配線導体
１１ａ 第３端部
１１ｂ 第４端部
１２ 主面接地導体層
１３ 蓋体
１４ マウント部材
１５ 半導体素子
１６ ボンディングワイヤ
１００ 半導体装置
１０１ 外部配線基板
１０２ 誘電体基板
１０３ 外部配線
１０４ 接地導体層
１０５ 導電性接合材
１０６ 接着剤
２００ 実装構造体

Claims (4)

  1. 半導体素子が載置される載置領域を含む主面を有する板状の基体と、
    前記載置領域を囲むように前記基体の主面に設けられる矩形状の枠部材であって、内周面および外周面間の厚み方向に枠部材を貫通して切り欠かれた切り欠きを有する枠部材と、
    前記切り欠きを塞いで前記枠部材に接合される端子部材であって、
    第１誘電体層と、
    前記第１誘電体層の一表面に設けられ、半導体素子と電気的に接続する第１端部および外部配線と電気的に接続する第２端部とを有する第１配線導体と、
    前記第１配線導体が設けられた前記第１誘電体層の一表面に設けられ、半導体素子と電気的に接続する第３端部および外部配線と電気的に接続する第４端部とを有し、前記第１配線導体から間隔を空けて配置される第２配線導体と、
    前記第１配線導体の前記第１端部および前記第２端部ならびに前記第２配線導体の前記第３端部および前記第４端部が露出するように前記第１配線導体の中央部分および前記第２配線導体の中央部分を覆う第２誘電体層と、を含む端子部材と、を有し、
    前記第１誘電体層には、一表面の、前記第１配線導体と前記第２配線導体との間の領域に、開口する孔が設けられており、
    前記孔は、深さ方向に異なる孔径を有し、前記開口部側の孔径よりも底部側の孔径のほうが大きい半導体素子パッケージ。
  2. 半導体素子が載置される載置領域を含む主面を有する板状の基体と、
    前記載置領域を囲むように前記基体の主面に設けられる矩形状の枠部材であって、内周面および外周面間の厚み方向に枠部材を貫通して切り欠かれた切り欠きを有する枠部材と、
    前記切り欠きを塞いで枠部材に接合される端子部材であって、
    第１誘電体層と、
    前記第１誘電体層の一表面に設けられ、半導体素子と電気的に接続する第１端部および外部配線と電気的に接続する第２端部とを有する第１配線導体と、
    前記第１配線導体が設けられた前記第１誘電体層の一表面に設けられ、半導体素子と電気的に接続する第３端部および外部配線と電気的に接続する第４端部とを有し、前記第１配線導体から間隔を空けて配置される第２配線導体と、
    前記第１配線導体の前記第１端部および前記第２端部ならびに前記第２配線導体の前記第３端部および前記第４端部が露出するように前記第１配線導体の中央部分および前記第２配線導体の中央部分を覆う第２誘電体層と、を含む端子部材と、を有し、
    前記第１誘電体層には、一表面の、前記第１配線導体と前記第２配線導体との間の領域に、開口する孔が設けられており、
    平面視において、前記孔の開口の少なくとも一部が、前記第２誘電体層と重なっている半導体素子パッケージ。
  3. 請求項１または請求項２に記載の半導体素子パッケージと、
    載置領域に載置された半導体素子と、を備える半導体装置。
  4. 請求項３記載の半導体装置と、
    外部配線基板であって、
    誘電体基板と、
    誘電体基板の第１面に設けられる、第１端部および第３端部と電気的に接続する外部配線と、
    誘電体基板の第２面に設けられる接地導体層と、を含む外部配線基板と、を有する実装構造体。
JP2017519376A 2015-05-20 2016-05-18 半導体素子パッケージ、半導体装置および実装構造体 Active JP6397127B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015102705 2015-05-20
JP2015102705 2015-05-20
PCT/JP2016/064728 WO2016186128A1 (ja) 2015-05-20 2016-05-18 半導体素子パッケージ、半導体装置および実装構造体

Publications (2)

Publication Number Publication Date
JPWO2016186128A1 JPWO2016186128A1 (ja) 2018-03-01
JP6397127B2 true JP6397127B2 (ja) 2018-09-26

Family

ID=57319909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017519376A Active JP6397127B2 (ja) 2015-05-20 2016-05-18 半導体素子パッケージ、半導体装置および実装構造体

Country Status (5)

Country Link
US (1) US10068818B2 (ja)
EP (1) EP3300104A4 (ja)
JP (1) JP6397127B2 (ja)
CN (1) CN107534023B (ja)
WO (1) WO2016186128A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10512155B2 (en) * 2016-01-27 2019-12-17 Kyocera Corporation Wiring board, optical semiconductor element package, and optical semiconductor device
JP2017139258A (ja) * 2016-02-01 2017-08-10 ソニー株式会社 撮像素子パッケージ及び撮像装置
CN109417054B (zh) 2016-06-27 2022-11-15 Ngk电子器件株式会社 高频用陶瓷基板及高频用半导体元件收纳封装体
JP6958098B2 (ja) * 2017-08-10 2021-11-02 住友電気工業株式会社 光モジュール
CN116234163A (zh) * 2017-09-11 2023-06-06 Ngk电子器件株式会社 布线基板与柔性基板的连接构造及电子器件收纳用封装体
CN113519048A (zh) * 2019-03-07 2021-10-19 京瓷株式会社 布线基板、电子部件用封装体以及电子装置
EP3961692A4 (en) * 2019-04-25 2023-05-24 Kyocera Corporation CIRCUIT BOARD, ENCAPSULATION OF AN ELECTRONIC ELEMENT PACKAGE AND ELECTRONIC DEVICE
CN114080674A (zh) * 2019-09-11 2022-02-22 Ngk电子器件株式会社 端子构造、封装体以及端子构造的制造方法
JP6848119B1 (ja) * 2020-11-11 2021-03-24 Ｎｇｋエレクトロデバイス株式会社 複合配線基板、パッケージおよび電子機器
WO2023145651A1 (ja) * 2022-01-28 2023-08-03 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
WO2023223846A1 (ja) * 2022-05-19 2023-11-23 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2253627A1 (de) * 1972-11-02 1974-05-16 Philips Patentverwaltung Elektrisches bauelement in mikrotechnik, vorzugsweise halbleiterbauelement
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
EP0899795A3 (en) * 1997-08-27 1999-05-12 Sumitomo Electric Industries, Ltd. Optical-semiconductor container or module
JP3493301B2 (ja) * 1998-01-26 2004-02-03 京セラ株式会社 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US6992250B2 (en) * 2004-02-26 2006-01-31 Kyocera Corporation Electronic component housing package and electronic apparatus
JP5127475B2 (ja) * 2008-01-28 2013-01-23 京セラ株式会社 接続基板および電子装置
JP5570609B2 (ja) * 2010-09-28 2014-08-13 京セラ株式会社 素子収納用パッケージ、およびこれを用いた電子装置
WO2013015216A1 (ja) * 2011-07-26 2013-01-31 京セラ株式会社 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置
JP6162800B2 (ja) * 2013-05-29 2017-07-12 京セラ株式会社 素子収納用パッケージおよび実装構造体
JP2015015513A (ja) * 2013-07-03 2015-01-22 日鉄住金エレクトロデバイス株式会社 Ｆｐｃ基板及びその接続方法、ならびに電子部品収納用パッケージ
WO2015030093A1 (ja) * 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015046292A1 (ja) * 2013-09-25 2015-04-02 京セラ株式会社 電子部品収納用パッケージおよび電子装置
WO2015137489A1 (ja) * 2014-03-13 2015-09-17 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Also Published As

Publication number Publication date
US10068818B2 (en) 2018-09-04
EP3300104A4 (en) 2019-01-09
US20180130718A1 (en) 2018-05-10
CN107534023B (zh) 2020-11-06
EP3300104A1 (en) 2018-03-28
WO2016186128A1 (ja) 2016-11-24
CN107534023A (zh) 2018-01-02
JPWO2016186128A1 (ja) 2018-03-01

Similar Documents

Publication Publication Date Title
JP6397127B2 (ja) 半導体素子パッケージ、半導体装置および実装構造体
JP6806166B2 (ja) 高周波モジュール
JP4527646B2 (ja) 電子装置
JP4186843B2 (ja) 立体的電子回路装置
US8952518B2 (en) Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
WO2018101381A1 (ja) 高周波モジュール
US10861757B2 (en) Electronic component with shield plate and shield plate of electronic component
WO2011118544A1 (ja) 無線モジュール及びその製造方法
US10512155B2 (en) Wiring board, optical semiconductor element package, and optical semiconductor device
JP6813263B2 (ja) 配線基板、半導体素子パッケージおよび半導体装置
JP2006511071A (ja) 表面実装を伴うマイクロ波パッケージ、および多層回路を備えた対応する実装体
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP6181777B2 (ja) 素子収納用パッケージおよび実装構造体
JP6368342B2 (ja) アンテナ装置及びその製造方法
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP6856468B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
WO2020218608A1 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2019129209A (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2018137353A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2014165208A (ja) 素子収納用パッケージ、並びに実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180830

R150 Certificate of patent or registration of utility model

Ref document number: 6397127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150