CN107534023A - 半导体元件封装件、半导体装置以及安装构造体 - Google Patents

半导体元件封装件、半导体装置以及安装构造体 Download PDF

Info

Publication number
CN107534023A
CN107534023A CN201680027357.6A CN201680027357A CN107534023A CN 107534023 A CN107534023 A CN 107534023A CN 201680027357 A CN201680027357 A CN 201680027357A CN 107534023 A CN107534023 A CN 107534023A
Authority
CN
China
Prior art keywords
conductor
dielectric layer
wiring
wiring conductor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680027357.6A
Other languages
English (en)
Other versions
CN107534023B (zh
Inventor
川头芳规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN107534023A publication Critical patent/CN107534023A/zh
Application granted granted Critical
Publication of CN107534023B publication Critical patent/CN107534023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/18—Construction of rack or frame
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

半导体元件封装件具备基体、框构件、以及端子构件，在基体的主面设置有框构件，在该框构件的基体侧形成有缺口。缺口成为基体的一个主面与框构件之间的间隙，端子构件设置为堵塞成为间隙的缺口。端子构件包括第一电介质层、设置在第一电介质层的一个表面的多个信号布线导体和多个同一面接地导体层、以及第二电介质层。在第一电介质层，在一个表面的第一布线导体与第二布线导体之间的区域设置有开口的孔。

Description

半导体元件封装件、半导体装置以及安装构造体
技术领域
本发明涉及容纳半导体元件的半导体元件封装件、半导体装置以及安装构造体。
背景技术
为了保护半导体元件，并且对半导体元件和外部的布线进行连接，发光元件、受光元件等光半导体元件以及信号处理用运算元件等半导体元件容纳于半导体元件封装件。
在日本特开平11-214556号公报记载的封装件中，在电介质基板的上表面大致平行地形成有多个线路导体，在线路导体间的电介质基板设置有宽度为0.2mm以上、深度为电介质基板的厚度的二分之一以上的槽。空气介于该槽之中，从而线路导体间的电容值降低，可降低电干扰。
在日本特开平11-214556号公报记载的封装件中，通过设置槽，从而成为在电介质基板的端部处电介质不存在于线路导体的端部之间的结构。若线路导体间的电容值降低，则电磁干扰降低，从而可抑制对信号特性的不良影响。但是，若线路导体的端部间的耦合弱，则每个线路导体的端部会和与附近的接地导体以及线路导体连接的设置在外部布线基板的线路导体以及接地导体等不确定地进行耦合。其结果是，在线路导体的端部处电磁场紊乱，会发生由反射以及透射造成的损耗增加或者产生电磁干扰等各种各样的不良情况。由此，有时在线路导体中传输的信号的传输特性会劣化。
本发明的一个方式涉及的半导体元件封装件具有：板状的基体，具有包括载置半导体元件的载置区域的主面；矩形的框构件，设置在基体的主面，使得包围载置区域，具有在内周面以及外周面间的厚度方向上贯通框构件而被切去的缺口；以及端子构件，堵塞缺口并与框构件接合，包括：第一电介质层；第一布线导体，设置在第一电介质层的一个表面，具有与半导体元件电连接的第一端部以及与外部布线电连接的第二端部；第二布线导体，设置在设置有第一布线导体的第一电介质层的一个表面，具有与半导体元件电连接的第三端部以及与外部布线电连接的第四端部，并与第一布线导体空开间隔进行配置；以及第二电介质层，覆盖第一布线导体的中央部分以及第二布线导体的中央部分，使得第一布线导体的第一端部和第二端部以及第二布线导体的第三端部和第四端部露出，在第一电介质层，在一个表面的、第一布线导体与第二布线导体之间的区域设置有开口的孔。
本发明的一个方式涉及的半导体装置具备：上述的半导体元件封装件；以及半导体元件，载置在载置区域。
本发明的一个方式涉及的安装构造体具有：上述的半导体装置；以及外部布线基板，包括：电介质基板；外部布线，设置在电介质基板的第一面，并与第一端部以及第三端部电连接；以及接地导体层，设置在电介质基板的第二面。
附图说明
图1是示出作为本发明的第一实施方式的半导体元件封装件1的结构的立体图。
图2是半导体元件封装件1的俯视图。
图3是半导体元件封装件1的剖视图。
图4示出作为本发明的第二实施方式的半导体元件封装件1A的剖视图。
图5是示出作为本发明的第三实施方式的半导体元件封装件1B的剖视图。
图6是示出作为本发明的第四实施方式的半导体元件封装件1C的剖视图。
图7是示出作为本发明的第五实施方式的半导体装置100的结构的剖视图。
图8是示出作为本发明的第六实施方式的安装构造体200的结构的剖视图。
图9是示出反射损耗的仿真结果的图。
具体实施方式
图1是示出作为本发明的第一实施方式的半导体元件封装件1的结构的立体图。图2是在半导体元件封装件1中从上表面观察基体2的主面2a的情况下的俯视图。图3是半导体元件封装件1的剖视图。图3(a)示出在图1的剖割线A-A处剖割的剖视图，图3(b)示出在图1的剖割线B-B处剖割的剖视图。
半导体元件封装件1具备基体2、框构件3、以及端子构件4，在基体2的主面2a设置有框构件3，在该框构件3的基体2侧形成有缺口3a。缺口3a成为基体2的主面2a与框构件3之间的间隙，端子构件4设置为堵塞成为间隙的缺口3a。
在本实施方式中，容纳在半导体元件封装件1的半导体元件是发光元件、受光元件等光半导体元件。只要是能够容纳于具备基体2、框构件3、以及端子构件4的半导体元件封装件1的半导体元件，则也可以是传感器元件以及摄像元件等其它半导体元件。
基体2形成为矩形板状，在主面2a具有能够载置半导体元件的载置区域。该载置区域是用于载置容纳于半导体元件封装件1的半导体元件并将半导体元件固定在基体2的表面的区域。
本实施方式的基体2通过层叠多个绝缘性基板来制作。而且，在基体2的载置区域上载置半导体元件。作为绝缘性基板，例如能够使用氧化铝质烧结体、多铝红柱石质烧结体、碳化硅质烧结体、氮化铝质烧结体或氮化硅质烧结体那样的陶瓷材料、或玻璃陶瓷材料。
对基体2的制作方法的一个例子进行说明。通过混合含有上述材料的玻璃粉末以及陶瓷粉末的原料粉末、有机溶剂以及粘合剂，从而制作混合构件。通过将该混合构件成型为片状，从而制作多个陶瓷生片。通过将制作的多个陶瓷生片进行层叠，从而制作层叠体。通过将层叠体在大约1600度的温度进行烧成，从而制作基体2。
另外，作为基体2，并不限于层叠了多个绝缘性基板的结构。也可以由一个绝缘性基板构成基体2。此外，作为基体2，要求至少在载置半导体元件的载置区域的部分具有高绝缘性，因此例如也可以设为在金属基板的至少载置区域上层叠了绝缘性基板的结构。特别是，在对基体2要求高散热性的情况下，因为金属构件具有高散热性，因此基体2只要是这样的结构即可。通过设为在金属基板上层叠了绝缘性基板的结构，从而能够提高基体2的散热性。
作为金属基板材料，具体地，能够使用铁、铜、镍、铬、钴、钼或钨这样的金属，或者这些金属的合金，例如铜-钨合金、铜-钼合金、铁-镍-钴合金等。通过对这样的金属材料的铸块实施压延加工法、冲裁加工法这样的金属加工法，从而能够制作构成基体2的金属基板。
在制作的金属基板的载置区域上用钎料等接合材料接合另外制作的绝缘性基板，从而得到基体2。
框构件3由矩形的框体构成，在俯视下包围载置区域地设置在基体2的主面2a。框构件3只要包围载置区域即可，在框构件3的内侧，载置区域可以处于中央部分，也可以处于其它部分。此外，基体2可以具有与框构件3大致相同的外形，也可以使基体2的主面比框构件3大而存在延伸出来的部分。
在本实施方式中，因为使用光半导体元件，所以在框构件3设置有用于固定光纤并对光信号进行输入输出的贯通孔3b。框构件3在内周面以及外周面间的厚度方向上具有贯通框构件3而切去的缺口3a。
在框构件3的缺口3a设置端子构件4，从而堵塞缺口3a。端子构件4是用于对载置在载置区域而容纳于半导体元件封装件1的半导体元件和外部布线进行电连接的构件。外部布线例如是设置于进一步安装半导体元件封装件1的印刷基板等的布线以及设置于与半导体元件封装件1的端子构件4连接的柔性基板等的布线等应在半导体元件封装件1的外部与半导体元件电连接的布线。
端子构件4包括第一电介质层5、设置在第一电介质层5的一个表面的多个信号布线导体6和多个同一面接地导体层7、以及第二电介质层8。
第一电介质层5例如由作为电介质材料的陶瓷材料构成，在一个表面设置有多个信号布线导体6和多个同一面接地导体层7。信号布线导体6具有与容纳于半导体元件封装件1的半导体元件电连接的一端部6a以及与外部布线电连接的另一端部6b。
另外，第一电介质层5只要包括具有设置多个信号布线导体6和多个同一面接地导体层7的平坦的一个表面5a的层状或板状的部分即可，整体的形状形成为对框构件3的缺口3a的基体2侧进行堵塞。
同一面接地导体层7在一对信号布线导体6的两侧与信号布线导体6空开固定的间隔进行配置。
一对信号布线导体6可以分别传输独立的单独的信号，也可以是分别传输相位彼此相反的信号的差动信号布线对。差动信号布线对的耐噪声性能高，适合于高频信号的传输。在本实施方式中，一对信号布线导体6中的一方的信号布线导体6为第一布线导体10，另一方的信号布线导体6为第二布线导体11。
信号布线导体6的导体宽度例如为0.1mm～1mm，信号布线导体6的布线间距例如为0.3～3mm，信号布线导体6与同一面接地导体层7的间隔例如为0.1mm～1mm。同一面接地导体层7的大小能够基于信号布线导体6的导体宽度、布线间距以及与信号布线导体6的间隔而适当地决定。
第二电介质层8设置为覆盖信号布线导体6以及同一面接地导体层7的中央部分，使得一对信号布线导体6的一端部6a以及另一端部6b露出。在本实施方式中，作为第一布线导体10的一方的信号布线导体6的一端部6a为第一端部10a，另一端部6b为第二端部10b。此外，作为第二布线导体11的另一方的信号布线导体6的一端部6a为第三端部11a，另一端部6b为第四端部11b。
第二电介质层8与第一电介质层5同样地由例如作为电介质材料的陶瓷材料构成，只要包括具有与第一电介质层的设置有信号布线导体6以及同一面接地导体层7的表面对置的主面、在其相反侧设置后述的主面接地导体层12的主面、以及与信号布线导体6延伸的第一方向正交的两个侧面的层状或板状的部分即可。
第二电介质层8的厚度例如为1mm～10mm，宽度例如为5mm～15mm，长度只要是覆盖全部的信号布线导体6的长度即可。
在第一电介质层5中，在一个表面5a的、第一布线导体10与第二布线导体11之间的区域设置有开口的孔5b。孔5b设置为，在俯视下与第一布线导体10和第二布线导体11均不重叠。换言之，孔5b可以在第一电介质层5设置为，其开口位于第一布线导体10和第二布线导体11的对置的两个边之间，也可以在第一电介质层5设置为，其开口位于与第一布线导体10和第二布线导体11的对置的两个边空开间隔的位置。从作为第一布线导体10以及第二布线导体11的每个信号布线导体6到开口的间隔可以相同，也可以不同。其结果是，端子构件4能够使第一布线导体10以及第二布线导体11与设置于外部布线基板的线路导体的电连接部处的特性阻抗成为所希望的值。
孔5b可以沿着作为第一布线导体10的一方的信号布线导体6或作为第二布线导体11的另一方的信号布线导体6延伸的方向设置有多个。此外，设置有多个的孔5b中的、设置在作为第一端部10a的一端部6a侧或作为第二端部10b的另一端部6b侧的孔5b的开口直径可以小于设置在一个表面5a的信号布线导体6延伸的方向上的中央部分侧的孔5b的开口直径。此外，设置有多个的孔5b中的、设置在一个表面5a的信号布线导体6延伸的方向上的中央部分侧的孔5b的一部分或全部可以设置为，在俯视下与第二电介质层8重叠。此外，设置有多个的孔5b的开口直径以及位置也可以是组合了前述的特征的结构。其结果是，端子构件4能够使信号布线导体6的特性阻抗为所希望的值。
关于孔5b的深度，只要孔5b不贯通第一电介质层5，则可以是任何深度，例如，在以第一电介质层5的厚度为基准时，深度为10％～90％。
开口的形状在俯视下可以是任何形状，例如设为包括正圆以及椭圆的圆形、轨道形状(长孔形状)、多边形等形状为佳。此外，关于开口的形状，以使在孔5b的周围产生的应力不会集中在局部为目的，可以设为在轨道形状(长孔形状)的端部包含正圆或椭圆的一部分的形状。
此外，在本实施方式中，孔5b的与深度方向正交的截面形状是一样的。即，孔5b的形状设为将开口形状作为底面形状的柱状。
像本实施方式这样，通过在第一布线导体10与第二布线导体11之间设置孔5b，从而孔5b的部分将被空气所填满。空气的相对介电常数大致为1，因此第一布线导体10与第二布线导体11的电场耦合与存在未设置孔5b的介电材料的情况相比减弱。
由于第一布线导体10与第二布线导体11的电场耦合减弱，从而能够减小在第一布线导体10中传输的信号对在第二布线导体11中传输的信号造成的影响，能够抑制由所谓的串扰噪声等电磁干扰造成的不良影响，并且能够使第一布线导体10与第二布线导体11的间隔变窄，因此能够实现信号布线导体6的高密度布线以及端子构件4的小型化。进而，因为在一对信号布线导体6的端部处在第一布线导体10与第二布线导体11之间存在构成第一电介质层5的介电材料，所以在端部处，第一布线导体10以及第二布线导体11与设置在第一电介质层5的内部的内层接地导体层以及设置在第一电介质层5的与一个表面5a对置的另一个表面的另一面接地导体层的电场耦合局部性地增强，能够实现频率特性的提高所需的对电场分布的扩展的抑制。
在信号布线导体6的另一端部6b存在与信号布线导体6连接的设置在外部布线基板的线路导体以及接地导体、将信号布线导体6和所述线路导体以及将同一面接地导体层7和所述接地导体进行电连接并固定的导电性接合材料(焊料)、用于提高外部布线基板与半导体元件封装件1的接合强度的接合材料等。因此，在信号布线导体6的另一端部6b处，由于外部布线基板的偏移、导电性接合材料的厚度以及量，从而在信号布线导体6与设置于外部布线基板的线路导体的连接部中传输的高频信号所产生的电磁场会变得不稳定。在与隔着周围的空气层以及电介质层的前述的导体之间产生的电场分布难以成为所希望的分布，从而信号布线导体6与设置于外部布线基板的线路导体的连接部处的特性阻抗会变动。由此，发生由反射以及透射造成的损耗增加、产生串扰等电磁干扰等各种各样的不良情况。进而，在像现有技术那样在一对信号布线导体间设置了槽的情况下，在一方的信号布线导体6和另一方的信号布线导体6中传输的高频信号所产生的电磁场变得容易经由配置在前述的槽的、介电常数小于第一电介质层5的空气层与设置在外部布线基板的线路导体以及接地导体、将外部布线基板与信号布线导体6以及同一面接地导体层7进行电连接并固定的导电性接合材料(焊料)、用于提高外部布线基板与半导体元件封装件1的接合强度的接合材料进行耦合。因此，会产生该端部处的不确定的电场耦合，信号布线导体6与设置在外部布线基板的线路导体的连接部处的特性阻抗变得不稳定，发生由反射以及透射造成的损耗增加或者产生串扰等电磁干扰等各种各样的不良情况，信号传输特性会劣化。
如上所述，在本实施方式中，通过设置孔5b，而不是槽，从而在信号布线导体6的另一端部6b处局部性地增强一对信号布线导体6与同一面接地导体层7以及设置在第一电介质层5的内部的内层接地导体层、或设置在第一电介质层5的与一个表面5a对置的另一个表面的另一面接地导体层之间的电场耦合，由此能够减小与其它的导体的不确定的电磁场耦合，因此能够抑制电磁场的紊乱而提高信号传输特性。在信号布线导体6的另一端部6b处，一对信号布线导体6与同一面接地导体层7以及设置在第一电介质层5的内部的内层接地导体层、或设置在第一电介质层5的与一个表面5a对置的另一个表面的另一面接地导体层之间的耦合增强，静电电容增大，因此信号布线导体6的端部处的特性阻抗成为减小的倾向，但这是局部性的，通过调整信号布线导体6与同一面接地导体层7以及设置在第一电介质层5的内部的内层接地导体层、或设置在第一电介质层5的与一个表面5a对置的另一个表面的另一面接地导体层的间隔，从而能够调整为所希望的特性阻抗。进而，通过减小与其它的导体的不确定的耦合，从而能够抑制在一对信号布线导体6彼此之间产生的串扰等电磁干扰。
从第一电介质层5的端面到孔5b的开口的距离(相当于局部性地存在介电材料的部分的大小)例如为0.2mm～2mm。
另外，在本实施方式中，在第一电介质层5预先设置有槽的情况下，也可以在端部用介电材料局部性地填补该槽而形成孔5b。填补槽的介电材料可以与构成第一电介质层5的介电材料相同，也可以不同。
端子构件4构成为包括以上说明的第一电介质层5、信号布线导体6、同一面接地导体层7以及第二电介质层8，作为整体形状，构成为对框构件3的缺口3a进行堵塞那样的形状。此外，端子构件4在内部设置有前述的内层接地导体层。或者，在第一电介质层5的与一个表面5a对置的另一个表面设置前述的另一面接地导体。
第一电介质层5以及第二电介质层8由与在基体2中说明的绝缘性基板同样的陶瓷材料构成。信号布线导体6以及同一面接地导体层7由金、银、铜、镍、钨、钼以及锰等金属材料构成。也可以在电介质层的表层或内层以金属化层或镀层等方式进行同时烧成而构成，或者进行金属镀覆而构成。此外，也可以在信号布线导体6连接引线端子，该引线端子将金属材料的线材加工成给定的形状来制作，并经由钎料等接合材料进行接合，例如，不限于能够与各电介质层进行同时烧成的金属材料，还能够使用将由铁、镍、钴以及铬等构成的金属合金加工成给定的引线端子的形状并进行接合的引线端子。
如果是各电介质层由例如氧化铝质烧结体构成的情况，则能够像以下那样进行制作。首先，将氧化铝以及氧化硅等的原料粉末与适当的有机粘合剂以及有机溶剂一同成型为片状而制作矩形片状的多个陶瓷生片。各陶瓷生片通过冲裁加工等加工成预先规定的外形。此外，在陶瓷生片设置相当于孔5b的洞。接着，将这些陶瓷生片进行层叠而制作层叠体。然后，能够通过将该层叠体在1300～1600℃的温度进行烧成来制作各电介质层。另外，陶瓷生片未必一定要层叠多个层，只要在作为各电介质层的机械强度等方面没有障碍，也可以仅是一层。
此外，在各电介质层由氧化铝质烧结体构成的情况下，信号布线导体或接地导体层例如包含钨，能够像以下那样进行制作。在成为电介质层的陶瓷生片的表面(主面)通过丝网印刷法等方法印刷将钨的粉末与有机溶剂以及有机粘合剂进行混合而制作的金属膏，使得成为给定的图案形状。然后，能够通过将这些陶瓷生片以及金属膏进行同时烧成的方法来形成信号布线导体或接地导体层。
接着，对本发明的第二实施方式进行说明。图4示出作为本发明的第二实施方式的半导体元件封装件1A的剖视图。图4(a)是与图3(a)对应的剖视图，图4(b)是与图3(b)对应的剖视图。第二实施方式的半导体元件封装件1A只有孔5c的形状与第一实施方式的半导体元件封装件1不同，其它结构与半导体元件封装件1相同，因此对于相同的结构标注相同的附图标记，并省略详细的说明。
本实施方式的孔5c在第一电介质层5的深度方向上具有不同的孔径，与开口部侧的孔径相比，底部侧的孔径更大。在本发明中，如上所述，设置孔的效果是减弱第一布线导体10以及第二布线导体11与同一面接地导体层7以及设置在第一电介质层5的内部的内层接地导体层、或设置在第一电介质层5的与一个表面5a对置的另一个表面的另一面接地导体层之间的电场耦合，因此孔越大，效果也越大。然而，开口部侧的孔径根据第一布线导体10与第二布线导体11之间的区域的大小而受到限制，并不能设为该区域以上的大小。在底部侧则不受这样的限制，因此能够进一步增大孔径。也可以设置为，在俯视下，在底部侧孔5c与第一布线导体10、第二布线导体11重叠。
通过使底部侧的孔径大于开口部侧的孔径，从而能够进一步减弱第一布线导体10以及第二布线导体11与同一面接地导体层7以及设置在第一电介质层5的内部的内层接地导体层、或设置在第一电介质层5的与一个表面5a对置的另一个表面的另一面接地导体层之间的电场耦合。因此，能够进一步抑制由一对信号布线导体6间的电磁干扰造成的不良影响，并且通过任意地调整底部侧的孔径，从而能够在使一对信号布线导体6的间隔变窄的同时将信号布线导体6的特性阻抗调整为所希望的值。即，能够实现半导体元件封装件1的小型化或信号布线导体6的高密度化。此外，开口部侧的孔和底部侧的孔可以是相似形状，并且在俯视下相对于沿着信号布线导体6延伸的方向的孔5c的中心线为线对称。由此，沿着信号布线导体6延伸的方向的、一对信号布线导体6与同一面接地导体层7以及设置在第一电介质层5的内部的内层接地导体层、或设置在第一电介质层5的与一个表面5a对置的另一个表面的另一面接地导体层之间的静电电容变得一样。由此，信号布线导体6的特性阻抗变得恒定，因此能够抑制高频信号在信号布线导体6中传输时产生的插入损耗以及反射损耗。
底部侧的孔径只要大于开口部侧的孔径，就能够比底部侧的孔径与开口部侧的孔径相同的情况进一步抑制由电磁干扰造成的不良影响。因此，可以大至任何程度，但是例如只要底部侧的孔径相对于开口部侧的孔径为1.1倍～2倍即可。
设置了孔径在深度方向上不同的孔5c的本实施方式的第一电介质层5例如能够层叠3层陶瓷生片来制作。下层的生片成为底部，因此不进行孔加工，在中央层的生片开出大直径的孔。在上层的生片开出与中央层的生片的孔同心且小直径的孔，将它们进行层叠之后进行烧成即可。
接着，对本发明的第三实施方式进行说明。图5示出作为本发明的第三实施方式的半导体元件封装件1B的剖视图。图5(a)是与图3(a)对应的剖视图，图5(b)是与图3(b)对应的剖视图。在第三实施方式的半导体元件封装件1B中，仅有孔5d的位置与第一实施方式的半导体元件封装件1不同，配置为在俯视下孔5d的开口的至少一部分与第二电介质层8重叠，其它结构与半导体元件封装件1相同，因此对于相同的结构标注相同的附图标记，并省略详细的说明。
关于第二电介质层8覆盖信号布线导体6的部分，由于在信号布线导体6的上方存在电介质，从而与其它部分相比，信号布线导体6与同一面接地导体层7、设置在第一电介质层5的内部的内层接地导体层、或设置在第一电介质层5的与一个表面5a对置的另一个表面的另一面接地导体层之间的电场耦合强。其结果是，信号布线导体6的特性阻抗成为小于其它部分的倾向。传输线路中的特性阻抗的变化成为使在传输线路中传输的信号的反射等传输特性劣化的原因。特别是，在第二电介质层8的端面的前后，特性阻抗的变化是急剧的。
在本实施方式中，将孔5d配置在孔5d的开口的至少一部分与第二电介质层8重叠那样的位置，因此在与第二电介质层8重叠的位置，由于孔5d，从而信号布线导体6与同一面接地导体层7以及设置在第一电介质层5的内部的内层接地导体层、或设置在第一电介质层5的与一个表面5a对置的另一个表面的另一面接地导体层之间的电场耦合减弱。由此，特别是，能够抑制在第二电介质层8的端面的前后特性阻抗减小的情况，能够抑制高频信号的传输特性的劣化。
此外，在第二电介质层8的端面处，在俯视下与孔5d重叠的部分设置有凹面8a。由此，通过任意地调整凹面8a的高度以及宽度，从而使一对信号布线导体6的间隔变窄。而且，通过减弱信号布线导体6与同一面接地导体层7以及设置在第一电介质层5的内部的内层接地导体层、或设置在第一电介质层5的与一个表面5a对置的另一个表面的另一面接地导体层之间的电场耦合，从而能够抑制信号布线导体6的特性阻抗减小的情况。此外，因为能够将信号布线导体6的特性阻抗调整为所希望的值，所以能够在提高半导体元件封装件1的高频传输特性的同时实现小型化或信号布线导体6的高密度化。
接着，对本发明的第四实施方式进行说明。图6示出作为本发明的第四实施方式的半导体元件封装件1C的剖视图。图6(a)是与图3(a)对应的剖视图，图6(b)是与图3(b)对应的剖视图。第四实施方式的半导体元件封装件1C与第一实施方式的半导体元件封装件1的不同点仅在于，沿着信号布线导体6延伸的方向设置有多个孔。其它结构与半导体元件封装件1相同，因此对于相同的结构标注相同的附图标记，并省略详细的说明。
虽然在本实施方式中在第一电介质层5设置有孔5e以及孔5f这两个孔，但是也可以是3个以上。此外，本实施方式的孔5e和孔5f只有设置的位置不同，大小和形状都相同，但是也可以使大小和形状中的至少任一者不同。进而，端部侧的孔5e设置在俯视下与第二电介质层8不重叠的位置，中央部侧的孔5f设置在俯视下与第二电介质层8重叠那样的位置。
如上所述，设置在第一电介质层5的孔越大越好，沿着信号布线导体6延伸的方向长的形状为佳。然而，在设置了从端部延伸至中央部的一个孔的情况下，第一电介质层5的机械强度有可能下降，因此也可以是像本实施方式这样从端部到中央部设置多个孔的结构。
进而，通过像设置有多个的孔中的孔5f那样设置在俯视下与第二电介质层8重叠那样的位置，从而与第三实施方式同样地，能够抑制特性阻抗减小的情况。而且，发挥能够抑制传输特性的劣化这样的效果，并且如上所述，通过任意地调整孔5f的高度以及宽度，从而能够在使一对信号布线导体6的间隔变窄的同时将信号布线导体6的特性阻抗调整为所希望的值。由此，能够在提高半导体元件封装件1的高频传输特性的同时实现小型化或信号布线导体6的高密度化。
图7是示出作为本发明的第五实施方式的半导体装置100的结构的剖视图。半导体装置100具备半导体元件封装件1、接合在框构件3的与基体2相反的一侧的盖体13、以及载置在基体2的载置区域2b的半导体元件15。另外，盖体13在半导体装置100中不是必需的结构，例如如果是能够用密封树脂等其它保护构件对半导体元件15进行保护的结构，则也可以不具备盖体13。
通过半导体装置100具备半导体元件封装件1，从而能够提供使信号传输特性提高的半导体装置。
关于半导体元件15，如上所述，只要能够容纳于半导体元件封装件1即可，在本实施方式中是光半导体元件。在使用本实施方式的半导体装置100的情况下，光纤连接并固定于设置在框构件3的贯通孔3b。如果光半导体元件是例如LD(激光二极管)等发光元件，则对应于经由端子构件4的信号布线导体6从外部输入的电信号而从发光元件出射光，出射的光入射到光纤。如果光半导体元件是例如PD(光电二极管)等受光元件，则从光纤出射的光照射到受光元件，与受光量相应的电信号经由端子构件4的信号布线导体6输出到外部。
像这样，在作为半导体元件15而使用光半导体元件的情况下，需要在光纤的光轴上配置半导体元件15，因此不将半导体元件15直接载置在基体2，而是经由珀耳帖元件或装配构件14进行载置为佳。关于装配构件14，只要是具有绝缘性的材料即可，能够使用与在基体2中说明的绝缘性基板同样的陶瓷材料等。
在本实施方式中，半导体元件15的连接焊盘与信号布线导体6的一端部6a通过接合线16电连接。而且，能够进行半导体元件15和外部布线的电信号的输入输出。
关于半导体元件15与端子构件4的信号布线导体6的连接，只要能够传输电信号，可以是任何连接，除了像本实施方式这样的利用接合线16的连接以外，也可以是倒装芯片连接、利用各向异性导电膜(ACF)的连接等。此外，关于半导体元件15与端子构件4的信号布线导体6的连接，也可以是，半导体元件15与设置在装配构件14的布线导体电连接，并且一端部6a与布线导体经由接合线16进行电连接。
盖体13只要能够抑制水分以及微粒等侵入到半导体装置100的内部即可，能够使用将与框构件3同样的金属材料以及与端子构件4的各电介质层同样的陶瓷材料等加工、成型成板状的盖体。
另外，像本实施方式这样，在半导体元件15为LD或PD等光半导体元件的情况下，为了抑制外部光入射到半导体装置100内，盖体13设为难以透射光的不透明的盖体。
盖体13通过滚焊或接合材料固定在框构件3的上部。作为接合材料，例如使用钎料等。在组装半导体装置100的情况下，预先准备半导体元件封装件1，将半导体元件15载置在基体2的载置区域2b并固定在基体2。然后，通过接合线16将半导体元件15和端子构件4的信号布线导体6进行电连接，并且将光纤固定在贯通孔3b，使得与半导体元件15之间输入输出光信号。然后，将盖体13固定于框构件3。
图8是示出作为本发明的第六实施方式的安装构造体200的结构的剖视图。安装构造体200具备第五实施方式的半导体装置100和外部布线基板101。外部布线基板101包括电介质基板102、设置在电介质基板102的第一面的外部布线103、以及设置在电介质基板102的第二面的接地导体层104。外部布线103与信号布线导体6的另一端部6b电连接。
电介质基板102可以与第一电介质层5、第二电介质层8同样地由陶瓷材料构成，也可以由树脂材料构成。作为树脂材料，例如可举出环氧树脂、聚酰亚胺树脂、丙烯酸树脂、酚醛树脂或氟类树脂等。
在本实施方式中，电介质基板102由聚酰亚胺树脂构成，外部布线基板101是所谓的柔性布线基板。外部布线103和信号布线导体6例如通过焊料等导电性接合材料105将相互对置的面彼此进行接合。进而，若仅是外部布线103与信号布线导体6的接合，则外部布线基板101与端子构件4的接合强度有可能不充分，所以将例如由环氧树脂构成的粘接剂106流入到由端子构件4的端面和电介质基板102的第一面形成的角部，从而使接合强度提高。
在此，在像以往那样在第一电介质层5设置有槽的情况下，槽在第一电介质层的端面开放，因此粘接剂106的一部分会进入到槽内。粘接剂106是介电材料，若粘接剂106进入到槽内，则该部分的介电常数以难以控制的状态增大，信号布线导体6间的电场耦合增强，并且静电电容以不能控制的状态增大，信号布线导体6的特性阻抗偏离所希望的值。进而，难以使相同的量的粘接剂106进入到各槽的相同的位置，因此，量以及位置按每个槽不同。由此，按照每一对信号布线导体6，电场耦合的大小不同，因此会在信号布线导体6的特性阻抗产生偏差，信号传输特性会产生偏差。
在本实施方式中，不是槽，而是孔，因此不存在这样的粘接剂106进入的情况，因此能够抑制每一对信号布线导体6的信号特性的偏差。
接着，对本发明的实施例进行说明。
作为本发明的实施例，将第一电介质层5设为氧化铝质烧结体，将一对信号布线导体6的导体宽度设为0.4mm，将一对信号布线导体6的布线间距设为0.6mm，将信号布线导体6与同一面接地导体层7的间隔设为0.4mm，将从第一电介质层5的端面到孔5b的开口的距离设为0.4mm，将孔5b的深度设为0.3mm，将信号布线导体6延伸的方向上的孔5b的长度设为0.9mm，将相对于信号布线导体6延伸的方向垂直的方向上的孔5b的宽度设为0.2mm。比较例与实施例的不同点仅在于未设置孔。
通过仿真对实施例以及比较例计算了反射损耗。图9是示出反射损耗的仿真结果的图。曲线图的纵轴表示反射损耗，横轴表示传输的信号的频率。关于反射损耗，值越小，损耗就越小，作为传输特性越优异。根据图9可知，大致遍及全部的频带，实施例的反射损耗小于比较例。
附图标记说明
1、1A、1B、1C：半导体元件封装件；
2：基体；
2a：主面；
2b：载置区域；
3：框构件；
3b：贯通孔；
4：端子构件；
5：第一电介质层；
5a：一个表面；
5b、5c、5d、5e、5f：孔；
6：信号布线导体；
6a：一端部；
6b：另一端部；
7：同一面接地导体层；
8：第二电介质层；
8a：凹面；
10：第一布线导体；
10a：第一端部；
10b：第二端部；
11：第二布线导体；
11a：第三端部；
11b：第四端部；
12：主面接地导体层；
13：盖体；
14：装配构件；
15：半导体元件；
16：接合线；
100：半导体装置；
101：外部布线基板；
102：电介质基板；
103：外部布线；
104：接地导体层；
105：导电性接合材料；
106：粘接剂；
200：安装构造体。

Claims (5)

1.一种半导体元件封装件，具有：
板状的基体，具有包括载置半导体元件的载置区域的主面；
矩形的框构件，设置在基体的主面，使得包围载置区域，具有在内周面以及外周面间的厚度方向上贯通框构件而被切去的缺口；以及
端子构件，堵塞缺口并与框构件接合，包括：
第一电介质层；
第一布线导体，设置在第一电介质层的一个表面，具有与半导体元件电连接的第一端部以及与外部布线电连接的第二端部；
第二布线导体，设置在设置有第一布线导体的第一电介质层的一个表面，具有与半导体元件电连接的第三端部以及与外部布线电连接的第四端部，并与第一布线导体空开间隔进行配置；以及
第二电介质层，覆盖第一布线导体的中央部分以及第二布线导体的中央部分，使得第一布线导体的第一端部和第二端部以及第二布线导体的第三端部和第四端部露出，
在第一电介质层，在一个表面的、第一布线导体与第二布线导体之间的区域设置有开口的孔。
2.根据权利要求1所述的半导体元件封装件，其中，
孔在深度方向上具有不同的孔径，与开口部侧的孔径相比，底部侧的孔径更大。
3.根据权利要求1或权利要求2所述的半导体元件封装件，其中，
在俯视下，孔的开口的至少一部分与第二电介质层重叠。
4.一种半导体装置，具备：
权利要求1～3中的任一项所述的半导体元件封装件；以及
半导体元件，载置在载置区域。
5.一种安装构造体，具有：
权利要求4所述的半导体装置；以及
外部布线基板，包括：
电介质基板；
外部布线，设置在电介质基板的第一面，并与第一端部以及第三端部电连接；以及
接地导体层，设置在电介质基板的第二面。
CN201680027357.6A 2015-05-20 2016-05-18 半导体元件封装件、半导体装置以及安装构造体 Active CN107534023B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015102705 2015-05-20
JP2015-102705 2015-05-20
PCT/JP2016/064728 WO2016186128A1 (ja) 2015-05-20 2016-05-18 半導体素子パッケージ、半導体装置および実装構造体

Publications (2)

Publication Number Publication Date
CN107534023A true CN107534023A (zh) 2018-01-02
CN107534023B CN107534023B (zh) 2020-11-06

Family

ID=57319909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680027357.6A Active CN107534023B (zh) 2015-05-20 2016-05-18 半导体元件封装件、半导体装置以及安装构造体

Country Status (5)

Country Link
US (1) US10068818B2 (zh)
EP (1) EP3300104A4 (zh)
JP (1) JP6397127B2 (zh)
CN (1) CN107534023B (zh)
WO (1) WO2016186128A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113519048A (zh) * 2019-03-07 2021-10-19 京瓷株式会社 布线基板、电子部件用封装体以及电子装置
CN114554678A (zh) * 2020-11-11 2022-05-27 Ngk电子器件株式会社 复合布线基板、封装体及电子设备

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6633656B2 (ja) * 2016-01-27 2020-01-22 京セラ株式会社 配線基板、光半導体素子パッケージおよび光半導体装置
JP2017139258A (ja) * 2016-02-01 2017-08-10 ソニー株式会社 撮像素子パッケージ及び撮像装置
JP6929283B2 (ja) * 2016-06-27 2021-09-01 Ｎｇｋエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
JP6958098B2 (ja) * 2017-08-10 2021-11-02 住友電気工業株式会社 光モジュール
WO2019050046A1 (ja) * 2017-09-11 2019-03-14 Ｎｇｋエレクトロデバイス株式会社 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ
JP7244630B2 (ja) * 2019-04-25 2023-03-22 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置
WO2021049111A1 (ja) * 2019-09-11 2021-03-18 Ｎｇｋエレクトロデバイス株式会社 端子構造、パッケージ、および、端子構造の製造方法
WO2023145651A1 (ja) * 2022-01-28 2023-08-03 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
WO2023223846A1 (ja) * 2022-05-19 2023-11-23 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214556A (ja) * 1998-01-26 1999-08-06 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
US20050207092A1 (en) * 2004-02-26 2005-09-22 Kyocera Corporation Electronic component housing package and electronic apparatus
JP2009177041A (ja) * 2008-01-28 2009-08-06 Kyocera Corp 接続基板および電子装置
JP2015015513A (ja) * 2013-07-03 2015-01-22 日鉄住金エレクトロデバイス株式会社 Ｆｐｃ基板及びその接続方法、ならびに電子部品収納用パッケージ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2253627A1 (de) * 1972-11-02 1974-05-16 Philips Patentverwaltung Elektrisches bauelement in mikrotechnik, vorzugsweise halbleiterbauelement
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
EP0899795A3 (en) * 1997-08-27 1999-05-12 Sumitomo Electric Industries, Ltd. Optical-semiconductor container or module
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
CN102884618B (zh) * 2010-09-28 2015-07-22 京瓷株式会社 元件收纳用容器及使用其的电子装置
WO2013015216A1 (ja) * 2011-07-26 2013-01-31 京セラ株式会社 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置
WO2014192687A1 (ja) * 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
JP6093020B2 (ja) * 2013-08-28 2017-03-08 京セラ株式会社 素子収納用パッケージおよび実装構造体
CN105144370B (zh) * 2013-09-25 2017-11-14 京瓷株式会社 电子部件收纳用封装件以及电子装置
CN106062946B (zh) 2014-03-13 2018-10-23 京瓷株式会社 电子部件收纳用封装件以及电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214556A (ja) * 1998-01-26 1999-08-06 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
US20050207092A1 (en) * 2004-02-26 2005-09-22 Kyocera Corporation Electronic component housing package and electronic apparatus
JP2009177041A (ja) * 2008-01-28 2009-08-06 Kyocera Corp 接続基板および電子装置
JP2015015513A (ja) * 2013-07-03 2015-01-22 日鉄住金エレクトロデバイス株式会社 Ｆｐｃ基板及びその接続方法、ならびに電子部品収納用パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113519048A (zh) * 2019-03-07 2021-10-19 京瓷株式会社 布线基板、电子部件用封装体以及电子装置
CN114554678A (zh) * 2020-11-11 2022-05-27 Ngk电子器件株式会社 复合布线基板、封装体及电子设备

Also Published As

Publication number Publication date
EP3300104A1 (en) 2018-03-28
US20180130718A1 (en) 2018-05-10
CN107534023B (zh) 2020-11-06
WO2016186128A1 (ja) 2016-11-24
JPWO2016186128A1 (ja) 2018-03-01
EP3300104A4 (en) 2019-01-09
JP6397127B2 (ja) 2018-09-26
US10068818B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
CN107534023A (zh) 半导体元件封装件、半导体装置以及安装构造体
CN110036469B (zh) 高频模块
EP2738798B1 (en) Package for accommodating semiconductor element, semiconductor device provided with same, and electronic device
US10014233B2 (en) Electronic component containing package and electronic device
JP6923431B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
US9935025B2 (en) Electronic component housing package and electronic device
US10777493B2 (en) Semiconductor device mounting board and semiconductor package
US10512155B2 (en) Wiring board, optical semiconductor element package, and optical semiconductor device
US7086786B2 (en) Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology
JP6813263B2 (ja) 配線基板、半導体素子パッケージおよび半導体装置
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JP5241609B2 (ja) 構造体，接続端子，パッケージ、並びに電子装置
JP2009010149A (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
WO2023120586A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
JP7230251B2 (ja) 配線基板、電子部品パッケージおよび電子装置
WO2022230848A1 (ja) 電子部品実装用パッケージ及び電子装置
US20230054870A1 (en) Wiring base and electronic device
JPH0298155A (ja) 高周波回路モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant