WO2023120586A1 - 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール - Google Patents

配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール Download PDF

Info

Publication number
WO2023120586A1
WO2023120586A1 PCT/JP2022/047139 JP2022047139W WO2023120586A1 WO 2023120586 A1 WO2023120586 A1 WO 2023120586A1 JP 2022047139 W JP2022047139 W JP 2022047139W WO 2023120586 A1 WO2023120586 A1 WO 2023120586A1
Authority
WO
WIPO (PCT)
Prior art keywords
line conductor
wiring board
insulating layer
line
conductor
Prior art date
Application number
PCT/JP2022/047139
Other languages
English (en)
French (fr)
Inventor
芳規 川頭
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Publication of WO2023120586A1 publication Critical patent/WO2023120586A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details

Definitions

  • the present disclosure relates to a wiring board, an electronic component mounting package using the wiring board, and an electronic module.
  • a wiring board having a differential wiring structure is known as a wiring structure for transmitting high-speed, high-frequency signals (see Patent Document 1).
  • a wiring board includes a first insulating layer, a second insulating layer, a first line conductor, and a second line conductor.
  • the first insulating layer has a first top surface, a first bottom surface, and one or more openings having openings in the first top surface.
  • the second insulating layer has a second top surface and a second bottom surface, and the second top surface is positioned over the first bottom surface.
  • the first line conductor is located on the second upper surface.
  • the second line conductor is positioned on the second upper surface with a gap from the first line conductor and extends along the first line conductor. At least one of the first line conductor and the second line conductor is signal wiring.
  • the second insulating layer has a first region including a first line conductor, a second line conductor, and a region located between the first line conductor and the second line conductor.
  • the opening is positioned so as to overlap the first region.
  • An electronic component mounting package includes a wiring board configured as described above, a board, and a frame positioned on the upper surface of the board.
  • An electronic module includes an electronic component mounting package configured as described above, an electronic component positioned on an upper surface of a substrate and electrically connected to a wiring board, and an electronic component positioned on a frame and having an electronic component. a lid positioned to cover the inside of the component mounting package.
  • FIG. 1 is an exploded perspective view of a wiring board according to a first embodiment of the present disclosure
  • FIG. 2 is an exploded perspective view of the wiring board shown in FIG. 1 as seen from another angle
  • FIG. FIG. 2 is a perspective view of the wiring substrate shown in FIG. 1
  • FIG. 3B is a perspective view of the wiring board shown in FIG. 3A through a first insulating layer
  • FIG. 2 is a plan view of the wiring substrate shown in FIG. 1
  • FIG. 4B is a plan view of the wiring board shown in FIG. 4A through a first insulating layer
  • 4B is an X1-X1 cross-sectional view of the wiring board shown in FIG. 4A
  • FIG. 10 is a cross-sectional view showing the shape of Modified Example 1 of the opening of the wiring board in one embodiment.
  • FIG. 10 is a cross-sectional view showing the shape of Modified Example 2 of the opening of the wiring board in one embodiment.
  • 4B is a cross-sectional view showing the shape of Modified Example 3 of the opening of the wiring substrate shown in FIG. 4A;
  • FIG. FIG. 5 is a plan view of a wiring board according to a second embodiment of the present disclosure;
  • FIG. 7B is a plan view of the wiring substrate shown in FIG. 7A through the first insulating layer; 7B is an X2-X2 cross-sectional view of the wiring substrate shown in FIG. 7A;
  • FIG. 7B is a cross-sectional view showing a shape of a modification of the opening of the wiring substrate shown in FIG. 7A;
  • FIG. FIG. 11 is a cross-sectional view of an opening of a wiring board according to a third embodiment of the present disclosure;
  • FIG. 12 is a cross-sectional view showing the shape of Modified Example 1 of the opening of the wiring board in the third embodiment;
  • FIG. 11 is a cross-sectional view showing the shape of Modified Example 2 of the opening of the wiring board in the third embodiment;
  • FIG. 11 is an exploded perspective view of a wiring board according to a fourth embodiment of the present disclosure;
  • FIG. 11 is a perspective view of the wiring substrate shown in FIG.
  • FIG. 10 showing through a fourth insulating layer
  • 11B is an X3-X3 cross-sectional view of the wiring board shown in FIG. 11A
  • FIG. 1 is an exploded perspective view of an electronic component mounting package and an electronic module having a wiring board according to a first embodiment of the present disclosure
  • the wiring substrate, the electronic component mounting package using the wiring substrate, and the electronic module may be oriented upward or downward, but for convenience, an orthogonal coordinate system xyz is defined, and the z direction The positive side of is the upper side.
  • the first direction refers to, for example, the x direction in the drawings.
  • planar view is a concept that includes planar perspective.
  • FIG. 1 A wiring substrate 101a according to a first embodiment of the present disclosure will be described with reference to FIGS. 1 to 6.
  • FIG. The wiring board 101 a includes at least a first insulating layer 1 , a second insulating layer 2 , a first line conductor 51 and a second line conductor 52 .
  • the wiring board 101a may further include a third line conductor 53, a pair of fourth line conductors 54, a pair of fifth line conductors 55, an insulating film 7, a third insulating layer 3, and a ground conductor layer 6. .
  • the first insulating layer 1 has a first upper surface 11, a first lower surface 12, and one or more openings 13 having openings in the first upper surface 11, as shown in FIGS. ing.
  • materials for the first insulating layer 1 include ceramic materials such as aluminum oxide sintered bodies, mullite sintered bodies, silicon carbide sintered bodies, aluminum nitride sintered bodies, and silicon nitride sintered bodies. , glass-ceramic materials, or other dielectric materials can be used.
  • the first insulating layer 1 may have a structure in which a plurality of insulating layers are laminated.
  • the first insulating layer 1 may have, for example, a rectangular shape in plan view, a size of 4 mm ⁇ 4 mm to 50 mm ⁇ 50 mm, and a thickness of 1 mm to 10 mm.
  • the second insulating layer 2 has a second upper surface 21 and a second lower surface 22 . As shown in FIGS. 1 and 2 , the second upper surface 21 is positioned so as to overlap the first lower surface 12 of the first insulating layer 1 .
  • the material of the second insulating layer 2 may be the same as or different from the material of the first insulating layer 1, and for example, the same material as that of the first insulating layer 1 described above can be used.
  • the second insulating layer 2 may have a structure in which a plurality of insulating layers are laminated.
  • the second insulating layer 2 has, for example, a rectangular shape in plan view, a size of 4 mm ⁇ 4 mm to 50 mm ⁇ 50 mm, and a thickness of 1 mm to 10 mm. The thickness of the second insulating layer 2 may be the same as or different from the thickness of the first insulating layer 1 .
  • the first line conductor 51 is located on the second upper surface 21 of the second insulating layer 2, as shown in FIGS. 1 and 3B, and in one embodiment extends in the first direction.
  • materials for the first line conductor 51 include metal materials such as gold, silver, copper, nickel, tungsten, molybdenum, and manganese.
  • the first line conductor 51 may be formed by sintering a metal paste on the second upper surface 21, or may be formed using a thin film forming technique such as vapor deposition or sputtering.
  • metal plating such as nickel plating or gold plating may be formed on the surface of the first line conductor 51 .
  • the first line conductor 51 has a width of 0.05 mm to 2 mm and a length of 1.5 mm to 25 mm, for example.
  • the thickness of the first line conductor 51 is, for example, 0.01 to 0.1 mm.
  • the width, length, and thickness of the first line conductor 51 referred to here can be defined as the dimension in the y direction, the dimension in the x direction, and the dimension in the z direction, respectively.
  • the width/length/thickness of the second line conductor 52 and the third line conductor 53, which will be described later, can be similarly defined.
  • the second line conductor 52 is located on the second upper surface 21 of the second insulating layer 2 and spaced apart from the first line conductor 51 along the first line conductor 51. extended. That is, the second line conductor 52 extends parallel to the first line conductor 51, and in one embodiment extends in the first direction.
  • the material of the second line conductor 52 may be the same as or different from the material of the first line conductor 51, and examples thereof include the same material as the material of the first line conductor 51 described above. Also, the second line conductor 52 may be formed by the same method as the first line conductor 51 described above.
  • the second line conductor 52 has, for example, a width of 0.05 mm to 2 mm and a length of 1.5 mm to 25 mm.
  • the thickness of the second line conductor 52 is, for example, 0.01 to 0.1 mm.
  • At least one of the first line conductor 51 and the second line conductor 52 is a signal wiring. That is, one of the first line conductor 51 and the second line conductor 52 may be a ground wiring. Also, the first line conductor 51 and/or the second line conductor 52 may be curved in the middle. The width of the first line conductor 51 and/or the second line conductor 52 may change along the way.
  • a third line conductor 53, a pair of fourth line conductors 54, and a pair of fifth line conductors 55, which will be described later, may also be curved or have a variable width.
  • each of the first line conductor 51 and the second line conductor 52 is a signal wiring for transmitting a signal, and is a pair of differential signal wiring for transmitting a differential signal.
  • the magnetic fluxes are canceled by the currents flowing in opposite directions, it is possible to reduce the EMI noise caused by the high-frequency signal, and the high-frequency signal can be transmitted more smoothly.
  • the third line conductor 53 may be further provided in the first embodiment.
  • the third line conductor 53 is located on the second upper surface 21 of the second insulating layer 2 and between the first line conductor 51 and the second line conductor 52, as shown in FIGS. 1, 3B and 4B. They are spaced apart and extend along the first line conductor 51 and the second line conductor 52 . That is, the third line conductor 53 extends in the first direction.
  • the material of the third line conductor 53 may be the same as or different from the material of the first line conductor 51, and examples thereof include the same or similar material as the material of the first line conductor 51 described above.
  • the third line conductor 53 may be formed using the same or similar method as that for the first line conductor 51 described above.
  • the third line conductor 53 has a width of 0.05 mm to 2 mm and a length of 1.5 mm to 25 mm, for example.
  • the thickness of the third line conductor 53 is, for example, 0.01 to 0.1 mm.
  • the third line conductor 53 is a ground wiring.
  • the wiring board 101a When the wiring board 101a is provided with the third line conductor 53, it is possible to reduce loss in signal transmission that occurs when wiring such as the first line conductor 51 and the second line conductor 52 is bent.
  • the second insulating layer 2 is positioned between the first line conductor 51, the second line conductor 52, and the first line conductor 51 and the second line conductor 52, as shown in FIGS. 1 and 4B. and a first region 22a including a region for That is, the first region 22 a has the first line conductor 51 , the second line conductor 52 , and the region sandwiched between the first line conductor 51 and the second line conductor 52 .
  • the outer edge of the first region 22a may coincide with the outermost outer edge of the first line conductor 51 and the second line conductor 52 in the y direction.
  • the first insulating layer 1 has the opening 13 opening in the first upper surface 11 . As shown in FIGS. 1 and 4B, the opening 13 is positioned so as to overlap the first region 22a in plan view.
  • the opening 13 is filled with air or a dielectric material such as a resin material or a glass material, and has a lower dielectric constant than the first insulating layer 1 and the second insulating layer 2 .
  • the first line conductor 51 and the second line conductor 52 are separated from each other by the first insulating layer 1 and the second insulating layer 2 in a cross-sectional view in the x direction or the y direction. , the reflection loss in each line conductor increases.
  • the first insulating layer 1 and the second insulating layer sandwiching the first line conductor 51 and the second line conductor 52 from above and below are positioned.
  • the high dielectric constant of 2 may lower the impedance.
  • the wiring board 101a since the openings 13 arranged as described above are located in the first insulating layer 1, the wiring board 101a has a lower impedance in the first line conductor 51 and the second line conductor 52. can be reduced. Therefore, by using the wiring substrate 101a, it is possible to provide the electronic component mounting package 100 and the electronic module 10 capable of reducing loss in transmission of high frequency signals.
  • the impedance value is more likely to decrease.
  • the first insulating layer 1 since the first insulating layer 1 has the opening 13 at the position overlapping the first region 22a, it is possible to reduce the decrease in impedance. Therefore, it is possible to provide the first line conductor 51, the second line conductor 52, and the third line conductor 53 close to each other while reducing the impedance as compared with the case where the opening 13 is not provided. Both impedance reduction and miniaturization in 101a can be achieved. In addition, loss in signal transmission can be reduced, and the possibility of crosstalk occurring can be reduced.
  • the opening 13 may penetrate from the first upper surface 11 to the first lower surface 12 as shown in FIG. 5A. Further, as shown in FIG. 4A, the opening 13 has, for example, a circular shape in plan view, with a diameter of 0.05 mm to 2 mm and a height of 0.05 mm to 5 mm.
  • the opening may have an elliptical shape, a square shape, or a rectangular shape with rounded corners in plan view.
  • the signal line can be a signal line. Since the first insulating layer 1 with a high dielectric constant is not located on the first line conductor 51 and/or the second line conductor 52, it is possible to further reduce the drop in impedance.
  • FIG. 5B illustrates the shape of modification 1 (opening 13X) of opening 13 in one embodiment
  • FIG. 5C illustrates the shape of modification 2 (opening 13Y) of opening 13 in one embodiment. It is a figure to do.
  • 5B and 5C are views corresponding to the X1-X1 cross-sectional view of FIG. 4A.
  • the opening 13 has tapered sidewalls when viewed cross-sectionally in the x-direction or the y-direction. Even with the opening 13 having such a shape, the above effects can be obtained.
  • 5C the first line conductor 51 and the second line conductor 52 are not exposed, so there is no need to provide metal plating on the wiring.
  • the opening 13 may have an inversely tapered side wall and a stepped shape in a cross-sectional view in the x-direction or the y-direction.
  • the opening 13 may have a concave shape having an opening in the first upper surface 11 instead of penetrating to the first lower surface 12 . Even with the opening 13 having such a shape, the above effects can be obtained.
  • the opening 13 having such a shape does not extend over the first line conductor 51 and the second line conductor 52 as compared with the case where the opening 13 penetrates the first insulating layer 1 . Since 1 remains, it is possible to reduce the possibility that the first line conductor 51 and the second line conductor 52 are short-circuited and short-circuited.
  • the opening 13 may be positioned at least between the first line conductor 51 and the second line conductor 52 in the first region 22a. Further, in plan view, the opening 13 may be positioned so as to overlap at least the first line conductor 51 and the second line conductor 52 in the first region 22a.
  • the first insulating layer 1 with a high dielectric constant located on the first line conductor 51 and the second line conductor 52 can be reduced in a cross-sectional view in the x direction or the y direction. It is possible to reduce the decrease in
  • the first insulating layer 1 extends in the direction in which the first line conductor 51 and the second line conductor 52 extend, specifically, the first line conductor 51 and the second line conductor 52. It may have a plurality of openings 13 positioned along the direction. In this case, compared to the case where only one opening 13 having a shape along the outer edge of each line conductor is provided, it becomes easier to provide the opening 13 during manufacturing, and the unfired ceramic green sheet is formed. The possibility of damage can be reduced. Moreover, the drop in impedance can be efficiently reduced.
  • the pair of fourth line conductors 54, the pair of fifth line conductors 55, the insulating film 7, the third insulating layer 3, and the ground conductor layer 6 may be provided.
  • a pair of fourth line conductors 54 are located on the second upper surface 21 of the second insulating layer 2 , are spaced apart on both sides of the first line conductor 51 and the second line conductor 52 , and extend along the first line conductor 51 . extended. That is, the pair of fourth line conductors 54 extends parallel to the first line conductor 51, and in one embodiment extends in the first direction.
  • the material of the pair of fourth line conductors 54 may be the same as or different from the material of the first line conductors 51, and examples thereof include materials similar to the materials of the first line conductors 51 described above. Also, the pair of fourth line conductors 54 may be formed by the same or similar method as the first line conductor 51 described above.
  • Each of the pair of fourth line conductors 54 has a width of 0.05 mm to 2 mm and a length of 1.5 mm to 25 mm, for example.
  • Each thickness of the pair of fourth line conductors 54 is, for example, 0.01 to 0.1 mm.
  • each of the first line conductor 51 and the second line conductor 52 may be a pair of differential signal wiring.
  • each of the first line conductor 51 and the second line conductor 52 is a signal line
  • the third line conductor 53 is a ground wiring and a pair of wiring lines. can be used as a ground wiring.
  • the pair of fifth line conductors 55 are located on the first upper surface 11 of the first insulating layer 1 and are located so as to overlap the pair of fourth line conductors 54 when viewed through the plane.
  • the material of the pair of fifth line conductors 55 may be the same as or different from the material of the first line conductors 51, and examples thereof include the same material as the material of the first line conductors 51 described above.
  • the pair of fifth line conductors 55 may be formed by a method similar to that of the first line conductors 51 described above.
  • Each of the pair of fifth line conductors 55 has, for example, a width of 0.05 mm to 2 mm and a length of 1.5 mm to 25 mm.
  • Each thickness of the pair of fifth line conductors 55 is, for example, 0.01 to 0.1 mm.
  • the wiring board 101a includes the pair of fifth line conductors 55, the possibility of occurrence of crosstalk and resonance due to the spread of the electric field distribution beyond the desired range when transmitting the high frequency signal is reduced. be able to.
  • the ground conductor layer 6 is located on the second lower surface 22 of the second insulating layer 2 .
  • the material of the ground conductor layer 6 is, for example, a metal material such as tungsten, molybdenum and manganese, and the surface thereof may be plated with nickel or gold.
  • the electrolytic coupling can be strengthened. Therefore, crosstalk and resonance caused by the spread of the electric field distribution beyond the desired range during the transmission of the high-frequency signal can be prevented. The possibility of occurrence can be reduced.
  • the third insulating layer 3 is located below the ground conductor layer 6 .
  • the material of the third insulating layer 3 may be the same as or different from the material of the first insulating layer 1, and for example, the same material as that of the first insulating layer 1 described above can be used.
  • the third insulating layer 3 may have a structure in which a plurality of insulating layers are laminated.
  • the third insulating layer 3 has, for example, a rectangular shape in plan view, a size of 4 mm ⁇ 4 mm to 50 mm ⁇ 50 mm, and a thickness of 1 mm to 10 mm.
  • the pair of fourth line conductors 54, the pair of fifth line conductors 55, and the ground conductor layer 6 may be electrically connected via vias or the like.
  • the ground potential can be strengthened, and the possibility of crosstalk or resonance occurring due to the spread of the electric field distribution beyond the desired range when transmitting the high frequency signal can be reduced.
  • Vias that electrically connect the pair of fourth line conductors 54, the pair of fifth line conductors 55, and the ground conductor layer 6 can be formed, for example, as follows. First, a pair of fourth line conductors 54 and a pair of fifth line conductors are provided in the through holes in the unfired ceramic green sheets of the first insulating layer 1 and the second insulating layer 2, respectively. 55, a metal paste of the same or similar metal material as that of the ground conductor layer 6 is filled.
  • the vias can be provided by laminating and press-bonding respective ceramic green sheets having through-holes filled with metal paste and co-firing them.
  • the above-described through-holes can be formed by mechanical punching using a metal pin or drilling such as laser beam processing.
  • the wiring substrate 101a may include an insulating film 7 on the first line conductor 51 and the second line conductor 52, as shown in FIG.
  • Materials for the insulating film 7 include ceramic (for example, alumina coat) and resin.
  • the insulating film 7 can be provided on the first line conductor 51 and the second line conductor 52 by screen printing. In particular, when the opening 13 penetrates from the first upper surface 11 to the second lower surface 22 , the provision of the insulating film 7 causes the first line conductor 51 and the second line conductor 52 to short circuit. reduce the likelihood of
  • a wiring board 101b according to the second embodiment differs from the first embodiment in the shape of the openings 13 . That is, in the second embodiment, the opening 13 may have a first opening 131 and a second opening 132 as shown in FIGS. 7A, 7B and 8A. More specifically, as shown in FIG. 7B, in a plan view, the first opening 131 is positioned so as to overlap the first line conductor 51, and the second opening 132 is positioned so as to overlap the second line conductor 52. are located on top of each other. With such a configuration, when each of the first line conductor 51 and the second line conductor 52 is a signal wiring for transmitting a signal and is a pair of differential signal wirings for transmitting a differential signal, more efficient Impedance drop can be reduced.
  • the shape of the first opening 131 may be the same as or different from the shape of the second opening 132 .
  • the shape of the first opening 131 and the shape of the second opening 132 can be changed according to the impedance value required in the wiring board 101b. Further, the shape of each of the plurality of first openings 131 does not have to be the same shape. Also, the shapes of the plurality of second openings 132 do not all need to be the same shape.
  • the first opening 131 and the second opening 132 adjacent to each other in the y-direction may have the same shape. In this case, it becomes easy to match the impedance values of the first line conductor 51 and the second line conductor 52 .
  • the wiring board 101b may have the insulating film 7 on the first region 22a, as shown in FIG. 8B.
  • the insulating film 7 is positioned on the first line conductor 51 and the second line conductor 52. and is not located on the third line conductor 53 .
  • FIGS. 9A to 9C a wiring board 101c according to a third embodiment of the present disclosure will be described with reference to FIGS. 9A to 9C.
  • the configuration of the third embodiment that differs from the configuration of the first embodiment will be described, and the configuration other than that will be given the same reference numerals as in the first embodiment, and the description thereof will be omitted. .
  • a wiring board 101c according to the third embodiment differs from the first embodiment in that it further includes a recess 23, which will be described later. That is, in the third embodiment, the second insulating layer 2 may have one or more recesses 23 having openings in the second upper surface 21, as shown in FIG. 9A. Specifically, the recess 23 is positioned between the first line conductor 51 and the second line conductor 52 as shown in FIG. 9A.
  • the recess 23 is filled with air or a dielectric material such as a resin material or a glass material, and has a lower dielectric constant than the first insulating layer 1 and the second insulating layer 2 .
  • the recess 23 of the second insulating layer 2 is positioned so as to overlap the opening 13 of the first insulating layer 1 in plan view, but the position of the recess 23 is not limited to this. do not have.
  • the recessed portion 23 of the second insulating layer 2 is positioned so as to overlap the opening portion 13 of the first insulating layer 1 in plan view, compared with the case where the recessed portion 23 is not positioned so as to overlap the opening portion 13. As a result, it is possible to easily adjust the dielectric constant and reduce the drop in impedance.
  • the concave portion 23 may be, for example, circular in plan view, with a diameter of 0.05 mm to 2 mm and a height of 0.05 mm to 5 mm.
  • the concave portion 23 may have an elliptical shape, a square shape, or a rectangular shape with rounded corners in plan view.
  • the concave portion 23 may have a tapered shape, an inverse tapered shape, or a stepped shape in a cross-sectional view in the x direction or the y direction.
  • FIGS. 9B and 9C are diagrams showing modifications of the recess 23 in the third embodiment.
  • the recess 23 may be located through the second insulating layer 2 from the second upper surface 21 to the second lower surface 22, and the recess 23 may be located between the first conductor 51 and the second conductor 51. A plurality of them may be positioned between the line conductors 52 .
  • the second insulating layer 2 located between the first line conductor 51 and the second line conductor 52 can be reduced. A drop in impedance can be further reduced as compared with the case where the impedance is not provided.
  • the wiring board 101c when the first line conductor 51 and the second line conductor 52 are used as inner layer wiring in order to transmit a higher frequency signal, the first line conductor 51 and the second line conductor 52 are vertically sandwiched. Since the dielectric constants of the first insulating layer 1 and the second insulating layer 2 located at are high, the impedance is lowered. However, by providing the concave portion 23 as in the third embodiment, the wiring board 101c can reduce the drop in impedance in the first line conductor 51, the second line conductor 52, or the third line conductor 53. Furthermore, it is possible to provide the electronic component mounting package 100 and the electronic module 10 capable of reducing loss in transmission of high frequency signals.
  • the impedance value tends to decrease. Therefore, by providing the concave portion 23 in the first region 22a, it is possible to reduce the decrease in impedance.
  • the first line conductor 51, the second line conductor 52, and the third line conductor 53 can be provided closer to each other than when the concave portion 23 is not provided, it is possible to reduce the size of the wiring board 101c. can be done.
  • a wiring board 101d according to a fourth embodiment of the present disclosure will be described with reference to FIGS. 10, 11A, and 11B.
  • the configuration of the fourth embodiment that differs from the configuration of the first embodiment will be described, and the configurations other than that will be given the same reference numerals as those of the first embodiment and will not be described. .
  • a wiring board 101d according to the fourth embodiment differs from the first embodiment in that it further includes a fourth insulating layer 4, which will be described later.
  • the fourth insulating layer 4 is located on the first upper surface 11 of the first insulating layer 1, as shown in FIGS. 10 and 11A and 11B.
  • the material of the fourth insulating layer 4 may be the same as or different from the material of the first insulating layer 1, and for example, the same material as that of the first insulating layer 1 described above can be used.
  • the fourth insulating layer 4 may have a structure in which a plurality of insulating layers are laminated.
  • the fourth insulating layer 4 has, for example, a rectangular shape in plan view, a size of 4 mm ⁇ 4 mm to 50 mm ⁇ 50 mm, and a thickness of 1 mm to 10 mm.
  • wiring board 101d further includes a fourth insulating layer 4
  • wiring can be further provided on the upper surface of the fourth insulating layer 4.
  • a seal ring 105 or a lid 106 may be provided on the upper surface of the fourth insulating layer 4.
  • Method for manufacturing the wiring substrate 101a according to one embodiment of the present disclosure will be described. Note that the method for manufacturing the wiring board 101a according to the embodiment of the present disclosure is not limited to the following embodiments, and may be manufactured using a 3D printer, for example.
  • a plurality of green sheets are formed. Specifically, for example, ceramic powder such as boron nitride, aluminum nitride, silicon nitride, silicon carbide, or beryllium oxide is added and mixed with an organic binder, a plasticizer, a solvent, or the like to obtain a mixture, and the mixture is formed into a layer. to produce a plurality of green sheets. Next, the above-described plurality of green sheets are processed by a mold or the like, and a plurality of green sheets formed in the outer shapes of the first insulating layer 1, the second insulating layer 2, and the third insulating layer 3 in plan view are obtained. prepare.
  • ceramic powder such as boron nitride, aluminum nitride, silicon nitride, silicon carbide, or beryllium oxide is added and mixed with an organic binder, a plasticizer, a solvent, or the like to obtain a mixture, and the mixture is formed into a layer. to produce a plurality of green sheets.
  • a green sheet formed in the outer shape of the fourth insulating layer is further prepared.
  • an opening 13 is formed in the green sheet that will be the first insulating layer 1 using a mold, laser, or the like.
  • the recesses 23 are provided in the green sheet that will become the second insulating layer 2 in the same manner as the openings 13 .
  • the first insulating layer 1 is formed by laminating a green sheet provided with a through hole and a green sheet not provided with a through hole. can be done. Moreover, even when the recessed portion 23 does not penetrate the second insulating layer 2 , it can be formed by the same method as the opening 13 of the first insulating layer 1 .
  • the opening 13 of the first insulating layer 1 penetrates the first insulating layer 1, the opening 13 is formed by punching a green sheet having the shape of the first insulating layer 1 using a die. It may be provided, or may be provided using a laser or the like.
  • the green sheets having the outer shapes of the first insulating layer 1, the second insulating layer 2, the third insulating layer 3, and the fourth insulating layer 4 are formed with through-holes, which will become vias, by using a mold, a laser, or the like. may be formed.
  • a high-melting-point metal powder such as tungsten or molybdenum is prepared, and an organic binder, plasticizer, solvent, or the like is added and mixed to prepare a metal paste.
  • a metal paste is printed in a predetermined pattern on a plurality of green sheets formed in the outer shape of each of the first insulating layer 1, the second insulating layer 2, the third insulating layer 3, and the fourth insulating layer 4.
  • a first line conductor 51, a second line conductor 52, a third line conductor 53, a pair of fourth line conductors 54, and a pair of fifth line conductors 55 are formed.
  • the metal paste may contain glass or ceramics in order to increase the bonding strength with each insulating layer.
  • vias can be formed by filling metal paste into the through-holes formed in the above-described process.
  • the ground conductor layer 6 is made of a metallized layer made of a metal with a high melting point such as tungsten, molybdenum, or manganese, it can be formed as follows. That is, first, a metal paste prepared by kneading high-melting metal powder with an organic solvent and a binder so as to be well mixed is applied to a predetermined portion of the ceramic green sheet that will be the lower surface of the second insulating layer 2 or the upper surface of the third insulating layer 3. printed by screen printing, etc.
  • a metal paste prepared by kneading high-melting metal powder with an organic solvent and a binder so as to be well mixed is applied to a predetermined portion of the ceramic green sheet that will be the lower surface of the second insulating layer 2 or the upper surface of the third insulating layer 3. printed by screen printing, etc.
  • Outer edge portions of the plurality of green sheets formed on the outer shapes of the first insulating layer 1, the second insulating layer 2, the third insulating layer 3, and the fourth insulating layer 4, and the outer edge portion of the ground conductor layer 6 are stacked to form a green sheet laminate.
  • a metal paste may be printed in a predetermined pattern to form the pair of fifth line conductors 55 and other wiring.
  • the electronic component mounting package 100 includes a wiring substrate 101a, a substrate 102, and a frame 103. As shown in FIG. The frame 103 is bonded to the upper surface of the substrate 102, and the wiring board 101a is fixed to the frame 103. As shown in FIG. 12, the electronic component mounting package 100 includes a wiring substrate 101a, a substrate 102, and a frame 103. As shown in FIG. The frame 103 is bonded to the upper surface of the substrate 102, and the wiring board 101a is fixed to the frame 103. As shown in FIG.
  • the substrate 102 has an upper surface.
  • the substrate 102 has, for example, a square shape in plan view, a size of 10 mm ⁇ 10 mm to 50 mm ⁇ 50 mm, and a thickness of 0.5 mm to 20 mm.
  • Materials for the substrate 102 include, for example, metal materials such as copper, iron, tungsten, molybdenum, nickel, and cobalt, or alloys containing these metal materials.
  • the substrate 102 may be a single metal plate or a laminate in which a plurality of metal plates are laminated.
  • the material of the substrate 102 is the metal material described above, the surface of the substrate 102 is plated with nickel, gold, or the like using an electroplating method or an electroless plating method in order to reduce oxidation corrosion. Layers may be formed. Further, the material of the substrate 102 is an insulating material, such as aluminum oxide sintered body, mullite sintered body, silicon carbide sintered body, aluminum nitride sintered body, silicon nitride sintered body, or Ceramic materials such as glass ceramics may also be used.
  • the frame 103 is located on the upper surface of the substrate 102 and protects the electronic components 104 located inside in plan view. That is, in plan view, frame 103 is positioned so as to surround electronic component 104 . Further, the frame 103 may be positioned along the outer edge of the upper surface of the substrate 102 or may be positioned inside the outer edge of the upper surface of the substrate 102 . Moreover, the frame 103 does not have to surround the entire outer edge of the upper surface of the substrate 102 . That is, as shown in FIG. 12, in one embodiment, the frame 103 is not positioned on one side of the outer edge of the upper surface of the substrate 102 . The outer edge of the upper surface of substrate 102 is surrounded by frame 103 and wiring substrate 101a.
  • the material of the frame 103 may be, for example, metal materials such as copper, iron, tungsten, molybdenum, nickel or cobalt, or alloys containing these metal materials.
  • the material of the frame 103 is an insulating material, such as an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, and a silicon nitride sintered body.
  • it may be a ceramic material such as glass ceramics.
  • the frame 103 can be joined to the substrate 102 via brazing material or the like.
  • the material of the brazing material is, for example, silver, copper, gold, aluminum or magnesium, and may contain additives such as nickel, cadmium or phosphorus.
  • the electronic module 10 includes an electronic component mounting package 100 , an electronic component 104 and a lid 106 .
  • Electronic module 10 may also include a seal ring 105 .
  • the electronic component 104 may be, for example, a component that performs signal processing such as converting an optical signal into an electrical signal or converting an electrical signal into an optical signal.
  • the electronic component 104 is located on the upper surface of the substrate 102 and housed in the electronic component mounting package 100 .
  • Examples of the electronic component 104 include an optical semiconductor element such as a semiconductor laser (LD: Laser Diode) or a photo diode (PD: Photo Diode), a semiconductor integrated circuit element, and a sensor element such as an optical sensor.
  • Electronic component 104 may be formed from a semiconductor material such as gallium arsenide or gallium nitride, for example.
  • the lid 106 is positioned on the frame 103 to cover the inside of the electronic component mounting package 100 and protects the electronic component 104 together with the frame 103 .
  • the lid body 106 has, for example, a square shape in plan view, a size of 10 mm ⁇ 10 mm to 50 mm ⁇ 50 mm, and a thickness of 0.5 mm to 2 mm.
  • Materials for the lid 106 include, for example, metal materials such as iron, copper, nickel, chromium, cobalt, molybdenum, and tungsten, or alloys obtained by combining a plurality of these metal materials. By subjecting an ingot of such a metal material to a metal working method such as a rolling method or a punching method, the metal member that constitutes the lid 106 can be manufactured.
  • the seal ring 105 has the function of joining the lid 106 and the frame 103 together.
  • the seal ring 105 is positioned on the frame 103 and surrounds the electronic component 104 in plan view.
  • Materials for the seal ring 105 include, for example, metal materials such as iron, copper, silver, nickel, chromium, cobalt, molybdenum, and tungsten, or alloys obtained by combining a plurality of these metal materials. If the seal ring 105 is not provided on the frame 103, the lid 106 may be bonded via a bonding material such as solder, brazing material, glass, or resin adhesive.
  • the present disclosure can be used as a wiring board, an electronic component mounting package using the wiring board, and an electronic module.
  • First insulating layer 11 First upper surface 12 First lower surface 13X-Y Opening 131 First opening 132 Second opening 2 Second insulating layer 21 Second upper surface 22 Second lower surface 22a First regions 23a-b Recess 3 Third insulating layer 4 Fourth insulating layer 51 First line conductor 52 Second line conductor 53 Third line conductor 54 Pair of fourth line conductors 55 Pair of fifth line conductors 6 Ground conductor layer 7 Insulating film 10 Electronic module 100 Electrons Component mounting packages 101a to 101d Wiring board 102 Board 103 Frame body 104 Electronic component 105 Seal ring 106 Lid body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本開示の一実施形態に係る配線基板は、第１絶縁層と、第２絶縁層と、第１線路導体と、第２線路導体とを備えている。第１絶縁層は、第１上面と、第１下面と、第１上面に開口を有する１つまたは複数の開口部と、を有する。第２絶縁層は、第２上面および第２下面を有し、第２上面が第１下面に重なって位置している。第１線路導体は、第２上面に位置する。第２線路導体は、第２上面に第１線路導体と間隔を空けて位置するとともに、第１線路導体に沿って延びている。第１線路導体または第２線路導体の少なくとも一方が信号配線である。平面視において、第２絶縁層は、第１線路導体と、第２線路導体と、第１線路導体と第２線路導体の間に位置する領域と、を含む第１領域を有している。平面視において、開口部は、第１領域に重なって位置している。

Description

配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
　本開示は、配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュールに関する。
　近年、無線通信機器や光通信機器は、より高速化、大容量の情報を伝送するために高周波化が求められている。その中でも、高速の高周波の信号を伝送するための配線構造として差動配線構造を有する配線基板が知られている（特許文献１参照）。
特開２０２０－１７８３０号公報
　本開示の一実施形態に係る配線基板は、第１絶縁層と、第２絶縁層と、第１線路導体と、第２線路導体とを備えている。第１絶縁層は、第１上面と、第１下面と、第１上面に開口を有する１つまたは複数の開口部と、を有する。第２絶縁層は、第２上面および第２下面を有し、第２上面が第１下面に重なって位置している。第１線路導体は、第２上面に位置する。第２線路導体は、第２上面に第１線路導体と間隔を空けて位置するとともに、第１線路導体に沿って延びている。第１線路導体または第２線路導体の少なくとも一方が信号配線である。平面視において、第２絶縁層は、第１線路導体と、第２線路導体と、第１線路導体と第２線路導体の間に位置する領域と、を含む第１領域を有している。平面視において、開口部は、第１領域に重なって位置している。
　本開示の一実施形態に係る電子部品実装用パッケージは、上記構成の配線基板と、基板と、基板の上面に位置する枠体と、を備えている。
　本開示の一実施形態に係る電子モジュールは、上記構成の電子部品実装用パッケージと、基板の上面に位置するとともに配線基板と電気的に接続された電子部品と、枠体上に位置するとともに電子部品実装用パッケージの内部を覆って位置する蓋体と、を備えている。
本開示の第１実施形態に係る配線基板の分解斜視図である。 図１に示す配線基板の別の角度から見た分解斜視図である。 図１に示す配線基板の斜視図である。 図３Ａに示す配線基板において第１絶縁層を透過して表した斜視図である。 図１に示す配線基板の平面図である。 図４Ａに示す配線基板において第１絶縁層を透過して表した平面図である。 図４Ａに示す配線基板のＸ１－Ｘ１断面図である。 一実施形態における配線基板の開口部の変形例１の形状を示す断面図である。 一実施形態における配線基板の開口部の変形例２の形状を示す断面図である。 図４Ａに示す配線基板の開口部の変形例３の形状を示す断面図である。 本開示の第２の実施形態に係る配線基板の平面図である。 図７Ａに示す配線基板において第１絶縁層を透過して表した平面図である。 図７Ａに示す配線基板のＸ２－Ｘ２断面図である。 図７Ａに示す配線基板の開口部の変形例の形状を示す断面図である。 本開示の第３実施形態における配線基板の開口部の断面図である。 第３実施形態における配線基板の開口部の変形例１の形状を示す断面図である。 第３実施形態における配線基板の開口部の変形例２の形状を示す断面図である。 本開示の第４実施形態に係る配線基板の分解斜視図である。 図１０に示す配線基板において第４絶縁層を透過して表した斜視図である。 図１１Ａに示す配線基板のＸ３－Ｘ３断面図である。 本開示の第１実施形態に係る配線基板を備えた電子部品実装用パッケージおよび電子モジュールの分解斜視図である。
　　＜配線基板の構成＞
　以下、本開示のいくつかの例示的な実施形態について、図面を参照しながら説明する。なお、配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュールは、いずれの方向が上方もしくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。以下において、第１方向とは、例えば、図面でいうｘ方向を指す。また、本開示においては、平面視は平面透視を含む概念である。
　　＜第１実施形態＞
　図１～図６を参照して、本開示の第１実施形態に係る配線基板１０１ａについて説明する。
　配線基板１０１ａは、少なくとも第１絶縁層１と、第２絶縁層２と、第１線路導体５１と、第２線路導体５２と、を備えている。また、配線基板１０１ａは、更に第３線路導体５３、一対の第４線路導体５４、一対の第５線路導体５５、絶縁膜７、第３絶縁層３、接地導体層６を備えていてもよい。
　第１絶縁層１は、図１および図２に示すように、第１上面１１と、第１下面１２と、第１上面１１に開口を有する１つまたは複数の開口部１３と、を有している。第１絶縁層１の材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体等のセラミック材料や、ガラスセラミック材料などの誘電体材料を用いることができる。
　また、第１絶縁層１は、複数の絶縁層が積層された構成であっても良い。第１絶縁層１は、例えば、平面視において、矩形状であり、大きさが４ｍｍ×４ｍｍ～５０ｍｍ×５０ｍｍで、厚みが１ｍｍ～１０ｍｍであってもよい。
　第２絶縁層２は、第２上面２１および第２下面２２を有している。図１および図２に示すように、第２上面２１は、第１絶縁層１の第１下面１２に重なって位置している。第２絶縁層２の材料としては、第１絶縁層１の材料と同じであっても異なっていてもよく、例えば、前述した第１絶縁層１と同様の材料を用いることができる。第２絶縁層２は、複数の絶縁層が積層された構成であっても良い。第２絶縁層２は、例えば平面視において、矩形状であり、大きさが４ｍｍ×４ｍｍ～５０ｍｍ×５０ｍｍで、厚みが１ｍｍ～１０ｍｍである。第２絶縁層２の厚みは、第１絶縁層１の厚みと同じであっても異なっていてもよい。
　第１線路導体５１は、図１および図３Ｂに示すように、第２絶縁層２の第２上面２１に位置しており、一実施形態においては、第１方向に延びている。第１線路導体５１の材料としては、例えば、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料が挙げられる。また、第１線路導体５１は、第２上面２１に金属ペーストを焼結して形成されてもよいし、蒸着法またはスパッタ法などの薄膜形成技術を用いて形成されてもよい。また、第１線路導体５１の表面には、ニッケルめっきや金めっきなどの金属めっきが形成されてもよい。第１線路導体５１は、例えば、幅が０．０５ｍｍ～２ｍｍで、長さが、１．５ｍｍ～２５ｍｍである。第１線路導体５１の厚みは、例えば、０．０１～０．１ｍｍである。なお、ここでいう第１線路導体５１の幅、長さ、厚みとは、それぞれ、第１線路導体５１のｙ方向における寸法、ｘ方向における寸法、ｚ方向における寸法とすることができる。後述する第２線路導体５２、第３線路導体５３の幅／長さ／厚みも同じく定義することができる。
　第２線路導体５２は、図１および図３Ｂに示すように、第２絶縁層２の第２上面２１に位置するとともに、第１線路導体５１と間隔を空けて、第１線路導体５１に沿って延びている。つまり、第２線路導体５２は、第１線路導体５１と並行に延びており、一実施形態においては第１方向に延びている。第２線路導体５２の材料としては、第１線路導体５１の材料と同じであっても異なっていてもよく、例えば、前述した第１線路導体５１の材料と同様の材料が挙げられる。また、第２線路導体５２は、上述した第１線路導体５１と同様の手法によって形成されてもよい。第２線路導体５２は、例えば、幅が０．０５ｍｍ～２ｍｍで、長さが、１．５ｍｍ～２５ｍｍである。第２線路導体５２の厚みは、例えば、０．０１～０．１ｍｍである。
　第１線路導体５１および第２線路導体５２の少なくとも一方は信号配線である。つまり、第１線路導体５１および第２線路導体５２の一方は接地配線であってもよい。また、第１線路導体５１および／又は第２線路導体５２は、途中で湾曲していてもよい。第１線路導体５１および／又は第２線路導体５２は、途中で幅が変化していてもよい。後述する第３線路導体５３、一対の第４線路導体５４、および一対の第５線路導体５５についても、途中で湾曲したり、幅が変化したりしていてもよい。
　一実施形態においては、第１線路導体５１および第２線路導体５２は、それぞれが信号を伝送する信号配線であり、差動信号を伝送する一対の差動信号配線である。この場合には、互いに逆向きに電流が流れることにより、磁束が打ち消されるため、高周波信号によるＥＭＩノイズを低減することが可能となり、高周波信号の伝送をより円滑に行うことができる。
　前述したように、第１実施形態においては、第３線路導体５３を更に有していてもよい。第３線路導体５３は、図１、図３Ｂおよび図４Ｂに示すように、第２絶縁層２の第２上面２１に位置するとともに、第１線路導体５１と第２線路導体５２との間に間隔を空けて位置し、第１線路導体５１および第２線路導体５２に沿って延びている。すなわち、第３線路導体５３は、第１方向に延びている。第３線路導体５３の材料は、第１線路導体５１の材料と同じであっても異なっていてもよく、例えば、前述した第１線路導体５１の材料と同一又は類似の材料が挙げられる。また、第３線路導体５３は、上述した第１線路導体５１と同一又は類似の手法を用いて形成されてもよい。第３線路導体５３は、例えば、幅が０．０５ｍｍ～２ｍｍで、長さが、１．５ｍｍ～２５ｍｍである。第３線路導体５３の厚みは、例えば、０．０１～０．１ｍｍである。第１実施形態においては、第３線路導体５３は接地配線である。
　配線基板１０１ａが、第３線路導体５３を備える場合には、第１線路導体５１、第２線路導体５２などの配線に曲げを設けた際に生じる信号の伝送における損失を低減することができる。
　平面視において、第２絶縁層２は、図１および図４Ｂに示すように、第１線路導体５１と、第２線路導体５２と、第１線路導体５１と第２線路導体５２の間に位置する領域と、を含む第１領域２２ａを有している。つまり、第１領域２２ａは、第１線路導体５１と、第２線路導体５２と、第１線路導体５１および第２線路導体５２で挟まれる領域と、を有している。第１領域２２ａの外縁は、第１線路導体５１および第２線路導体５２のｙ方向の最も外側における外縁と一致していてもよい。
　第１実施形態においては、前述したように、第１絶縁層１は、第１上面１１に開口を有する開口部１３を有する。該開口部１３は、図１および図４Ｂに示すように、平面視において、第１領域２２ａに重なって位置している。開口部１３は、空気あるいは樹脂材料やガラス材料等の誘電体材料で満たされており、第１絶縁層１、第２絶縁層２よりも誘電率が低くなっている。
　配線基板１０１ａにおいて、より高周波の信号を伝送するために、第１線路導体５１と第２線路導体５２を、ｘ方向またはｙ方向での断面視において、第１絶縁層１と第２絶縁層２の間に位置する状態とした場合には、各線路導体における反射損失が増加する。つまり、第１線路導体５１と第２線路導体５２を内層配線とした場合には、第１線路導体５１と第２線路導体５２を上下に挟んで位置する第１絶縁層１および第２絶縁層２の誘電率が高いため、インピーダンスが低下する可能性がある。しかし、一実施形態においては、第１絶縁層１に上述した配置の開口部１３が位置していることによって、配線基板１０１ａは、第１線路導体５１、第２線路導体５２において、インピーダンスの低下を低減することが可能となる。そのため、該配線基板１０１ａを用いることにより、高周波信号の伝送における損失を低減可能な電子部品実装用パッケージ１００、および電子モジュール１０を提供することができる。
　また、平面視において、第１線路導体５１、第２線路導体５２、第３線路導体５３の間隔を狭くした場合には、インピーダンスの値が低下する可能性が高くなる。しかし、一実施形態においては、第１絶縁層１が、第１領域２２ａと重なる位置に開口部１３を有していることによって、インピーダンスの低下を低減することが可能となる。そのため、開口部１３がない場合と比較して、インピーダンスの低減を図りつつ、第１線路導体５１、第２線路導体５２、第３線路導体５３を近づけて設けることが可能となるため、配線基板１０１ａにおけるインピーダンスの低減および小型化の両方を実現することができる。また、信号の伝送における損失を低減できるとともに、クロストークが発生する可能性を低減できる。
　開口部１３の形状について説明する。開口部１３は、図５Ａに示すように、第１上面１１から第１下面１２にかけて貫通していてもよい。また、開口部１３は、図４Ａに示すように、平面視において、例えば円形状であり、直径が０．０５ｍｍ～２ｍｍで、高さが０．０５ｍｍ～５ｍｍである。なお、開口部は、平面視において、楕円形状、正方形状、角部が丸い矩形状であってもよい。
　開口部１３が、第１上面１１から第１下面１２にかけて貫通している場合には、開口部１３が第１上面１１に開口を有する凹部形状である場合と比較して、信号線となる第１線路導体５１上および／または第２線路導体５２上に、誘電率の高い第１絶縁層１が位置していないため、更にインピーダンスの低下を低減することが可能となる。
　図５Ｂは、一実施形態における開口部１３の変形例１（開口部１３Ｘ）の形状を、図５Ｃは、一実施形態における開口部１３の変形例２（開口部１３Ｙ）の形状を、それぞれ説明する図である。図５Ｂおよび図５Ｃは、図４ＡのＸ１－Ｘ１断面図に対応する図である。開口部１３は、図５Ｂに示すように、ｘ方向またはｙ方向での断面視において、側壁がテーパ状である。このような形状の開口部１３であっても上記効果を奏する。また、開口部１３が、図５Ｃのような形状である場合には、第１線路導体５１および第２線路導体５２が露出していないため、配線上に金属めっきを設ける必要がなく、金属めっきによる接続不良の発生を低減できる。また、開口部１３は、ｘ方向またはｙ方向での断面視において、側壁が逆テーパ状および階段形状であってもよい。また、開口部１３は、図５Ｃに示すように、第１下面１２まで貫通しているものではなく、第１上面１１に開口を有する凹部形状であってもよい。このような形状の開口部１３であっても上記効果を奏する。また、このような形状の開口部１３は、開口部１３が第１絶縁層１を貫通している場合と比較して、第１線路導体５１上、第２線路導体５２上に第１絶縁層１が残るため第１線路導体５１、第２線路導体５２のそれぞれが短絡してショートする可能性を低減することができる。
　次に開口部１３の配置について説明する。平面視において、開口部１３は、第１領域２２ａのうち、少なくとも第１線路導体５１と第２線路導体５２との間に位置していてもよい。
　また、平面視において、開口部１３は、第１領域２２ａのうち、少なくとも第１線路導体５１および第２線路導体５２と重なって位置していてもよい。この場合には、ｘ方向またはｙ方向での断面視において、第１線路導体５１上および第２線路導体５２上に位置する誘電率の高い第１絶縁層１を減らすことができるため、更にインピーダンスの低下を低減することが可能となる。
　また、第１絶縁層１は、図１、図３Ａ、図３Ｂ、図４Ａ、図４Ｂに示すように、第１線路導体５１および第２線路導体５２の延びる方向、具体的には、第１方向に沿って位置する複数の開口部１３を有していてもよい。この場合には、各線路導体の外縁に沿った形状の開口部１３を１つのみ設ける場合と比較して、製造時に開口部１３を設けることが容易になり、未焼成段階のセラミックグリーンシートが破損する可能性を低減できる。また、効率的にインピーダンスの低下を低減することができる。
　一実施形態においては、上述したように、更に一対の第４線路導体５４、一対の第５線路導体５５、絶縁膜７、第３絶縁層３、接地導体層６を備えていてもよい。
　一対の第４線路導体５４は、第２絶縁層２の第２上面２１に位置し、第１線路導体５１および第２線路導体５２の両側に間隔を空けるとともに、第１線路導体５１に沿って延びている。つまり、一対の第４線路導体５４は、第１線路導体５１と並行に延びており、一実施形態においては第１方向に延びている。一対の第４線路導体５４の材料としては、第１線路導体５１の材料と同じであっても異なっていてもよく、例えば、前述した第１線路導体５１の材料と同様の材料が挙げられる。また、一対の第４線路導体５４は、上述した第１線路導体５１と同一又は類似の手法によって形成されてもよい。一対の第４線路導体５４のそれぞれは、例えば、幅が０．０５ｍｍ～２ｍｍで、長さが、１．５ｍｍ～２５ｍｍである。一対の第４線路導体５４のそれぞれの厚みは、例えば、０．０１～０．１ｍｍである。
　配線基板１０１ａが、一対の第４線路導体５４を備えている場合には、高周波信号を伝送する際の電界分布が所望の範囲より広がることによって生じるクロストークや共振が発生する可能性を低減することができる。
　配線基板１０１ａが、一対の第４線路導体５４を備える場合、第１線路導体５１および第２線路導体５２のそれぞれが、一対の差動信号配線であってもよい。
　また、配線基板１０１ａが、第３線路導体５３を備えている場合には、第１線路導体５１および第２線路導体５２は、それぞれが信号線であり、第３線路導体５３を接地配線、一対の第４線路導体５４を接地配線とすることができる。
　一対の第５線路導体５５は、第１絶縁層１の第１上面１１に位置し、平面透視において、一対の第４線路導体５４と重なって位置している。一対の第５線路導体５５の材料としては、第１線路導体５１の材料と同じであっても異なっていてもよく、例えば、前述した第１線路導体５１の材料と同一の材料が挙げられる。また、一対の第５線路導体５５は、上述した第１線路導体５１と同様の手法によって形成されてもよい。一対の第５線路導体５５のそれぞれは、例えば、幅が０．０５ｍｍ～２ｍｍで、長さが、１．５ｍｍ～２５ｍｍである。一対の第５線路導体５５のそれぞれの厚みは、例えば、０．０１～０．１ｍｍである。
　配線基板１０１ａが、一対の第５線路導体５５を備えている場合には、高周波信号を伝送する際の電界分布が所望の範囲より広がることによって生じるクロストークや共振が発生する可能性を低減することができる。
　接地導体層６は、第２絶縁層２の第２下面２２に位置している。接地導体層６の材料は、例えば、タングステン、モリブデンおよびマンガンなどの金属材料であり、表面にニッケルめっきや金めっきが施されていてもよい。配線基板１０１ａが、接地導体層６を備えている場合には、電解結合を強くすることができるため、高周波信号を伝送する際の電界分布が所望の範囲より広がることによって生じるクロストークや共振が発生する可能性を低減することができる。
　第３絶縁層３は、接地導体層６の下側に位置している。第３絶縁層３の材料としては、第１絶縁層１の材料と同じであっても異なっていてもよく、例えば、前述した第１絶縁層１と同様の材料を用いることができる。第３絶縁層３は、複数の絶縁層が積層された構成であっても良い。第３絶縁層３は、例えば平面視において、矩形状であり、大きさが４ｍｍ×４ｍｍ～５０ｍｍ×５０ｍｍで、厚みが１ｍｍ～１０ｍｍである。
　一対の第４線路導体５４、一対の第５線路導体５５、接地導体層６のそれぞれは、ビア等を介して電気的に接続されていてもよい。この場合には、接地電位を強化することが可能となり、高周波信号を伝送する際の電界分布が所望の範囲より広がることによって生じるクロストークや共振が発生する可能性を低減することができる。
　一対の第４線路導体５４、一対の第５線路導体５５、接地導体層６のそれぞれを電気的に接続するビアは、例えば、以下のように形成することができる。まず、第１絶縁層１、第２絶縁層２の未焼成段階のセラミックグリーンシートのそれぞれに貫通孔を設けておいて、貫通孔内に一対の第４線路導体５４、一対の第５線路導体５５、接地導体層６と同一又は類似の金属材料の金属ペーストを充填する。金属ペーストが充填された貫通孔を有するそれぞれのセラミックグリーンシートを積層するとともに圧着し、同時焼成することによってビアを設けることができる。なお、上述した貫通孔は、例えば金属ピンを用いた機械的な打ち抜き加工、またはレーザー光を用いた加工等の孔あけ加工によって形成することができる。
　最後に、図６を用いて、第１実施形態に係る配線基板１０１ａの変形例について説明する。第１実施形態において、配線基板１０１ａは、図６に示すように、第１線路導体５１上、第２線路導体５２上に、絶縁膜７を備えていてもよい。絶縁膜７の材料としては、セラミック（例えばアルミナコート）または樹脂などが挙げられる。絶縁膜７は、第１線路導体５１上および第２線路導体５２上にスクリーン印刷により設けることができる。特に、開口部１３が、第１上面１１から第２下面２２にかけて貫通している場合において、絶縁膜７を設けることで、第１線路導体５１、第２線路導体５２のそれぞれが短絡してショートする可能性を低減できる。
　また、図６に示すように、配線基板１０１ａが、第３線路導体５３を備えている場合には、第１線路導体５１上、第２線路導体５２上および第３線路導体５３上に、絶縁膜７を備えていてもよい。このような構成により、第１線路導体５１、第２線路導体５２および第３線路導体５３のそれぞれが短絡してショートする可能性を低減することができる。
　　＜第２実施形態＞
　次に、図７Ａ、図７Ｂおよび図８Ａ、図８Ｂを参照して、本開示の第２実施形態に係る配線基板１０１ｂについて説明する。なお、以下では、第２実施形態の構成のうち、第１実施形態の構成と異なるものについてのみ説明し、それ以外の構成については、第１実施形態と同様の符号を付すとともに説明を省略する。
　第２実施形態に係る配線基板１０１ｂは、第１実施形態に対して、開口部１３の形状が異なる。すなわち、第２実施形態において、開口部１３は、図７Ａ、図７Ｂおよび図８Ａに示すように、第１開口部１３１および第２開口部１３２を有していてもよい。より具体的には、図７Ｂに示すように、平面視において、第１開口部１３１は、第１線路導体５１と重なって位置しており、第２開口部１３２は、第２線路導体５２と重なって位置している。このような構成により、第１線路導体５１および第２線路導体５２のそれぞれが信号を伝送する信号配線であり、差動信号を伝送する一対の差動信号配線である場合において、更に効率的にインピーダンスの低下を低減することができる。
　第１開口部１３１の形状は、第２開口部１３２の形状と同じであっても異なっていてもよい。第１開口部１３１の形状および第２開口部１３２の形状は、配線基板１０１ｂにおいて求められるインピーダンスの値に応じて変更することができる。
　また、複数の第１開口部１３１のそれぞれの形状は、全て同じ形状である必要はない。また、複数の第２開口部１３２のそれぞれの形状は、全て同じ形状である必要はない。
　ｙ方向において、隣り合う第１開口部１３１と第２開口部１３２の形状は同じであってもよい。この場合、第１線路導体５１および第２線路導体５２におけるインピーダンスの値を揃えることが容易になる。
　なお、第２実施形態においても、第１実施形態と同様に、配線基板１０１ｂは、図８Ｂに示すように、第１領域２２ａ上に絶縁膜７を備えていてもよい。第２実施形態においては、第３線路導体５３の上には第１絶縁層１が位置しているため、絶縁膜７は、第１線路導体５１上、第２線路導体５２上に位置しており、第３線路導体５３上には位置していない。
　　＜第３実施形態＞
　次に、図９Ａ～図９Ｃを参照して、本開示の第３実施形態に係る配線基板１０１ｃについて説明する。なお、以下では、第３実施形態の構成のうち、第１実施形態の構成と異なるものについてのみ説明し、それ以外の構成については、第１実施形態と同様の符号を付すとともに説明を省略する。
　第３実施形態に係る配線基板１０１ｃは、第１実施形態に対して、後述する凹部２３を更に有する点において異なる。すなわち、第３実施形態において、第２絶縁層２は、図９Ａに示すように、第２上面２１に開口を有する１つまたは複数の凹部２３を有していてもよい。具体的には、凹部２３は、図９Ａに示すように、第１線路導体５１と第２線路導体５２の間に位置している。
　凹部２３は、空気あるいは樹脂材料やガラス材料等の誘電体材料で満たされており、第１絶縁層１、第２絶縁層２よりも誘電率が低くなっている。なお、第３実施形態においては、第２絶縁層２の凹部２３は、平面視において、第１絶縁層１の開口部１３と重なって位置しているが、凹部２３の位置はこれに限られない。第２絶縁層２の凹部２３が、平面視において、第１絶縁層１の開口部１３と重なって位置している場合には、凹部２３が開口部１３と重なって位置していない場合と比較して、誘電率の調整が容易になり、インピーダンスの低下を低減することができる。
　また、凹部２３は、平面視において、例えば円形状であり、直径が０．０５ｍｍ～２ｍｍで、高さが０．０５ｍｍ～５ｍｍであってもよい。凹部２３は、平面視において、楕円形状、正方形状、角部が丸い矩形状であってもよい。また、凹部２３は、ｘ方向またはｙ方向での断面視において、テーパ状、逆テーパ状および階段形状であってもよい。また更に、図９Ｂおよび図９Ｃは、第３実施形態における凹部２３の変形例を示す図である。該図に示すように、凹部２３は、第２絶縁層２の第２上面２１から第２下面２２にかけて貫通して位置していてもよいし、凹部２３は、第１線路導体５１と第２線路導体５２の間に複数位置していてもよい。凹部２３が、第２絶縁層２を貫通している場合には、第１線路導体５１と第２線路導体５２の間に位置する、第２絶縁層２を少なくすることができるので、貫通していない場合と比較して、更にインピーダンスの低下を低減することができる。
　配線基板１０１ｃにおいて、より高周波の信号を伝送するために、第１線路導体５１と第２線路導体５２を内層配線とした場合には、第１線路導体５１と第２線路導体５２を上下に挟んで位置する第１絶縁層１および第２絶縁層２の誘電率が高いため、インピーダンスが低下する。しかし、第３実施形態のように凹部２３を設けることによって、配線基板１０１ｃは、第１線路導体５１、第２線路導体５２または第３線路導体５３において、インピーダンスの低下を低減することが可能となり、更には高周波信号の伝送における損失を低減可能な電子部品実装用パッケージ１００、および電子モジュール１０を提供することができる。
　また、平面視において、第１線路導体５１、第２線路導体５２または第３線路導体５３のそれぞれの間隔を狭くした場合には、インピーダンスの値が低下しやすくなる。このため、第１領域２２ａに凹部２３が設けられていることによって、インピーダンスの低下を低減することが可能となる。また、凹部２３がない場合と比較して、第１線路導体５１、第２線路導体５２、第３線路導体５３を近づけて設けることが可能となるため、配線基板１０１ｃの小型化を実現することができる。
　　＜第４実施形態＞
　次に、図１０および図１１Ａ、図１１Ｂを参照して、本開示の第４実施形態に係る配線基板１０１ｄについて説明する。なお、以下では、第４実施形態の構成のうち、第１実施形態の構成と異なるものについてのみ説明し、それ以外の構成については、第１実施形態と同様の符号を付すとともに説明を省略する。
　第４実施形態に係る配線基板１０１ｄは、第１実施形態に対して、後述する第４絶縁層４を更に有する点において異なる。
　第４絶縁層４は、図１０および図１１Ａ、図１１Ｂに示すように、第１絶縁層１の第１上面１１に位置している。第４絶縁層４の材料としては、第１絶縁層１の材料と同じであっても異なっていてもよく、例えば、前述した第１絶縁層１と同一の材料を用いることができる。第４絶縁層４は、複数の絶縁層が積層された構成であっても良い。第４絶縁層４は、例えば、平面視において、矩形状であり、大きさが４ｍｍ×４ｍｍ～５０ｍｍ×５０ｍｍで、厚みが１ｍｍ～１０ｍｍである。
　配線基板１０１ｄが、更に第４絶縁層４を備えている場合には、第４絶縁層４の上面に更に配線を設けることができる。また、このような配線基板１０１ｄは、枠体１０３とともに基板１０２の上面の外縁を囲むように配置される場合には、第４絶縁層４の上面にシールリング１０５または蓋体１０６を設けることができる。
　　＜配線基板の製造方法＞
　ここで、本開示の一実施形態に係る配線基板１０１ａの製造方法を説明する。なお、本開示の実施形態に係る配線基板１０１ａの製造方法は、以下の実施形態に限定されるものではなく、例えば、３Ｄプリンターを用いて製造してもよい。
（１）まず、複数のグリーンシートを形成する。具体的には、例えば、窒化ホウ素、窒化アルミ、窒化ケイ素、炭化ケイ素または酸化ベリリウムなどのセラミック粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得て、混合物を層状に形成して複数のグリーンシートを作製する。次いで、前述の複数のグリーンシートを金型等によって加工し、平面視において、第１絶縁層１、第２絶縁層２、第３絶縁層３のそれぞれの外形に形成された複数のグリーンシートを準備する。また、本開示における第４実施形態のように、第４絶縁層４を有する配線基板を形成する場合には、第４絶縁層の外形に形成されたグリーンシートを更に用意する。次に、金型またはレーザー等を用いて、第１絶縁層１となるグリーンシートに開口部１３を設ける。なお、凹部２３を有する配線基板を形成する場合には、開口部１３と同様に、第２絶縁層２となるグリーンシートに凹部２３を設ける。
　開口部１３が、第１絶縁層１を貫通していない場合には、貫通孔が設けられたグリーンシートと貫通孔が設けられていないグリーンシートを積層することで第１絶縁層１とすることができる。また、凹部２３が、第２絶縁層２を貫通していない場合にも、第１絶縁層１の開口部１３と同様の方法で作成することができる。第１絶縁層１の開口部１３が第１絶縁層１を貫通している場合には、開口部１３は、第１絶縁層１の外形に形成されたグリーンシートに金型を用いて打ち抜いて設けてもよいし、レーザー等を用いて設けてもよい。この工程において、第１絶縁層１、第２絶縁層２、第３絶縁層３、第４絶縁層４のそれぞれの外形のグリーンシートに、金型またはレーザー等を用いてビア等となる貫通孔を形成してもよい。
（２）タングステンまたはモリブデンなどの高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤などを添加混合して金属ペーストを準備する。次いで、第１絶縁層１、第２絶縁層２、第３絶縁層３、第４絶縁層４のそれぞれの外形に形成された複数のグリーンシートに、金属ペーストを所定のパターンに印刷し、第１線路導体５１、第２線路導体５２、第３線路導体５３、一対の第４線路導体５４、一対の第５線路導体５５を形成する。なお、金属ペーストは、各絶縁層との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。また、前述の工程で作成したビア等となる貫通孔内に、金属ペーストを充填することによって、ビア等を形成できる。
（３）次に、接地導体層６の作成方法について説明する。接地導体層６が、例えば、タングステンやモリブデン、マンガン等の高融点の金属からなるメタライズ層からなる場合であれば、次のようにして形成することができる。すなわち、まず高融点の金属の粉末を有機溶剤およびバインダーとともによく混ざるように練って作製した金属ペーストを、第２絶縁層２の下面もしくは第３絶縁層３の上面となるセラミックグリーンシートの所定部位にスクリーン印刷等の方法で印刷する。
（４）第１絶縁層１、第２絶縁層２、第３絶縁層３、第４絶縁層４のそれぞれの外形に形成された複数のグリーンシートの外縁部と、接地導体層６の外縁部が一致するように積層し、グリーンシート積層体を形成する。なお、グリーンシート積層体を形成した後に、金属ペーストを所定のパターンに印刷し、一対の第５線路導体５５やその他の配線を形成してもよい。
（５）グリーンシート積層体を焼成することによって、複数のグリーンシートを焼結させて、配線基板１０１ａを得る。
　　＜電子部品実装用パッケージの構成＞
　図１２に示すように、電子部品実装用パッケージ１００は、配線基板１０１ａと、基板１０２と、枠体１０３と、を備えている。枠体１０３は、基板１０２の上面に接合され、配線基板１０１ａは、枠体１０３に固定されている。
　基板１０２は、上面を有している。基板１０２は、例えば、平面視において、四角形状であり、大きさが１０ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍで、厚みが０．５ｍｍ～２０ｍｍである。基板１０２の材料としては、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金が挙げられる。この場合、基板１０２は、１枚の金属板または複数の金属板を積層させた積層体であっても良い。また、基板１０２の材料が、上記金属材料である場合には、酸化腐食を低減するために、基板１０２の表面には、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の鍍金層が形成されていてもよい。また、基板１０２の材料は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料であってもよい。
　枠体１０３は、基板１０２の上面に位置し、平面視において、内部に位置する電子部品１０４を保護している。つまり、平面視において、枠体１０３は、電子部品１０４を取り囲むように位置している。また、枠体１０３は、基板１０２の上面の外縁に沿って位置していてもよいし、基板１０２の上面の外縁よりも内側に位置していてもよい。また、枠体１０３は、基板１０２の上面の外縁の全てを囲っていなくてもよい。つまり、図１２に示すように、一実施形態においては、基板１０２の上面の外縁のうち１辺には枠体１０３が位置していない。枠体１０３と配線基板１０１ａによって、基板１０２の上面の外縁が囲まれている。
　枠体１０３の材料は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金であってもよい。また、枠体１０３の材料は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料であってもよい。
　枠体１０３は、ろう材等を介して基板１０２に接合することができる。なお、ろう材の材料は、例えば、銀、銅、金、アルミニウムまたはマグネシウムであり、ニッケル、カドミウムまたはリンなどの添加物を含有させてもよい。
　　＜電子モジュールの構成＞
　図１２に示すように、電子モジュール１０は、電子部品実装用パッケージ１００と、電子部品１０４と、蓋体１０６と、を備えている。また、電子モジュール１０は、シールリング１０５を備えていてもよい。
　電子部品１０４は、例えば、光信号を電気信号に変換または電気信号を光信号に変換するなど信号の処理を行う部品であってもよい。電子部品１０４は、基板１０２の上面に位置し、電子部品実装用パッケージ１００に収納されている。
　電子部品１０４としては、例えば、半導体レーザー（ＬＤ：Ｌａｓｅｒ　Ｄｉｏｄｅ）または、フォトダイオード（ＰＤ：Ｐｈｏｔｏ　Ｄｉｏｄｅ）等の光半導体素子、半導体集積回路素子および光センサ等のセンサ素子が挙げられる。電子部品１０４は、例えばガリウム砒素または窒化ガリウムなどの半導体材料によって形成できる。
　蓋体１０６は、枠体１０３上に、電子部品実装用パッケージ１００の内部を覆って位置し、枠体１０３とともに電子部品１０４を保護する。蓋体１０６は、例えば、平面視において、四角形状であり、大きさが１０ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍで、厚みが０．５ｍｍ～２ｍｍである。蓋体１０６の材料としては、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンなどの金属材料、あるいはこれらの金属材料を複数組み合わせた合金などが挙げられる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、蓋体１０６を構成する金属部材を作製することができる。
　シールリング１０５は、蓋体１０６と枠体１０３を接合する機能を有する。シールリング１０５は枠体１０３上に位置しており、平面視において電子部品１０４を取り囲んでいる。シールリング１０５の材料としては、例えば、鉄、銅、銀、ニッケル、クロム、コバルト、モリブデンまたはタングステンなどの金属材料、あるいはこれらの金属材料を複数組み合わせた合金などが挙げられる。なお、枠体１０３上にシールリング１０５を設けない場合には、蓋体１０６は、例えば、半田、ろう材、ガラスまたは樹脂接着材などの接合材を介して接合されてもよい。
　なお、本開示は上述の実施形態、変形例、および実施例に限定されるものではなく、本開示の要旨を逸脱しない範囲内であれば種々の変更は可能である。
　また、各実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものでない。また、各実施形態同士の組み合わせも可能である。
　本開示は、配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュールとして利用できる。
１　第１絶縁層
１１　第１上面
１２　第１下面
１３Ｘ～Ｙ　開口部
１３１　第１開口部
１３２　第２開口部
２　第２絶縁層
２１　第２上面
２２　第２下面
２２ａ　第１領域
２３ａ～ｂ　凹部
３　第３絶縁層
４　第４絶縁層
５１　第１線路導体
５２　第２線路導体
５３　第３線路導体
５４　一対の第４線路導体
５５　一対の第５線路導体
６　接地導体層
７　絶縁膜
１０　電子モジュール
１００　電子部品実装用パッケージ
１０１ａ～ｄ　配線基板
１０２　基板
１０３　枠体
１０４　電子部品
１０５　シールリング
１０６　蓋体

Claims (17)

  1. 　第１上面と、第１下面と、前記第１上面に開口を有する１つまたは複数の開口部と、を有する第１絶縁層と、
    　第２上面および第２下面を有し、前記第２上面が前記第１下面に重なる第２絶縁層と、
    前記第２上面に位置する第１線路導体と、
    　前記第２上面に前記第１線路導体と間隔を空けて位置するとともに、前記第１線路導体に沿って延びる第２線路導体とを備え、
    　前記第１線路導体または前記第２線路導体の少なくとも一方が信号配線であり、
    　平面視において、前記第２絶縁層は、前記第１線路導体と、前記第２線路導体と、前記第１線路導体と前記第２線路導体の間に位置する領域と、を含む第１領域を有し、
    　平面視において、前記開口部は、前記第１領域に重なって位置している、配線基板。
  2. 　前記開口部は、前記第１上面から前記第１下面にかけて貫通している、請求項１に記載の配線基板。
  3. 　平面視において、前記開口部は、前記第１線路導体と前記第２線路導体との間に位置している、請求項１または２に記載の配線基板。
  4. 　平面視において、前記開口部は、前記第１線路導体および前記第２線路導体と重なって位置している、請求項１～３のいずれか１つに記載の配線基板。
  5. 　前記開口部は、第１開口部および第２開口部を有しており、
    　平面視において、前記第１開口部は、前記第１線路導体と重なって位置しており、
    　平面視において、前記第２開口部は、前記第２線路導体と重なって位置している、請求項１～４のいずれか１つに記載の配線基板。
  6. 　平面視において、前記第１絶縁層は、前記第１線路導体および／または前記第２線路導体の延びる方向に沿って並んで位置する複数の前記開口部を有している、請求項１～５のいずれか１つに記載の配線基板。
  7. 　平面視において、前記第２絶縁層は、前記第１線路導体と前記第２線路導体の間に、前記第２上面に開口を有する１つまたは複数の凹部を更に備えている、請求項１～６のいずれか１つに記載の配線基板。
  8. 　前記第１線路導体および前記第２線路導体は、一対の差動信号配線である、請求項１～７のいずれか１つに記載の配線基板。
  9. 　前記第１線路導体上および前記第２線路導体上に、絶縁膜を更に備えている、請求項１～８のいずれか１つに記載の配線基板。
  10. 　前記第２上面に、前記第１線路導体と前記第２線路導体との間に且つ前記第１線路導体および前記第２線路導体とそれぞれ間隔を空けて位置するとともに、前記第１線路導体および前記第２線路導体に沿って延びる第３線路導体を更に備え、
    　前記第３線路導体は、接地配線であり、
    　前記第１線路導体および前記第２線路導体は信号配線である、請求項１～７のいずれか１つに記載の配線基板。
  11. 　前記第１線路導体上、前記第２線路導体上および前記第３線路導体上に、絶縁膜を更に備えている、請求項１０に記載の配線基板。
  12. 　前記第２上面に、前記第１線路導体および前記第２線路導体を挟むように前記第１線路導体および前記第２線路導体とそれぞれ間隔を空けて位置するとともに、前記第１線路導体および前記第２線路導体に沿って延びる一対の第４線路導体を更に備えており、
    　前記一対の第４線路導体は、接地配線である、請求項８～１１のいずれか１つに記載の配線基板。
  13. 　前記第１上面に位置する一対の第５線路導体を更に備えており、
    　平面視において、前記一対の第５線路導体は、前記一対の第４導体線路と重なって位置する接地配線である、請求項１２に記載の配線基板。
  14. 　前記第２下面に位置する接地導体層と、
    　前記接地導体層の下側に位置する第３絶縁層と、を更に備えている、請求項１～１３のいずれか１つに記載の配線基板。
  15. 　前記第１上面に位置する第４絶縁層を更に備えている、請求項１～１４のいずれか１つに記載の配線基板。
  16. 　基板と、
    　前記基板の上面に位置する枠体と、
    前記枠体に固定された請求項１～１５に記載の配線基板と、を備えている、電子部品実装用パッケージ。
  17. 　請求項１６に記載の電子部品実装用パッケージと、
    　前記基板の前記上面に位置し、前記電子部品実装用パッケージの前記配線基板と電気的に接続された電子部品と、
    　前記枠体上に位置し、前記電子部品実装用パッケージの内部を覆って位置する蓋体と、を備えている、電子モジュール。
PCT/JP2022/047139 2021-12-23 2022-12-21 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール WO2023120586A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-209543 2021-12-23
JP2021209543 2021-12-23

Publications (1)

Publication Number Publication Date
WO2023120586A1 true WO2023120586A1 (ja) 2023-06-29

Family

ID=86902683

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/047139 WO2023120586A1 (ja) 2021-12-23 2022-12-21 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Country Status (1)

Country Link
WO (1) WO2023120586A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023804A1 (en) * 2004-11-24 2008-01-31 Banpil Photonics, Inc. High-speed electrical interconnects and method of manufacturing
JP2010154230A (ja) * 2008-12-25 2010-07-08 Nec Corp 観測パッド付き伝送線路と伝送方法
WO2012073785A1 (ja) * 2010-11-29 2012-06-07 株式会社 ヨコオ 信号伝送媒体、高周波信号伝送媒体
JP2016115736A (ja) * 2014-12-12 2016-06-23 京セラ株式会社 半導体素子パッケージおよび半導体装置
WO2017130731A1 (ja) * 2016-01-27 2017-08-03 株式会社村田製作所 信号伝送線路
WO2021049111A1 (ja) * 2019-09-11 2021-03-18 Ｎｇｋエレクトロデバイス株式会社 端子構造、パッケージ、および、端子構造の製造方法
WO2021095620A1 (ja) * 2019-11-15 2021-05-20 株式会社村田製作所 伝送線路及び電子機器
WO2022114092A1 (ja) * 2020-11-30 2022-06-02 株式会社村田製作所 伝送線路及び電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023804A1 (en) * 2004-11-24 2008-01-31 Banpil Photonics, Inc. High-speed electrical interconnects and method of manufacturing
JP2010154230A (ja) * 2008-12-25 2010-07-08 Nec Corp 観測パッド付き伝送線路と伝送方法
WO2012073785A1 (ja) * 2010-11-29 2012-06-07 株式会社 ヨコオ 信号伝送媒体、高周波信号伝送媒体
JP2016115736A (ja) * 2014-12-12 2016-06-23 京セラ株式会社 半導体素子パッケージおよび半導体装置
WO2017130731A1 (ja) * 2016-01-27 2017-08-03 株式会社村田製作所 信号伝送線路
WO2021049111A1 (ja) * 2019-09-11 2021-03-18 Ｎｇｋエレクトロデバイス株式会社 端子構造、パッケージ、および、端子構造の製造方法
WO2021095620A1 (ja) * 2019-11-15 2021-05-20 株式会社村田製作所 伝送線路及び電子機器
WO2022114092A1 (ja) * 2020-11-30 2022-06-02 株式会社村田製作所 伝送線路及び電子機器

Similar Documents

Publication Publication Date Title
JP7197647B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
EP2237316B1 (en) Connection terminal, package using the same and electronic device
JP7244687B2 (ja) 高周波基体、高周波基体を用いた高周波パッケージ、および高周波モジュール
EP2221867B1 (en) Connection terminal, package using the same, and electronic device
WO2015137489A1 (ja) 電子部品収納用パッケージおよび電子装置
JP6813263B2 (ja) 配線基板、半導体素子パッケージおよび半導体装置
JP7021041B2 (ja) 配線基板、電子部品パッケージおよび電子装置
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
US6936921B2 (en) High-frequency package
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
WO2023120586A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
KR102463392B1 (ko) 배선 기체, 전자부품 수납용 패키지 및 전자장치
US20220165889A1 (en) Wiring board, electronic component package, and electronic apparatus
WO2023223846A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
JP7230251B2 (ja) 配線基板、電子部品パッケージおよび電子装置
WO2023145651A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
WO2024014433A1 (ja) 配線構造体および電子モジュール
JP7244630B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
WO2024005052A1 (ja) 導波管変換器、電子部品実装用パッケージ、および導波管変換装置
US20240105600A1 (en) Wiring substrate, wiring structure using wiring substrate, electronic component mounting package, and electronic module
JP7254011B2 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
WO2024029628A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージおよび電子モジュール
JP7432703B2 (ja) 配線基体および電子装置
WO2022070856A1 (ja) 配線基体および電子装置
WO2024075816A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22911288

Country of ref document: EP

Kind code of ref document: A1