WO2014192687A1 - 素子収納用パッケージおよび実装構造体 - Google Patents
素子収納用パッケージおよび実装構造体 Download PDFInfo
- Publication number
- WO2014192687A1 WO2014192687A1 PCT/JP2014/063819 JP2014063819W WO2014192687A1 WO 2014192687 A1 WO2014192687 A1 WO 2014192687A1 JP 2014063819 W JP2014063819 W JP 2014063819W WO 2014192687 A1 WO2014192687 A1 WO 2014192687A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- frame
- input
- terminal
- output terminal
- ground
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/164—Material
- H01L2924/165—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/164—Material
- H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
高周波帯での周波数特性を良好にすることが可能な素子収納用パッケージおよび実装構造体を提供することを目的とする。素子収納用パッケージ2は、上面に素子3を実装するための実装領域Rを有する基板4と、基板4上に実装領域Rを取り囲むように設けられた枠体5と、枠体5に設けられた、枠体5の内側と枠体5の外側とを電気的に接続する入出力端子6とを備えている。入出力端子6は、枠体5の内側から枠体5の外側まで形成された、複数の配線導体Sと、枠体5の外側に形成されたグランド層と、枠体外の複数の配線導体Sのそれぞれに接続されたリード端子7と、グランド層に接続されたグランド端子とを有している。入出力端子6は、リード端子とグランド端子との間に凹部が形成されている。
Description
本発明は、素子を実装することが可能な素子収納用パッケージ、およびそれに素子を実装した実装構造体に関する。
近年、機器の小型化とともに、半導体素子、発光ダイオード、圧電素子、水晶振動子、レーザーダイオードまたはフォトダイオード等の素子を実装することが可能な小型の素子収納用パッケージが開発されている(例えば、特開2004-153165号公報参照)。なお、特開2004-153165号公報で提案された素子収納用パッケージは、基板と、基板上に設けられた枠体と、枠体の一部に設けられた入出力端子と備え、入出力端子の上面に枠体内と枠体外とを電気的に接続するリード端子が取り付けられた構造が提案されている。
特に、光通信、マイクロ波通信またはミリ波通信等の高周波を用いる高周波通信用の素子収納用パッケージでは、高周波帯になればなるほど、高周波の制御が難しく、高周波回路設計が困難になるという技術的課題がある。
本発明は、上記の課題に鑑みてなされたものであり、高周波帯での周波数特性を良好にすることが可能な素子収納用パッケージおよびそれを用いた実装構造体を提供することを目的とする。
本発明の一実施形態に係る素子収納用パッケージは、上面に素子を実装するための実装領域を有する基板と、基板上に実装領域を取り囲むように設けられた枠体と、枠体に設けられた、枠体の内側と枠体の外側とを電気的に接続する入出力端子とを備えている。入出力端子は、枠体の内側から枠体の外側まで形成された、複数の配線導体と、枠体の外側に形成されたグランド層と、枠体外の複数の配線導体のそれぞれに接続されたリード端子と、グランド層に接続されたグランド端子とを有している。入出力端子は、前記リード端子と前記グランド端子との間に凹部が形成されている。
また、本発明の一実施形態に係る実装構造体は、上記の素子収納用パッケージと、素子収納用パッケージの実装領域に実装された素子とを備えている。
<実装構造体の構成>
実装構造体1は、図1に示すように、素子収納用パッケージ2と、素子収納用パッケージ2の実装領域Rに設けられた素子3とを備えている。素子収納用パッケージ2は、例えば、半導体素子、トランジスタ、レーザーダイオード、フォトダイオードまたはサイリスタ等の能動素子あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる単数または複数の素子3を実装するのに用いるものである。
実装構造体1は、図1に示すように、素子収納用パッケージ2と、素子収納用パッケージ2の実装領域Rに設けられた素子3とを備えている。素子収納用パッケージ2は、例えば、半導体素子、トランジスタ、レーザーダイオード、フォトダイオードまたはサイリスタ等の能動素子あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる単数または複数の素子3を実装するのに用いるものである。
素子収納用パッケージ2は、高耐圧化、大電流化や大電力化または高速・高周波化に対応している素子を実装して機能させるのに適しており、素子3の一例として半導体素子を実装するものである。素子収納用パッケージ2は、上面に素子3を実装するための実装領域Rを有する基板4と、基板4上に外周に沿って実装領域Rを取り囲むように設けられた枠状部51および枠状部51に基板4の上面に沿った方向に形成された貫通部52を有する枠体5と、貫通部52に設けられた、枠体5内と枠体5外とを電気的に接続する入出力端子6とを備えている。
素子3は、台座3a上に実装される。台座3aは、素子収納用パッケージ2の内部の実装領域Rに設けられる。台座3aは、素子3を実装するものであって、素子3の高さ位置を調整することができる。台座3aは、絶縁材料からなり、台座3aの上面に素子3に電気的に接続される電気配線が形成されている。
基板4は、矩形状の金属板であって、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。なお、基板4の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。基板4の熱膨張係数は、例えば3×10-6/K以上28×10-6/K以下に設定されている。
また、基板4の四隅には、外部に向かって延在した延在部4aと、延在部4aに外部基板へ螺子止めするための螺子孔4bが形成されている。なお、螺子孔4bに螺子やボルトを通して外部基板に固定する。さらに、基板4は、入出力端子6が接合される一辺で、延在部4aに挟まれる位置に切欠き部が設けられるともに、入出力端子6が切欠き部を塞ぐように基板4の上面にろう材等の接合材を介して接合される。なお、基板4は、切欠き部の周囲の上面に段差部が設けられ、入出力端子6が接合材を介して段差部に接合されてもよい。これにより、入出力端子6は、基板4上面の所望の位置に接合されやすくなるとともに段差部に強固に接合される。
基板4は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板4は、延在部4aを除いて、平面視したときの一辺の長さは、例えば5mm以上50mm以下に設定されている。また、基板4の上下方向の厚みは、例えば0.3mm以上5mm以下に設定されている。
また、基板4の表面は、酸化腐食を防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。なお、金属層の厚みは、例えば0.5μm以上9μm以下に設定されている。
枠体5は、基板4上に設けられている。枠体5は、基板4の実装領域Rを取り囲む枠状部51と、枠状部51に基板4の上面に沿った平面方向に形成された貫通部52とを有している。枠状部51下面の4辺のうち、3辺が切り欠かれている。そして、切り欠かれた箇所に入出力端子6が設けられる。枠体5は、基板4上に、入出力端子6は基板4上および枠状部材41に銀銅ろう等のろう材によって接合される。
枠体5は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。枠体5は、素子3から発生する熱を効率良く外部に放熱する機能や、熱応力を吸収したり分散させたりする機能を備えている。なお、枠体5の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。枠体5の熱膨張係数は、例えば3×10-6/K以上28×10-6/K以下に設定されている。また、枠体5、上下の厚みは、例えば5mm以上20mm以下に設定されている。また、枠体5を平面視したときの枠の厚みは、例えば0.5mm以上3mm以下に設定されている。
また、枠体5の側面の1辺には、外部に設ける光ファイバからの光を枠体5で囲まれる領域にまで通す光透過性部材53が設けられる。光透過性部材53は、例えば、レンズ、プラスチック、ガラスまたはサファイア基板等の透光性材料からなる。
入出力端子6は、誘電体層からなり、基板4の縁に設けられ、枠体5内と枠体5外とを電気的に接続することができる。入出力端子6は、図2,図3,図4,図5,図6に示されるように、枠体5内に位置する段部の上面から内部を通って枠体5外に位置する下面にまで形成された複数の配線導体Sと、下面に配線導体Sと間を空けて形成されたグランド層Gと、下面の複数の配線導体Sのそれぞれに接続されたリード端子7と、グランド層Gに接続されたグランド端子11とを有している。なお、配線導体Sは、入出力端子6の内部では、入出力端子6を構成する誘電体層を上下方向に貫通するビア導体や内層パターン導体、段部の誘電体層上に形成された平面パターン導体からなり、ビア導体と、内層パターン導体と、平面パターン導体とは電気的に接続されている。
誘電体層は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成る。なお、誘電体層の比誘電率は、例えば4.7以上9.9以下である。また、グランド層Gは、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。なお、配線導体Sは、グランド層Gとは電気的に絶縁されている。
入出力端子6を下面視して、図6に示すように、入出力端子6の下面に形成された複数の配線導体Sは、貫通部52が形成された方向に沿って入出力端子6の下面の中央部F1から入出力端子6の下面の端部F2に向かって引き延ばされている。
入出力端子6は、下面から側面にかけて凹部Cが形成されている。凹部Cは、図5または図6に示すように、入出力端子6の下面に形成された複数の配線導体S同士の間に形成されている。
凹部Cは、入出力端子6の下面から入出力端子6の側面にかけて形成されている。入出力端子6の下面には、信号線として機能する複数の配線導体Sがライン状に形成されている。かかる複数の配線導体Sは、枠体5内側から枠体5外側に向かって延在して形成されている。そして、複数の配線導体S上のそれぞれにライン状のリード端子7がろう材を介して電気的に接続されている。かかるリード端子7は、枠体5内側から枠体5外側に向かって配置されている。また、グランド端子11は、リード端子7に隣接して設けられている。凹部Cは、複数の配線導体S同士の間に形成されている。そして、凹部Cは、空間になっている。凹部Cが、入出力端子6を構成する誘電体よりも誘電率が小さい空間となることで、配線導体Sの周囲の実効誘電率を下げることができる。さらに、本実施形態の実装構造体1は、図6に示すように、複数の配線導体Sの隣接箇所にグランド層Gを設け、グランド層G、配線導体S、配線導体S、グランド層Gの順番、いわゆるGSSG端子とすることで、GSSG端子の周波数特性を向上することができる。なお、グランド層Gは、GSSG端子において隣接する一対の配線導体Sを取り囲むように連続して設けられてもよい。これにより、配線導体Sとグランド層Gとの間の容量結合を任意に設定しやすくなるとともに、特性インピーダンスを所望の値に設定しやすくできる。なお、凹部Cは、入出力端子6を下面視して、基板4側の端部が配線導体Sの端部よりも端部F2側に位置するように設けられてもよい。これにより、GSSG端子において隣接する一対の配線導体S間の容量結合を抑制しつつ、配線導体Sとグランド層Gとの間の容量結合を維持できることから、配線導体Sとグランド層Gとの間で作用する電界分布の広がりが抑制され、高周波信号が配線導体Sを伝送する際に生じる不要な電磁界共振を抑制できる。
なお、素子収納用パッケージ2および入出力端子6は上述の実施形態に限られることはない。例えば、図8,図9に示す、基板4上面に貫通部52が設けられた枠体5、および貫通部52に挿入固定された入出力端子6が接合されるような素子収納用パッケージ2の実施形態としてもよい。図8,図9は、素子収納用パッケージ2からリード端子7を外した状態を示す分解斜視図である。
図8に示す素子収納用パッケージ2の入出力端子6において、枠体5で取り囲まれる枠体5の内側から枠体5の外側にかけて複数の配線導体Sが形成されている。複数の配線導体Sは、枠体5の内外方向に誘電体を貫通して形成され、端部が枠体5内外に突出する誘電体の同一面上に配置されている。そして、枠体5外側の複数の配線導体S同士の間には凹部Cが形成されている。凹部Cは、複数の配線導体Sが形成された、枠体5外側に突出する誘電体の表面から側面にかけて形成され、空間とされているのがよい。なお、図8に示すように、複数の配線導体Sの隣接箇所にグランド層Gを設け、グランド層G、配線導体S、配線導体S、グランド層Gの順番、いわゆるGSSG端子とすることで、GSSG端子の周波数特性を向上することができる。
図9に示す素子収納用パッケージ2は、図8に示す素子収納用パッケージ2の実施形態において、複数の配線導体Sに隣接させて形成されているグランド層Gの両端部に凹部C3,C4を設けたものである。凹部C3は、グランド層Gが形成された、枠体5外側に突出する誘電体の表面に接する側面に設けられている。凹部C3の深さ、すなわち複数の配線導体Sまたはグランド層Gが延びる線路方向の長さは、凹部Cよりも浅い。
このような凹部C3をグランド層Gの一端に設けることにより、配線導体Sとグランド層Gとの間に生じる容量結合の強さを変化させることができる。なお、凹部C3の内面には、グランド層Gと連続するように設けられた接地金属層を設けてもよい。配線導体Sとグランド層Gおよび凹部C3との間の電界分布を変化させ、配線導体Sを伝送する高周波信号の共振を抑制するとともに特性インピーダンスを任意の値に設定して、配線導体Sの周波数特性を良好にすることができる。
複数の配線導体Sが上面に形成された、枠体5外側に突出する誘電体は、複数の誘電体層を積層して形成できる。枠体5外側に突出するように積層される誘電体層の枠体5外側の端部における一部の形状を短くすることで、このような凹部C3の形状に形成することができる。また、枠体5外側に突出するように積層される誘電体層の端部の角部を切り欠くことで、枠体5外側に突出する誘電体の角部の上側に凹部C3を形成することができる。さらに、凹部C3の内面にグランド層Gと同様の金属ペーストをグランド層Gと連続するように塗布しておき、これを焼成することで、凹部C3の内面から枠体5外側に突出する誘電体の上面にかけて接地金属層を設けてもよい。
また、グランド層Gが誘電体の内側に延設される境界部において、枠体5外側に突出する誘電体の表面に隣接する壁部には凹部C4が形成される。凹部C4の深さ、すなわち複数の配線導体Sまたはグランド層Gが延びる線路方向の長さも、凹部Cより浅い。このような凹部C4をグランド層Gの他端に設けることにより、境界部における配線導体Sとグランド層Gとの間の容量結合の強さを変化させることができる。また、凹部C4の内面には、グランド層Gと連続するように接地金属層が設けられている。これにより、配線導体Sとグランド層Gとの容量結合の強さを変化させることができることから、配線導体Sを伝送する高周波信号の共振を抑制し、配線導体Sの周波数特性を良好にすることができる。凹部C4も、上記C3と同様にして、凹部C4に対応する部位が切り欠かれた誘電体層を積層することによって形成することができる。
また、GSSG端子のような線路配置の場合は、配線導体Sとグランド層Gとの間にも凹部C2を設けるとよい。換言すれば、リード端子7とグランド端子11との間に凹部C2が設けられている。このような実施形態の例として図10に入出力端子6の側面図を、図11に入出力端子6の要部拡大下面図を示す。図10は上記図4に対応し、図11は上記図6に対応する部分の本実施形態の例を示す図である。凹部C2は、入出力端子6の下面から入出力端子6の側面にかけて設けられている。配線導体Sとグランド層Gとの間に凹部C2を設けると、配線導体Sとグランド層Gとの間における電界分布および高周波信号の周波数に依存して生じる容量結合を任意の値に設計することができるので、特性インピーダンスを所望の値に設定することができる。
入出力端子6は、リード端子7やグランド端子11が接続されている状態と、接続されていない状態とでは、配線導体Sの周波数特性が変化する。リード端子7やグランド端子11が接続されていない状態の入出力端子6を所定の周波数特性となるように設計しても、配線導体Sにリード端子7やグランド端子11が接続されてしまうと、配線導体Sの厚み分が、配線導体Sの厚み分とリード端子7の厚み分、さらには、配線導体Sとリード端子7とを接合する接合材の厚み分大きくなって周波数特性が変化してしまう。その結果、配線導体Sの厚みを考慮して設計しても、特に高周波においては周波数特性への影響が大きくなってしまう。仮に、凹部Cが存在しない場合は、高周波において特性インピーダンスが小さくなり、特性インピーダンスを所定値に設計することが困難となる。そこで、リード端子7が接続される配線導体Sの周囲やグランド端子11が接続されるグランド層Gの周囲に凹部Cを設けて、配線導体Sの周囲に低誘電率の空気を存在させることで、配線導体Sの周囲の実効誘電率を下げて、特性インピーダンスを高くすることができるとともに、特性インピーダンスを所定値に設定することができる。
入出力端子6は、複数の層を積層して形成することができる。ここで、入出力端子6の作製方法について説明する。入出力端子6は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得るとともにシート状に形成したグリーンシートを得る。
また、グランド層Gおよび配線導体Sの原料となる、タングステンまたはモリブデン、マンガン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、未焼成のグリーンシートから所定形状に型を抜き、所定箇所に金属ペーストを印刷する。
そして、金属ペーストを印刷したグリーンシートを複数層積層して、所定の温度で同時に焼成することで一体的に形成された入出力端子6を得る。さらに、入出力端子6の下面の配線導体Sにろう材等の接合材を介してリード端子7を接続する。同様に、入出力端子6の下面のグランド層Gにろう材等の接合材を介してグランド端子11を接続する。
リード端子7は、外部の電子機器等と素子3とを電気的に接続するための部材である。グランド端子11は、グランド端子11に接続される箇所を所定の基準電位にする部材である。リード端子7は、ろう材等の接合材を介して入出力端子6の下面に形成された配線導体Sと接続される。そして、配線導体Sとリード端子7とが電気的に接続される。また、入出力端子6の下面には、複数の配線導体Sが形成されており、複数の配線導体S同士は間を空けて設けられている。そして、隣接する配線導体S同士が電気的に絶縁されている。そして、各リード端子7を各配線導体Sに設けることで、隣接するリード端子7同士は、電気的に絶縁されている。なお、リード端子7は、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。
リード端子7は、側面視して、平面方向に沿って延在しているが、リード端子7の一端とリード端子7の他端との間は折れ曲がっている。リード端子7の下面の高さ位置が、基板4の下面の高さ位置と同じになるように、リード端子7を折り曲げて調整されている。そして、基板4とリード端子7の両方が、外部の基板に対して、平坦に実装することができる。そして、素子収納用パッケージ2は、外部の基板に対して固定する面積を増やしつつ、外部の基板に対して傾斜しないように接続することができる。その結果、素子収納用パッケージ2は、外部の基板に対して安定して強固に接続することができるとともに、素子収納用パッケージ2から外部の基板に至る伝送線路において、良好な周波数特性を維持することができる。
枠体5の枠状部51上に沿って連続してシールリング8がろう材等の接合材を介して設けられてもよい。シールリング8は、枠体5内を覆うように蓋体9を設けるときに、蓋体9と接続するものである。なお、シールリング8は、蓋体9とのシーム溶接性に優れた、例えば銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金からなる。なお、シールリング8の熱膨張係数は、例えば4×10-6/K以上16×10-6/K以下に設定されている。
また、蓋体9は、枠体5内の素子3を覆うように、枠状部51上またはシールリング8上に設けられる。蓋体9は、枠体5で囲まれる領域を気密封止するものである。蓋体9は、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金から成る。また、蓋体9は、枠状部51上またはシールリング8上に、例えばシーム溶接によって接合、半田またはろう材等の接合材を介して接合される。
枠体5で囲まれた領域は、真空状態または窒素ガス等が充填されており、蓋体9を枠状部51上またはシールリング8上に設けることで、枠体5で囲まれる領域を気密封止された状態にすることができる。蓋体9は、所定雰囲気で、枠状部51上またはシールリング8上に載置され、シーム溶接を行なうことにより、枠状部51上またはシールリング8上に取り付けられる。また、蓋体9は、例えばろう材、ガラス接合材または樹脂接合材等の接合材を介して取り付けることができる。
図7は、本実施形態に係る実装構造体1の周波数特性(Sパラメータ)(反射損失:Return Loss“S11”、挿入損失:Insertion Loss“S21”)のシミュレーション結果を示し
たグラフである。本実施形態の周波数特性のうち反射損失を実線で、比較例の周波数特性のうち反射損失を点線で示している。さらに、本実施形態の周波数特性のうち挿入損失を長破線で、比較例の周波数特性のうち挿入損失を破線で示している。なお、本実施形態は、凹部Cを有した構造であって、比較例は、凹部Cがない構造である。反射損失は、周波数が0GHzから高くなるにつれて、反射損失が0dBに近づく。また、挿入損失は、周波数が0GHzで0dBであるが、高くなるにつれて、徐々に0dBからのずれが大きくなる。そして、挿入損失が急に0dBから大きくずれ始める周波数が、いわゆる共振周波数である。
たグラフである。本実施形態の周波数特性のうち反射損失を実線で、比較例の周波数特性のうち反射損失を点線で示している。さらに、本実施形態の周波数特性のうち挿入損失を長破線で、比較例の周波数特性のうち挿入損失を破線で示している。なお、本実施形態は、凹部Cを有した構造であって、比較例は、凹部Cがない構造である。反射損失は、周波数が0GHzから高くなるにつれて、反射損失が0dBに近づく。また、挿入損失は、周波数が0GHzで0dBであるが、高くなるにつれて、徐々に0dBからのずれが大きくなる。そして、挿入損失が急に0dBから大きくずれ始める周波数が、いわゆる共振周波数である。
図7のシミュレーション結果の条件は、配線導体Sの配線長さが0.67mm、配線導体Sの幅が0.4mm、配線導体S同士のピッチ間が1mm、配線導体Sとグランド層Gとの間の距離が0.48mm、凹部Cが幅0.45mm、長さが1mm、切欠きの深さ1.45mm、配線導体Sの周囲を空気と仮定したものを用いている。リード端子7の形状は、図1,図2に示されるようなパッケージの側方で下方に折り曲げた形状のものとした。この条件の下、凹部Cの条件のみ、凹部Cを0mmとしたものと比較している。
図7において、曲線Aは凹部Cが無い場合の挿入損失、曲線Bは凹部Cを設けた場合の挿入損失、曲線Dは凹部Cが無い場合の反射損失、曲線Eは凹部Cを設けた場合の反射損失である。
図7に示すように、凹部Cがない場合(ここでは、凹部Cが0mm)は、反射損失が30GHz付近手前で-18dB程度になるが、凹部Cがある場合(ここでは、凹部Cが0.45mm)は、反射損失が30GHz付近手前で-21dB程度となり、凹部Cを設けた方が、反射損失をマイナス方向に変化させることができ、反射損失を改善することができる。また、同様に、凹部Cがない場合は、挿入損失が40GHz付近で急に0dBから離れる方向に落ちていくが、凹部Cがある場合は、挿入損失が40GHzを少し超えた付近から0dBから離れる方向に落ちるため、挿入損失についても改善することができる。そして、本実施形態に係る実装構造体1は、高周波帯において、共振周波数をより高周波側に移動させて、共振周波数を高くすることができ、周波数特性を良好にすることができる。
図12はGSSG配線において、配線導体Sとグランド層Gとの間にも凹部C2を設けた場合のシミュレーション結果を示すものである。図12のシミュレーションは、上記図7に示すシミュレーションに用いたのと同じ形状のものに凹部C2を追加した形状としたシミュレーション結果である。なお、凹部C2の幅は0.3mm、長さは1mmとした。また、凹部C,C2の深さは2.9mmとした。
図12において、曲線Aは凹部Cのみの場合の挿入損失、曲線Bは凹部C,C2の両方を設けた場合の挿入損失を示す。図12に示すように、配線導体Sとグランド層Gとの間にも凹部C2を設けた場合、共振周波数が64GHzとなる。配線導体Sの間に凹部Cを設けた場合の共振周波数51GHzに対して高周波側に13GHzシフトすることが分かる。
本実施形態に係る実装構造体1および素子収納用パッケージ2は、入出力端子6の下面にリード端子7と接続される複数の配線導体S同士の間に凹部Cを形成する。このようにすることで、リード端子7を接続する配線導体Sの周囲における実効誘電率を下げて、特性インピーダンスを小さくするとともに所定値にすることができ、高周波帯での周波数特性を良好にすることができる。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、図13,14に示すように、入出力端子6の側面であって、リード端子7が延在される側の側面を部分的に切り欠いて、その切り欠いた箇所に接地金属層10を設けてもよい。接地金属層10が形成された箇所は、実装領域R側に向かって窪んでいる。接地金属層10は、入出力端子6の側面に設けられている。
これは、入出力端子6は、複数の誘電体層を積層したものであるが、積層する誘電体層のそれぞれの端部の形状を切り欠かれたように調整するとともに積層することで、このような形状のものを準備することができる。さらに、積層した誘電体層の焼成時に、事前に切り欠かれた箇所にグランド層Gと同様の金属ペーストを塗っておき、これを焼成することで作製することができる。接地金属層10の下部には、グランド層Gと電気的に接続されたグランド端子11が設けられ、接地金属層10のない、切り欠かれていない箇所の下部には、配線導体Sと電気的に接続されたリード端子7が設けられる。つまり、接地金属層10の下部には、グランド端子11が位置している。このように、入出力端子6の側面のうち、配線導体Sと電気的に接続されたリード端子7の周囲を除いて、グランド層Gに電気的に接続されたグランド端子11と対応する箇所に接地金属層10を設けることで、配線導体Sから外部に放射される電界を接地金属層10に向かって分布させることができ、配線導体Sからの電界分布の広がりを抑制することができる。その結果、配線導体Sと接地電位との間の電界分布に依存して生じる、配線導体Sを伝送する高周波信号の共振を抑制することができ、配線導体Sの周波数特性を良好にすることができる。なお、図13,14に示す入出力端子6は、図11に示す凹部C2が設けられてもよく、配線導体Sとグランド層Gとの間における電界分布および高周波信号の周波数に依存して生じる容量結合を任意の値に設定することができ、特性インピーダンスを所望の値に設定することができる。
<実装構造体の製造方法>
ここで、図1または図2に示す実装構造体1の製造方法を説明する。まず、素子収納用パッケージ2と素子3とを準備する。素子収納用パッケージ2の基板4および枠体5は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打抜き加工等の金属加工法を用いることで、所定形状に製作される。また、上述した製造方法によって入出力端子6を作製する。
ここで、図1または図2に示す実装構造体1の製造方法を説明する。まず、素子収納用パッケージ2と素子3とを準備する。素子収納用パッケージ2の基板4および枠体5は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打抜き加工等の金属加工法を用いることで、所定形状に製作される。また、上述した製造方法によって入出力端子6を作製する。
そして、基板4と、枠体5の貫通部52に光透過性部材53がろう材を介して嵌められた枠体5と、入出力端子6と、シールリング8とをろう材を介して接続する。このようにして、素子収納用パッケージ2を作製することができる。さらに、素子収納用パッケージ2の実装領域Rに台座3aを半田を介して設ける。さらに、台座3a上に素子3を低融点半田を介して実装して、素子3の電極と枠体5内の入出力端子6の配線導体Sとをボンディングワイヤを介して電気的に接続する。さらに、素子収納用パッケージ2にシールリング8を介して蓋体9をシーム溶接によって取り付けて、実装構造体1を作製することができる。
Claims (5)
- 上面に素子を実装するための実装領域を有する基板と、
前記基板上に前記実装領域を取り囲むように設けられた枠体と、
前記枠体に設けられた、前記枠体の内側と前記枠体の外側とを電気的に接続する入出力端子とを備え、
前記入出力端子は、前記枠体の内側から前記枠体の外側まで形成された、複数の配線導体と、前記枠体の外側に形成されたグランド層と、前記枠体外の前記複数の配線導体のそれぞれに接続されたリード端子と、前記グランド層に接続されたグランド端子とを有しており、
前記入出力端子は、前記リード端子と前記グランド端子との間に凹部が形成されていることを特徴とする素子収納用パッケージ。 - 請求項1に記載の素子収納用パッケージであって、
前記凹部は、前記入出力端子の下面から前記入出力端子の側面にかけて形成されていることを特徴とする素子収納用パッケージ。 - 請求項1または請求項2に記載の素子収納用パッケージであって、
前記入出力端子の側面は、前記グランド端子と電気的に接続された接地金属層が形成されていることを特徴とする素子収納用パッケージ。 - 請求項3に記載の素子収納用パッケージであって、
前記接地金属層が形成された箇所は、前記実装領域側に向かって窪んでいることを特徴とする素子収納用パッケージ。 - 請求項1ないし請求項4のいずれか1つに記載の素子収納用パッケージと、
前記素子収納用パッケージの前記実装領域に実装された素子とを備えたことを特徴とする実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015519843A JP6162800B2 (ja) | 2013-05-29 | 2014-05-26 | 素子収納用パッケージおよび実装構造体 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013112989 | 2013-05-29 | ||
JP2013-112989 | 2013-05-29 | ||
JP2014012353 | 2014-01-27 | ||
JP2014-012353 | 2014-01-27 | ||
JP2014064303 | 2014-03-26 | ||
JP2014-064303 | 2014-03-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2014192687A1 true WO2014192687A1 (ja) | 2014-12-04 |
Family
ID=51988718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2014/063819 WO2014192687A1 (ja) | 2013-05-29 | 2014-05-26 | 素子収納用パッケージおよび実装構造体 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6162800B2 (ja) |
WO (1) | WO2014192687A1 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016146439A (ja) * | 2015-02-09 | 2016-08-12 | Ngkエレクトロデバイス株式会社 | 高周波用半導体素子収納用パッケージ |
WO2016186128A1 (ja) * | 2015-05-20 | 2016-11-24 | 京セラ株式会社 | 半導体素子パッケージ、半導体装置および実装構造体 |
JP2017135302A (ja) * | 2016-01-29 | 2017-08-03 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
WO2018003332A1 (ja) * | 2016-06-27 | 2018-01-04 | Ngkエレクトロデバイス株式会社 | 高周波用セラミックス基板および高周波用半導体素子収納パッケージ |
CN108352363A (zh) * | 2016-01-27 | 2018-07-31 | 京瓷株式会社 | 布线基板、光半导体元件封装体以及光半导体装置 |
WO2019050046A1 (ja) | 2017-09-11 | 2019-03-14 | Ngkエレクトロデバイス株式会社 | 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ |
JP2019114689A (ja) * | 2017-12-25 | 2019-07-11 | 京セラ株式会社 | 高周波基体、高周波パッケージおよび高周波モジュール |
JP2020017622A (ja) * | 2018-07-25 | 2020-01-30 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
JPWO2020179937A1 (ja) * | 2019-03-07 | 2020-09-10 | ||
JP2020160347A (ja) * | 2019-03-27 | 2020-10-01 | 住友大阪セメント株式会社 | 光変調器及びそれを用いた光送信装置 |
WO2020218608A1 (ja) * | 2019-04-25 | 2020-10-29 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
JPWO2021049111A1 (ja) * | 2019-09-11 | 2021-03-18 | ||
WO2021149491A1 (ja) | 2020-01-24 | 2021-07-29 | 京セラ株式会社 | 配線基体および電子装置 |
JPWO2022018793A1 (ja) * | 2020-07-20 | 2022-01-27 | ||
WO2022024289A1 (ja) * | 2020-07-30 | 2022-02-03 | 日本電信電話株式会社 | 高周波パッケージの製造方法 |
WO2022145313A1 (ja) * | 2020-12-28 | 2022-07-07 | 京セラ株式会社 | 半導体パッケージ及び半導体電子装置 |
WO2024075816A1 (ja) * | 2022-10-07 | 2024-04-11 | 京セラ株式会社 | 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214556A (ja) * | 1998-01-26 | 1999-08-06 | Kyocera Corp | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ |
JP2003152124A (ja) * | 2001-11-12 | 2003-05-23 | Kyocera Corp | 高周波用パッケージ |
JP2009177041A (ja) * | 2008-01-28 | 2009-08-06 | Kyocera Corp | 接続基板および電子装置 |
JP2012222079A (ja) * | 2011-04-06 | 2012-11-12 | Kyocera Corp | 端子構造体、電子部品収納用パッケージおよび電子装置 |
WO2013042627A1 (ja) * | 2011-09-22 | 2013-03-28 | 京セラ株式会社 | 電子部品載置用基板、電子部品収納用パッケージおよび電子装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330298A (ja) * | 1998-05-12 | 1999-11-30 | Murata Mfg Co Ltd | 信号端子付パッケージおよびそれを用いた電子装置 |
JP5636834B2 (ja) * | 2010-09-10 | 2014-12-10 | 富士通株式会社 | 高周波回路用パッケージ及び高周波回路装置 |
-
2014
- 2014-05-26 JP JP2015519843A patent/JP6162800B2/ja active Active
- 2014-05-26 WO PCT/JP2014/063819 patent/WO2014192687A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214556A (ja) * | 1998-01-26 | 1999-08-06 | Kyocera Corp | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ |
JP2003152124A (ja) * | 2001-11-12 | 2003-05-23 | Kyocera Corp | 高周波用パッケージ |
JP2009177041A (ja) * | 2008-01-28 | 2009-08-06 | Kyocera Corp | 接続基板および電子装置 |
JP2012222079A (ja) * | 2011-04-06 | 2012-11-12 | Kyocera Corp | 端子構造体、電子部品収納用パッケージおよび電子装置 |
WO2013042627A1 (ja) * | 2011-09-22 | 2013-03-28 | 京セラ株式会社 | 電子部品載置用基板、電子部品収納用パッケージおよび電子装置 |
Cited By (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016146439A (ja) * | 2015-02-09 | 2016-08-12 | Ngkエレクトロデバイス株式会社 | 高周波用半導体素子収納用パッケージ |
WO2016186128A1 (ja) * | 2015-05-20 | 2016-11-24 | 京セラ株式会社 | 半導体素子パッケージ、半導体装置および実装構造体 |
JPWO2016186128A1 (ja) * | 2015-05-20 | 2018-03-01 | 京セラ株式会社 | 半導体素子パッケージ、半導体装置および実装構造体 |
EP3300104A4 (en) * | 2015-05-20 | 2019-01-09 | Kyocera Corporation | SEMICONDUCTOR ELEMENT HOUSING, SEMICONDUCTOR ELEMENT AND MOUNTING STRUCTURE |
EP3410471A4 (en) * | 2016-01-27 | 2019-09-25 | KYOCERA Corporation | WIRING SUBSTRATE, SECTION FOR OPTICAL SEMICONDUCTOR ELEMENT AND OPTICAL SEMICONDUCTOR ELEMENT |
CN108352363B (zh) * | 2016-01-27 | 2022-01-21 | 京瓷株式会社 | 布线基板、光半导体元件封装体以及光半导体装置 |
CN108352363A (zh) * | 2016-01-27 | 2018-07-31 | 京瓷株式会社 | 布线基板、光半导体元件封装体以及光半导体装置 |
US10512155B2 (en) | 2016-01-27 | 2019-12-17 | Kyocera Corporation | Wiring board, optical semiconductor element package, and optical semiconductor device |
JP2017135302A (ja) * | 2016-01-29 | 2017-08-03 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
US10790245B2 (en) | 2016-06-27 | 2020-09-29 | NGK Electronics Devices, Inc. | High-frequency ceramic board and high-frequency semiconductor element package |
CN109417054B (zh) * | 2016-06-27 | 2022-11-15 | Ngk电子器件株式会社 | 高频用陶瓷基板及高频用半导体元件收纳封装体 |
WO2018003332A1 (ja) * | 2016-06-27 | 2018-01-04 | Ngkエレクトロデバイス株式会社 | 高周波用セラミックス基板および高周波用半導体素子収納パッケージ |
JPWO2018003332A1 (ja) * | 2016-06-27 | 2019-04-11 | Ngkエレクトロデバイス株式会社 | 高周波用セラミックス基板および高周波用半導体素子収納パッケージ |
EP3477693A4 (en) * | 2016-06-27 | 2019-06-12 | NGK Electronics Devices, Inc. | HIGH FREQUENCY CERAMIC SUBSTRATE AND HIGH FREQUENCY SEMICONDUCTOR ELEMENT HOUSING HOUSING |
CN109417054A (zh) * | 2016-06-27 | 2019-03-01 | Ngk电子器件株式会社 | 高频用陶瓷基板及高频用半导体元件收纳封装体 |
CN111034372A (zh) * | 2017-09-11 | 2020-04-17 | Ngk电子器件株式会社 | 布线基板与柔性基板的连接构造及电子器件收纳用封装体 |
WO2019050046A1 (ja) | 2017-09-11 | 2019-03-14 | Ngkエレクトロデバイス株式会社 | 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ |
CN111034372B (zh) * | 2017-09-11 | 2023-03-14 | Ngk电子器件株式会社 | 布线基板与柔性基板的连接构造及电子器件收纳用封装体 |
US11178762B2 (en) | 2017-09-11 | 2021-11-16 | NGK Electronics Devices, Inc. | Connection structure for wiring substrate and flexible substrate and package for housing electronic components |
EP3684147A4 (en) * | 2017-09-11 | 2021-08-25 | NGK Electronics Devices, Inc. | CONNECTION STRUCTURE FOR WIRING SUBSTRATE AND FLEXIBLE SUBSTRATE, AND BOX FOR STORING ELECTRONIC COMPONENTS |
JP7197647B2 (ja) | 2017-12-25 | 2022-12-27 | 京セラ株式会社 | 高周波基体、高周波パッケージおよび高周波モジュール |
JP2019114689A (ja) * | 2017-12-25 | 2019-07-11 | 京セラ株式会社 | 高周波基体、高周波パッケージおよび高周波モジュール |
JP2021184482A (ja) * | 2017-12-25 | 2021-12-02 | 京セラ株式会社 | 高周波基体、高周波パッケージおよび高周波モジュール |
JP7036687B2 (ja) | 2018-07-25 | 2022-03-15 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
JP2020017622A (ja) * | 2018-07-25 | 2020-01-30 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
JPWO2020179937A1 (ja) * | 2019-03-07 | 2020-09-10 | ||
JP7145311B2 (ja) | 2019-03-07 | 2022-09-30 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
WO2020179937A1 (ja) | 2019-03-07 | 2020-09-10 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
JP7172793B2 (ja) | 2019-03-27 | 2022-11-16 | 住友大阪セメント株式会社 | 光変調器及びそれを用いた光送信装置 |
JP2020160347A (ja) * | 2019-03-27 | 2020-10-01 | 住友大阪セメント株式会社 | 光変調器及びそれを用いた光送信装置 |
CN113748505A (zh) * | 2019-04-25 | 2021-12-03 | 京瓷株式会社 | 布线基板、电子部件用封装件及电子装置 |
JP7244630B2 (ja) | 2019-04-25 | 2023-03-22 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
JPWO2020218608A1 (ja) * | 2019-04-25 | 2020-10-29 | ||
WO2020218608A1 (ja) * | 2019-04-25 | 2020-10-29 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
JP7235878B2 (ja) | 2019-09-11 | 2023-03-08 | Ngkエレクトロデバイス株式会社 | 端子構造、パッケージ、および、端子構造の製造方法 |
WO2021049111A1 (ja) * | 2019-09-11 | 2021-03-18 | Ngkエレクトロデバイス株式会社 | 端子構造、パッケージ、および、端子構造の製造方法 |
JPWO2021049111A1 (ja) * | 2019-09-11 | 2021-03-18 | ||
WO2021149491A1 (ja) | 2020-01-24 | 2021-07-29 | 京セラ株式会社 | 配線基体および電子装置 |
JP7148015B2 (ja) | 2020-07-20 | 2022-10-05 | 日本電信電話株式会社 | 高周波パッケージ |
WO2022018793A1 (ja) * | 2020-07-20 | 2022-01-27 | 日本電信電話株式会社 | 高周波パッケージ |
JPWO2022018793A1 (ja) * | 2020-07-20 | 2022-01-27 | ||
EP4184568A4 (en) * | 2020-07-20 | 2024-05-01 | Nippon Telegraph & Telephone | HIGH FREQUENCY PACKAGE |
JP7124987B2 (ja) | 2020-07-30 | 2022-08-24 | 日本電信電話株式会社 | 高周波パッケージの製造方法 |
JPWO2022024289A1 (ja) * | 2020-07-30 | 2022-02-03 | ||
WO2022024289A1 (ja) * | 2020-07-30 | 2022-02-03 | 日本電信電話株式会社 | 高周波パッケージの製造方法 |
WO2022145313A1 (ja) * | 2020-12-28 | 2022-07-07 | 京セラ株式会社 | 半導体パッケージ及び半導体電子装置 |
JP7431351B2 (ja) | 2020-12-28 | 2024-02-14 | 京セラ株式会社 | 半導体パッケージ及び半導体電子装置 |
WO2024075816A1 (ja) * | 2022-10-07 | 2024-04-11 | 京セラ株式会社 | 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール |
Also Published As
Publication number | Publication date |
---|---|
JPWO2014192687A1 (ja) | 2017-02-23 |
JP6162800B2 (ja) | 2017-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6162800B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP6093020B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP5902825B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP5518086B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
WO2015129731A1 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP6633656B2 (ja) | 配線基板、光半導体素子パッケージおよび光半導体装置 | |
JP6181777B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP5926290B2 (ja) | 入出力部材ならびに電子部品収納用パッケージおよび電子装置 | |
JP6082114B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
WO2015088028A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2015103619A (ja) | 素子収納用パッケージおよび実装構造体 | |
JP6030371B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
WO2015029880A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP6075597B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP5905728B2 (ja) | 素子収納用パッケージ、および実装構造体 | |
JP5709427B2 (ja) | 素子収納用パッケージおよびこれを備えた半導体装置 | |
JP6208618B2 (ja) | 素子実装基板および実装構造体 | |
JP2015002206A (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2011044483A (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP2004055570A (ja) | 高周波用パッケージ | |
JP2014165208A (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP2004253714A (ja) | リードフレーム付き配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14803967 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2015519843 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 14803967 Country of ref document: EP Kind code of ref document: A1 |