CN109417054A - 高频用陶瓷基板及高频用半导体元件收纳封装体 - Google Patents

高频用陶瓷基板及高频用半导体元件收纳封装体 Download PDF

Info

Publication number
CN109417054A
CN109417054A CN201780040201.6A CN201780040201A CN109417054A CN 109417054 A CN109417054 A CN 109417054A CN 201780040201 A CN201780040201 A CN 201780040201A CN 109417054 A CN109417054 A CN 109417054A
Authority
CN
China
Prior art keywords
ceramic substrate
mentioned
pad electrode
lead pad
signal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780040201.6A
Other languages
English (en)
Other versions
CN109417054B (zh
Inventor
久保升
后藤直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
NGK Electronics Devices Inc
Original Assignee
NGK Insulators Ltd
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=60786906&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN109417054(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NGK Insulators Ltd, NGK Electronics Devices Inc filed Critical NGK Insulators Ltd
Publication of CN109417054A publication Critical patent/CN109417054A/zh
Application granted granted Critical
Publication of CN109417054B publication Critical patent/CN109417054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Lasers (AREA)

Abstract

提供能够合适地传输直至50GHz的高频信号且具有高可靠性的高频用陶瓷基板。高频用陶瓷基板(1A)的特征在于，具有：平板状的陶瓷基板(2)；接合于该陶瓷基板(2)的背面侧的缘端近旁的一对地线(G)(3)；用于接合一对地线(G)(3)的第一引线焊盘电极(5)；接合于一对地线(G)(3)之间的至少一对信号线(S)(4)；被接合于各个信号线(S)的接合位置的第二引线焊盘电极(6)；以及形成于第二引线焊盘电极(6)间的槽状的凹部(7a)，一对信号线(S)(4)形成一个差分信号线(18)，将第一引线焊盘电极(5)的第一侧缘(5a)与第二引线焊盘电极(6)的第二侧缘(6a)的间隔设为LGS，将第二侧缘(6a)间的间隔设为LSS，满足LSS＜2LGS。

Description

高频用陶瓷基板及高频用半导体元件收纳封装体
技术领域
本发明涉及能够合适地传输超过40GHz的高频信号而且难以引起陶瓷基板的强度的降低的高频用陶瓷基板及使用该高频用陶瓷基板而成的高频用半导体元件收纳封装体。
背景技术
近年来，随着信息通信的高速化，用于它们的电子设备的通信速度也高速化。因此，对于收纳该电子设备的封装体，要求高散热性、高频信号的低损失传输、高可靠性，作为实现这些的原料，氧化铝类陶瓷作为优异的绝缘材料备受注目。
另外，在这样的封装体内，用于流通高速信号的外部连接端子的连接多使用以下方法：将形成于构成封装体的陶瓷基体的背面侧的共面线路经由固定于其上方的金属制的引线端子连接于在外部树脂基板上所形成的带接地的共面线路。
另外，在用于高频用半导体元件收纳封装体的高频用陶瓷基板中，对应于封装体的小型化需求，配线的窄间距化不断推进。
在这样的高频用陶瓷基板中，陶瓷的介电常数高，因此在引线端子附近引起高频信号线的特性阻抗的降低，产生高频信号的传输特性的劣化。
因此，为了防止引线端子附近的高频信号的传输特性的劣化，引线端子连接附近的构造极其重要。
通常，陶瓷基体中的地线及差分信号线的连接构造被称为GSSG构造，也有时在陶瓷基体上整体地形成多组。此外，在本发明中，外没有特别指明的情况下，GSSG构造包括具备一个以上的由两根一组的信号线(一对信号线)构成的差分信号线的概念。
专利文献1的名称为“元件收纳用封装体及安装构造体”，公开的发明涉及能够安装元件的元件收纳用封装体及在该封装体安装有元件的安装构造体。
专利文献1公开的发明的特征在于，具备：在上表面具有用于安装元件的安装区域的基板；在基板上以包围安装区域的方式设置的框体；以及设于框体的将框体的内侧和框体的外侧电连接的输入/输出端子，输入/输出端子具有：从框体的内侧到框体的外侧所形成的多个配线导体；形成于框体的外侧的接地层；连接于框体外的多个配线导体的每一个的引线端子；以及连接于接地层的接地端子，输入/输出端子在上述引线端子与上述接地端子之间形成有凹部。
根据上述结构的专利文献1公开的发明，能够防止引线端子附近近旁的高频信号的传输特性的劣化。
现有技术文献
专利文献
专利文献1：国际公开第2014/192687号小册子
发明内容
发明所有解决的课题
专利文献1的图11公开的发明不仅在引线端子(相当于差分信号线)彼此之间的陶瓷基板形成槽部，还在接地端子(相当于地线)与引线端子之间形成槽部，从而进一步适当地防止引线端子附近近旁的高频信号的传输特性的劣化。
但是，在专利文献1公开的发明中，在陶瓷基板上设有多组GSSG构造的情况下，需要在接合于陶瓷基板上的引线端子彼此之间及接地端子与引线端子之间无遗漏地形成槽部。具备这样的GSSG构造的陶瓷基板由于形成于陶瓷基板的表面的多个槽部，陶瓷基板的强度存在降低的问题。
特别是，在搭载半导体元件的高频用陶瓷基板中，由于来自半导体元件的发热，陶瓷基板升温、降温。该情况下，陶瓷基板热膨胀时，形成于陶瓷基板的多个槽部成为基点，存在陶瓷基板产生开裂或破碎的问题。
另外，专利文献1的图6公开的发明的情况下，仅在引线端子彼此之间形成有槽部，因此被认为难以产生上述那样的陶瓷基板强度降低的问题。另一方面，在专利文献1的图6公开的发明中，高频带下的传输特性的改善效果大致到40GHz为止(参照引用文献1中的图7)，在40～50GHz的频带下传输特性依然较差。
本发明应对该现有的问题而做成，提供能够使超过40GHz的高频信号的传输特性良好而且难以引起陶瓷基板的强度的降低的高频用陶瓷基板以及使用该高频用陶瓷基板而成的高频用半导体元件收纳封装体。
另外，在上述目的的基础上，提供在陶瓷基板每隔期望间隔配设地线、构成差分信号线的信号线的情况下，难以引起信号线的接合强度的降低的高频用陶瓷基板及使用该高频用陶瓷基板而成的高频用半导体元件收纳封装体。
用于解决课题的方案
为了解决上述课题，第一发明的高频用陶瓷基板的特征在于，具有：平板状的陶瓷基板；接合于该陶瓷基板的背面侧的缘端近旁的一对地线(G)；被接合于一对地线(G)的接合位置的一个或一对第一引线焊盘电极；接合于一对地线(G)之间的至少一对信号线(S)；分别地被接合于各个信号线(S)的接合位置的第二引线焊盘电极；以及形成于该第二引线焊盘电极间的槽状的凹部，一对信号线(S)形成一个差分信号线，第二引线焊盘电极被接合于切除一个第一引线焊盘电极的一部分而成的区域，或者被接合于一对上述第一引线焊盘电极间，在将第二引线焊盘电极的长边方向侧缘设为第二侧缘的情况下，与该第二侧缘对置配置的第一引线焊盘电极的第一侧缘和第二侧缘具备相互平行的部位，将第一侧缘与第二侧缘的间隔设为LGS，将第二侧缘间的间隔设为LSS的情况下，满足LSS＜2LGS。
在上述结构的第一发明中，陶瓷基板作为绝缘体及电介质发挥作用。另外，地线(G)作为向外部树脂基板的接地端子的连接端子而发挥作用。而且，由一对信号线(S)构成的差分信号线作为用于在外部与第一发明的陶瓷基板之间交换高频信号的输入/输出端子而发挥作用。
另外，第一引线焊盘电极具有使地线(G)和形成于陶瓷基体的表面和/或内部的导体配线电连接的作用。而且，第二引线焊盘电极具有使信号线(S)和形成于陶瓷基体的表面和/或内部的导体配线电连接的作用。此外，在第一发明中，由一对信号线(S)构成一个差分信号线。
而且，构成为，形成第一引线焊盘电极的第一侧缘和第二引线焊盘电极的第二侧缘平行的区域，而且在第二引线焊盘电极间形成凹部，进一步地，第一侧缘和第二侧缘的间隔LGS与第二侧缘间的间隔LSS的关系满足LSS＜2LGS，从而具有以下作用：不用在第一侧缘与第二侧缘之间形成凹部，能够使第二引线焊盘电极周围的特性阻抗近似于期望的值。由此，改善第一发明的高频信号的传输特性，能够传输超过40GHz的高频信号。
另外，在第一发明中，在第一引线焊盘电极与第二引线焊盘电极之间不具有凹部，因此抑制陶瓷基板的强度的降低。
就第二发明的高频用陶瓷基板而言，其特征在于，在上述第一发明中，在将第二引线焊盘电极的宽度设为W，将凹部的深度设为D的情况下，满足D＜1.5W。
上述结构的第二发明除了与上述第一发明的作用相同的作用外，通过将第二引线焊盘电极的宽度W与凹部的深度D的关系设为D＜1.5W，使向陶瓷基体的凹部容积最少量，并且合适地调整第二引线焊盘电极周围的特性阻抗，从而还具有改善超过40GHz的高频信号的传输特性的作用。
而且，第二发明中使向陶瓷基体的凹部容积最少是指成为陶瓷基板的强度降低的原因的切除量变少。由此，第二发明具有进一步提高陶瓷基板的强度的作用。
就第三发明的高频用陶瓷基板而言，其特征在于，在上述第一或第二发明中，地线(G)及信号线(S)均在陶瓷基板的缘端近旁具备弯曲部，在将信号线(S)的接合于第二引线焊盘电极侧的端部侧所配置的凹部的宽度设为X1，将陶瓷基板的缘端的凹部的宽度设为X2的情况下，满足0.1X1＜X2＜X1。
上述的第三发明除了与上述第一或第二发明的作用相同的作用外，在地线(G)及信号线(S)均在陶瓷基板的缘端近旁具备弯曲部的情况下，配置于接合于第二引线焊盘电极侧的端部侧的凹部的宽度X1和陶瓷基板的缘端的凹部的宽度X2满足0.1X1＜X2＜X1，从而缩小陶瓷基板的缘端近旁的凹部容积。由此，具有合适地调整信号线(S)的形成于陶瓷基板的缘端近旁的弯曲部周围的特性阻抗的作用。其结果，改善信号线(S)的弯曲部周围的高频信号的传输特性。
另外，根据第三发明，能够减少陶瓷基板的缘端近旁的凹容积，因此，抑制陶瓷基板的缘端近旁的强度的降低。
就第四发明的高频用陶瓷基板而言，其特征在于，在上述第一或第二发明中，地线(G)及信号线(S)均在陶瓷基板的上述缘端近旁具备弯曲部，陶瓷基板的缘端不具备凹部。
上述结构的第四发明除了与上述第一或第二发明的作用相同的作用外，在地线(G)及信号线(S)均在陶瓷基板的缘端近旁具备弯曲部的情况下，陶瓷基板的缘端不具备凹部，从而具有合适地调整信号线(S)的形成于陶瓷基板的缘端近旁的弯曲部周围的特性阻抗的作用。由此，改善信号线(S)的弯曲部周围的高频信号的传输特性。
另外，根据第四发明，能够减少陶瓷基板的缘端近旁的凹部容积，因此，抑制陶瓷基板的缘端近旁的强度的降低。
就第五发明的高频用陶瓷基板而言，其特征在于，在上述第一至第四的各个发明中，配置于一对地线(G)之间的差分信号线为一个，在俯视观察陶瓷基板的情况下，信号线(S)的接合于第二引线焊盘电极的区域在配置第一侧缘侧的侧缘具备将信号线(S)沿伸长方向切除而形成的缺口部。
上述结构的第五发明除了与上述第一至第四的各个发明的作用相同的作用外，在俯视观察陶瓷基板时，信号线(S)的接合于第二引线焊盘电极的区域在配置第一侧缘的侧的侧缘具有将信号线(S)沿伸长方向切除而形成的缺口部，从而具有使切除了信号线(S)的区域例如形成由金属焊料等接合材料构成的弯月面区域的作用。
在陶瓷基板的背面将第二引线焊盘电极以第一侧缘和第二侧缘的间隔LGS与第二侧缘间的间隔LSS的关系满足LSS＜2LGS的方式形成，而且将地线(G)及信号线(S)例如每隔等间隔配置的情况下，在信号线(S)的配置第一侧缘的侧的侧缘无法充分确保用于形成有金属焊料等接合材料构成的弯月面的区域。
因此，在第五发明中，在接合于第二引线焊盘电极的信号线(S)的配置第一引线焊盘电极5的第一侧缘侧的侧缘形成缺口部，从而能够将形成有该缺口部的区域用作于形成弯月面的区域。
由此，根据第五发明，信号线(S)具有缺口部，从而能够相对地增大用于接合的弯月面区域，具有提高第二引线焊盘电极与信号线(S)的接合强度的作用。
第六发明的高频用半导体元件收纳封装体的特征在于，具有：上述第一至第五发明的高频用陶瓷基板；被接合于陶瓷基板的主面侧的半导体元件搭载用焊盘；以及以包围该半导体元件搭载用焊盘的方式配置且与陶瓷基板的上述主面侧一体接合的陶瓷制的框体。
上述结构的第六发明中，高频用半导体元件收纳封装体具有与上述第一至第五的各个发明相同的作用。
另外，第六发明中，半导体元件搭载用焊盘具有在搭载半导体元件时将陶瓷基板和半导体元件电连接的作用。进一步地，框体具有支撑用于对搭载于陶瓷基板上的半导体元件进行密封的盖体的作用。
发明的效果
上述那样的第一发明中，使第二引线焊盘电极彼此靠近，以使间隔LSS和间隔LGS满足LSS＜2LGS的方式配置第二引线焊盘电极。该情况下，间隔LGS比间隔LSS的1/2大，由此，能够削弱第二引线焊盘电极与第一引线焊盘电极之间的电场结合。
另一方面，在上述那样的第一发明中，间隔LSS比间隔LGS的两倍小，从而第二引线焊盘电极彼此间的电场结合增强，但是，在第一发明中，在第二引线焊盘电极间形成凹部，从而能够削弱第二引线焊盘电极彼此间的电场结合。
也就是，第一发明中，将因间隔LSS比间隔LGS的两倍小而引起的电场结合的增加量通过形成凹部7a而在第二引线焊盘电极6彼此间夹设由空气构成的空间而抵消。
如上所述地，在第一发明中，能够合适地抑制第二引线焊盘电极的特性阻抗的降低，因此能够降低第二引线焊盘电极的高频信号的反射。
根据这样的第一发明，能够不用在第一引线焊盘电极与第二引线焊盘电极之间形成凹部而合适地调整第二引线焊盘电极周围的特性阻抗。其结果，在第一发明中，也能够较少反射损失地传输超过40GHz的高频信号。
而且，在第一发明中，在第一引线焊盘电极与第二引线焊盘电极之间不具有凹部，因此，在陶瓷基板形成多组GSSG构造的情况下，能够抑制陶瓷基板的缘端近旁的强度的降低。
第二发明具有与第一发明相同的效果。另外，根据第二发明，能够使因形成凹部而引起的陶瓷的缺损量更少。
其结果，能够制造并提供比第一发明可靠性更高的高频用陶瓷基板。
根据第三、第四发明，能够合适地调整信号线(S)的形成于陶瓷基板的缘端近旁的弯曲部周围的特性阻抗。
其结果，即使在地线(G)及信号线(S)具有弯曲部的情况下，也能够无障碍地传输超过40GHz的高频信号。
而且，根据第三、第四的发明，与第一、第二发明相比，能够进一步抑制陶瓷基板的缘端近旁或缘端部的强度的降低。
第五发明具有与上述的第一至第四的各个发明的效果相同的效果。
通常，间隔LSG、间隔LSS是考虑使第二引线焊盘电极的特性阻抗成为期望的值的同时，进行设定或设计的。该情况下，在使间隔LSS比间隔LSG的两倍小的情况下，并非对于接合于各个第二引线焊盘电极上的信号线(S)彼此的间隔也无障碍地缩窄。
也就是，第二引线焊盘电极的尺寸(宽度及厚度)、信号线(S)(差分信号线)的尺寸(宽度及厚度)分别独立地设定或设计，因此，并非能够在第二引线焊盘电极上的信号线(S)的接合强度最大的位置始终接合信号线(S)。
因此，如本发明这样将间隔LSS设定为比间隔LGS的两倍小的情况下，存在由于第二引线焊盘电极上的信号线(S)的配置关系而信号线(S)的接合强度不能充分发挥的情况。
另外，在第二引线焊盘电极上经由作为接合材料的金属焊料接合信号线(S)的情况下，在信号线(S)的侧缘形成由液化的金属焊料构成的弯月面，利用该弯月面在第二引线焊盘电极上一体化地固定信号线(S)。进一步地，在第二引线焊盘电极上加热而液化的金属焊料仅在第二引线焊盘电极的表面上具有润湿扩展的性质。
而且，如本发明这样地将间隔LSS设定为比间隔LGS的两倍小的情况下，存在第二引线焊盘电极的侧缘位置和信号线(S)的侧缘位置接近或重叠的情况。该情况下，在第二引线焊盘电极上经由金属焊料接合信号线(S)时，在第二引线焊盘电极的侧缘位置和信号线(S)的侧缘位置接近或重叠的区域，无法牢固地形成由金属焊料构成的弯月面，作为结果，存在信号线(S)相对于第二引线焊盘电极的接合强度显著降低的情况。
与之相对，第五发明能够确保第二引线焊盘电极的不会引起信号线(S)的接合强度的降低那样的第二引线焊盘电极的宽度W，并且确保第二引线焊盘电极与信号线(S)的接合不可或缺的金属焊料的弯月面区域。其结果，能够防止第二引线焊盘电极上的信号线(S)的接合强度的降低，并且改善第二引线焊盘电极周围的高频信号的传输特性。
因此，根据第五发明，能够制造并提供高频用陶瓷基板，其具有高频带下的良好的传输特性，陶瓷基板难以破损，而且信号线(S)与第二引线焊盘电极的接合强度高。
第六发明使用上述的第一至第四的各个发明而成。因此，具有与第一至第四的各个发明相同的效果。
由此，根据使用第一、第二发明而成的第六发明，能够制造并提供能够合适地传输超过40GHz的高频信号且陶瓷基板难以破损且可靠性高的高频用半导体元件收纳封装体。
另外，根据使用第三、第四发明而成的第六发明，与使用第一、第二发明而成的第六发明相比，能够使陶瓷基板进一步难以破损。由此，能够制造并提供可靠性跟高的高频用半导体元件收纳封装体。
进一步地，根据使用第五发明而成的第六发明，与使用第一至第四发明而成的第六发明相比，能够防止信号线(S)与第二引线焊盘电极的接合强度的降低。由此，能够制造并提供可靠性更高的高频用半导体元件收纳封装体。
附图说明
图1中，(a)是本发明的实施例1的高频用陶瓷基板及使用该高频用陶瓷基板而成的高频用半导体元件收纳封装体的概念图，(b)是表示其使用状态的侧视图。
图2中，(a)是从背面侧观察本发明的实施例1的高频用陶瓷基板的俯视图，(b)是本发明的实施例1的高频用陶瓷基板的剖视图。
图3中，(a)是本发明的实施例1的高频用陶瓷基板的GSSG构造的局部立体图，(b)是该GSSG构造的局部俯视图。
图4中，(a)是本发明的实施例1的高频用陶瓷基板的GSSG构造的局部俯视图，(b)是该GSSG构造的局部剖视图。
图5是本发明的实施例2的高频用陶瓷基板的GSSG构造的局部俯视图。
图6是本发明的实施例3的高频用陶瓷基板的GSSG构造的局部俯视图。
图7中，(a)是本发明的实施例4的高频用陶瓷基板的GSSG构造的局部立体图，(b)是该GSSG构造的局部俯视图。
图8中，(a)是为了模拟1而设定的GSSG构造1的概念图，(b)是表示该GSSG构造1的信号线(S)(差分信号线)的特性阻抗(Ω)的模拟结果的图表，(c)是表示该GSSG构造1的信号线(S)(差分信号线)的反射Sdd11(dB)的模拟结果的图表。
图9中，(a)是为了模拟2而设定的GSSG构造2的概念图，(b)是表示该GSSG构造2的信号线(S)(差分信号线)的特性阻抗(Ω)的模拟结果的图表，(c)是表示该GSSG构造2的信号线(S)(差分信号线)的反射Sdd11(dB)的模拟结果的图表。
图10中，(a)是为了模拟3而设定的GSSG构造3的概念图，(b)是表示该GSSG构造3的信号线(S)(差分信号线)的特性阻抗(Ω)的模拟结果的图表，(c)是表示该GSSG构造3的信号线(S)(差分信号线)的反射Sdd11(dB)的模拟结果的图表。
图11中，(a)是为了模拟4而设定的发明品的GSSG构造的概念图，(b)是表示该发明品的GSSG构造的信号线(S)(差分信号线)的特性阻抗(Ω)的模拟结果的图表，(c)是表示该GSSG构造的信号线(S)(差分信号线)的反射Sdd11(dB)的模拟结果的图表。
具体实施方式
基于实施例1至实施例4，对本发明的实施方式的高频用陶瓷基板及使用该高频用陶瓷基板而成的高频用半导体元件收纳封装体详细地进行说明。
实施例1
首先，参照图1至图3，并且对本发明的实施例1的高频用陶瓷基板的基本形态进行说明。
图1(a)是本发明的实施例1的高频用陶瓷基板和使用该高频用陶瓷基板而成的高频用半导体元件收纳封装体的概念图，(b)是表示其使用状态的侧视图。另外，图2(a)是从背面侧观察本发明的实施例1的高频用陶瓷基板的俯视图，(b)是本发明的实施例1的高频用陶瓷基板的剖视图。此外，图3(a)是本发明的实施例1的高频用陶瓷基板的GSSG构造的局部立体图，(b)是该GSSG构造的局部俯视图。
首先，对实施例1的高频用陶瓷基板1A进行说明。
如图1(a)、图2(a)、(b)所示，实施例1的高频用陶瓷基板1A包括：平板状的陶瓷基板2；接合于该陶瓷基板2的背面侧的缘端2a近旁的一对地线(G)3；在该陶瓷基板2的背面侧被接合于一对地线(G)3的接合位置的一对第一引线焊盘电极5；在陶瓷基板2接合于一对地线(G)3之间的至少一对信号线(S)4；分别地被接合于各个信号线(S)4的接合位置的第二引线焊盘电极6；以及形成于该第二引线焊盘电极6间的槽状的凹部7a。此外，在实施例1的高频用陶瓷基板1A中，由一对信号线(S)4构成一个差分信号线18。
进一步地，如图2(a)、图3(a)、(b)所示，实施例1的高频用陶瓷基板1A的第二引线焊盘电极6被接合于一对第一引线焊盘电极5间，而且，各个第一引线焊盘电极5的第一侧缘5a和第二引线焊盘电极6的第二侧缘6a具有平行的部位。而且，形成于信号线(S)4彼此之前的凹部7a沿第二引线焊盘电极6的第二侧缘6a形成。
而且，在实施例1的高频用陶瓷基板1A中，如图3(a)、(b)所示，第一引线焊盘电极5的第一侧缘5a与第二引线焊盘电极6的第二侧缘6a的间隔LGS和在多个第二引线焊盘电极6并列设置的第二侧缘6a间的间隔LSS满足LSS＜2LGS。
一般而言，在GSSG构造中，在构成有个差分信号线18的一对信号线(S)4彼此的中间存在假想的地线(G)，信号线(S)4和该假想的地线(G)电场结合。因此，在间隔LSS比间隔LGS的两倍小的情况下，由于信号线(S)4与假想的地线(G)的电场结合，第二引线焊盘电极6周围的特性阻抗的降低量增大，与之相伴，高频带的反射增大。并且，为了使第二引线焊盘电极6彼此间的电场结合的强度和第一引线焊盘电极5与第二引线焊盘电极6之间的电场结合的强度为同程度，需要将间隔LSS设定为间隔LGS的两倍左右。
另一方面，在实施例1的高频用陶瓷基板1A中，通过使第二引线焊盘电极6彼此靠近，以间隔LSS和间隔LGS满足LSS＜2LGS的方式配置第二引线焊盘电极6。也就是，在实施例1的高频用陶瓷基板1A中，构成为间隔LGS比间隔LSS的1/2宽。这样，通过扩大间隔LGS，能够削弱第二引线焊盘电极6与第一引线焊盘电极5之间的电场结合。
另一方面，在实施例1的高频用陶瓷基板1A中，通过缩窄间隔LSS，第二引线焊盘电极6彼此间的电场结合增强，但是，通过在第二引线焊盘电极6之间具备凹部7a，即使在使间隔LSS比间隔LGS的两倍小的情况下，也能够削弱第二引线焊盘电极6彼此间的电场结合。
由此，能够合适地抑制第二引线焊盘电极6的特性阻抗的降低，降低第二引线焊盘电极6的高频信号的反射。
根据上述那样的实施例1的高频用陶瓷基板1A，构成为间隔LGS和间隔LSS满足LSS＜2LGS，并且在并列设置的第二引线焊盘电极6之间形成凹部7a，从而不在第一引线焊盘电极5与第二引线焊盘电极6之间形成凹部7a而能够合适地调整第二引线焊盘电极6周围的特性阻抗。其结果，在实施例1的高频用陶瓷基板1A中，能够使超过40GHz的高频信号的传输特性良好。
实施例1的高频用陶瓷基板1A在其主面侧搭载半导体元件而使用，因此，在其使用时，随着半导体元件的发热，引起陶瓷基板2的膨胀。此时，形成于陶瓷基板2的背面的凹部7a的数量越多，和/或其容积的总计量越大，则以凹部7a为基点在陶瓷基板2产生开裂、破碎的风险越高。
另外，如图1(a)及图2(b)所示，在实施例1的高频用陶瓷基板1A中，存在具备多组GSSG构造[此外，在实施例1的高频用陶瓷基板1A中，包含具有一对以上的信号线(S)的情况(具有一个以上的差分信号线的情况)]的情况下，在全部GSSG构造中的第二引线焊盘电极6彼此间和第一引线焊盘电极5与第二引线焊盘电极6之间全部形成凹部7a是指陶瓷基板2的缘端2a及其近旁的缺损量变大。这样的陶瓷基板2的缺损量的增大成为使陶瓷基板2的强度降低的原因。因此，即使通过除了形成于第二引线焊盘电极6间的凹部7a，还在第二引线焊盘电极6与第一引线焊盘电极5之间形成凹部，能够改善陶瓷基板2的高频带的传输特性，作为其代价，引起陶瓷基板2的强度的降低，难以制造可靠性高的高频用陶瓷基板。
与之相对，实施例1的高频用陶瓷基板1A中，在第一引线焊盘电极5与第二引线焊盘电极6之间不具有凹部7a，因此难以引起陶瓷基板2的强度的降低。
此外，在图1至图3中，举例说明了在陶瓷基板2的背面侧与各个地线(G)3对应地分别被接合第一引线焊盘电极5的情况，但是，第一引线焊盘电极5的形态不必限定于图1至图3所示的形态。
例如，第一引线焊盘电极5也可以具有在配置于陶瓷基板2的背面的一组或多组GSSG构造中将用于接合各个地线(G)3的第一引线焊盘电极5一体连结而成的不定形的俯视形状。
该情况下，第二引线焊盘电极6在陶瓷基板2的背面侧的缘端2a近旁独立形成于切除第一引线焊盘电极5的一部分而形成的区域[例如，参照后面所示的图11(a)]。
并且，在具备上述那样的第一引线焊盘电极5及第二引线焊盘电极6的情况下，也能够发挥与图1至图3所示的高频用陶瓷基板1A相同的效果。
此外，在图1至图3所示的实施例1的高频用陶瓷基板1A中，地线(G)3及信号线(S)4的宽度在0.1～0.5mm的范围内。另外，第二引线焊盘电极6的宽度W在0.1～1mm的范围内。而且，凹部7a的宽度X[参照图3(b)]的最小值为10μm。
接下来，参照图4，对在实施例1的高频用陶瓷基板1A形成于陶瓷基板2的凹部7a的深度D进行说明。
图4(a)是本发明的实施例1的高频用陶瓷基板的GSSG构造的局部俯视图，(b)是该GSSG构造的部分剖视图。此外，对于与图1至图3记载的部分相同的部分，标注相同的符号，省略对其结构的说明。另外，图4(a)和图3(b)是相同的图。
如图4所示，在实施例1的高频用陶瓷基板1A中，形成于陶瓷基板2的信号线(S)4彼此间的凹部7a的深度D可以设定在0.1W＜D＜1.5W的范围内。
如上所述地特定凹部7a的深度，从而能够发挥使陶瓷基板2的背面的陶瓷的缺损量最少，并且改善超过40GHz的高频信号的传输特性的效果。
此外，实施例1的高频用陶瓷基板1A的陶瓷基板2也可以做成在作为绝缘体的陶瓷基体之间夹设导体金属并层叠而成的陶瓷层叠体，也可以为在单层陶瓷基体的表面上被接合导体金属而成的陶瓷单层体。
另外，虽未特别图示，但被接合于陶瓷基板2的背面的第一引线焊盘电极5和被接合于陶瓷基板2的主面侧且用于搭载未图示的半导体元件的半导体元件搭载用焊盘12(在后面详细说明)经由由配置于陶瓷基板2的内部的导体金属构成的配线图案电连接。
另外，在实施例1的陶瓷基板2中，就作为绝缘体的陶瓷基体而言，能够使用氧化铝陶瓷、氧化铝－氧化锆陶瓷、玻璃陶瓷等目前公知的陶瓷。
另外，上述那样的架设于陶瓷基体之间或被接合于单层或多层陶瓷基体的表面上的导体金属只要根据单层陶瓷基体或陶瓷层叠体的煅烧温度适当选择钼、钨、铜、银等即可。
进一步地，形成地线(G)3、信号线(S)4的引线只要是具有导电性的金属，可以使用任何金属，在本发明中，例如，使用铁－镍－钴合金。
在此，再次参照图1，对实施例1的高频用半导体元件收纳封装体13的基本形态进行说明。
实施例1的高频用半导体元件收纳封装体13使用上述的实施例1的高频用陶瓷基板1A。更具体而言，实施例1的高频用半导体元件收纳封装体13具有：实施例1的高频用陶瓷基板1A；被接合于其主面侧[与接合地线(G)3、信号线(S)4的面相反侧的面]的半导体元件搭载用焊盘12；以及以包围该半导体元件搭载用焊盘12的方式配置，且与陶瓷基板2的主面一体接合的框体9。
这样的实施例1的高频用半导体元件收纳封装体13以如下状态使用：在陶瓷基板2的半导体元件搭载用焊盘12搭载半导体元件，用未图示的金属制的盖体封闭框体9的开口部9a。
此外，框体9也可以由与构成陶瓷基板2的陶瓷基体相同的陶瓷基体构成。更具体而言，可以如下形成：对陶瓷基体的煅烧前的片状体的层叠体例如进行冲孔成形等，形成中空部，然后将由此得到的部件一体地附加于煅烧前的陶瓷基板2。
并且，根据实施例1的高频用半导体元件收纳封装体13，通过具备上述那样的高频用陶瓷基板1A，能够将可使用的频带扩宽至50GHz或以上。
在此，对实施例1的高频用半导体元件收纳封装体13的使用状态更详细地进行说明。
如图1(b)所示，实施例1的高频用半导体元件收纳封装体13在被接合于合成树脂制的母基板14的主面的接合用焊盘15上经由具有导电性的接合材料接合与陶瓷基板2的背面接合的地线(G)3及信号线(S)4的不与陶瓷基板2接合的一侧的端部。
然后，经由被接合于母基板14的接合用焊盘15，向实施例1的高频用半导体元件收纳封装体13的信号线(S)4传输高频带的电信号，地线(G)3连接于母基板14的接地端子(接合用焊盘15)(参照图1)。
接下来，对可附加于实施例1的高频用半导体元件收纳封装体13的选择性必要结构要素[1]～[4]进行说明。
[1]第一引线焊盘电极17
如图1(b)、图2(a)所示，实施例1的高频用半导体元件收纳封装体13可以在陶瓷基板2的背面侧具备第一引线焊盘电极17作为选择性必要结构要素，该第一引线焊盘电极17与接合地线(G)3的第一引线焊盘电极5分体设置，而且经由配设于陶瓷基板2的内部的由导体金属构成的配线图案(未图示)与第一引线焊盘电极5电连接。
实施例1的高频用半导体元件收纳封装体13通过与用于接合地线(G)3的第一引线焊盘电极5分体地具备第一引线焊盘电极17，从而该第一引线焊盘电极17作为用于抑制在陶瓷基板2内流通的高频信号向外部泄漏或者噪声从外部侵入在陶瓷基板2内流通的高频信号的屏蔽层而发挥作用。
例如，通过将第二引线焊盘电极6的俯视方向上的三方(周围)利用由在第二引线焊盘电极6的左右成对配置的第一引线焊盘电极5、5和第一引线焊盘电极17[参照图2(a)]构成的接地层包围，能够发挥以下效果：抑制在第二引线焊盘电极6流通的高频信号向外部泄漏，并且防止噪声从外部侵入在第二引线焊盘电极6流通的高频信号。
[2]散热板8
进一步地，实施例1的高频用半导体元件收纳封装体13可以如图1(b)、图2(a)所示地在第一引线焊盘电极17上具备经由未图示的接合材料接合的散热板8作为选择性必要结构要素。
并且，在一并具备上述的第一引线焊盘电极17的情况下，该第一引线焊盘电极17除了上述的效果外，还能够用作散热板8的接合用焊盘。
而且，在实施例1的高频用半导体元件收纳封装体13具备散热板8的情况下，能够将从接合于半导体元件搭载用焊盘12的半导体元件散发的热高效地排放至外部，缓解陶瓷基板2的温度上升。
其结果，能够合适地抑制陶瓷基板2因升温而膨胀时，陶瓷基板2产生开裂或破碎。
[3]金属环10
除此之外，实施例1的高频用半导体元件收纳封装体13的基本形态也可以在框体9的开口部9a具备金属环10作为选择性必要结构要素。
此外，虽未特别图示，但是例如可以在框体9的最上表面上被接合由与第一引线焊盘电极5、第二引线焊盘电极6相同的导体金属构成的接合用焊盘，在该接合用焊盘上经由金属焊料等接合材料接合该金属环10。
根据具备这样的金属环10的高频用半导体元件收纳封装体13，能够在框体9的开口部9a通过缝焊接合金属制的盖体(未图示)。该情况下，框体9内的气密性高，因此能够制造并提供可靠性更高的高频用半导体元件收纳封装体。
此外，作为金属环10的材质，例如能够使用铁－镍－钴合金。
[4]螺钉固定构造
进一步地，虽未图示，但是，实施例1的高频用半导体元件收纳封装体13的基本形态可以具备用于能够将高频用半导体元件收纳封装体13相对于母基板14螺纹紧固的螺钉固定构造(螺钉插通部件)作为选择性必要结构要素。
虽未特别图示，但是该螺钉固定构造例如由在陶瓷基板2中在不接合地线(G)3、信号线(S)4侧的侧缘一体或分体地延伸设置的平板件(或折弯板体)构成，且具备用于使螺钉插通的螺钉插通孔。
另外，这样的螺钉固定构造可以在陶瓷基板2的左右至少设置一对。当然，这样的螺钉固定构造也可以在陶瓷基板2的左右设置两对以上。进一步地，作为构成螺钉固定构造的平板件的材质，能够使用金属、陶瓷。
并且，实施例1的高频用半导体元件收纳封装体13的基本形态通过具备上述那样的螺钉固定构造，能够大幅提高将高频用半导体元件收纳封装体13安装于母基板14时的可靠性。
此外，作为选择性必要结构要素的第一引线焊盘电极17、金属环10、以及螺钉固定构造可以分别单独地附加于实施例1的高频用半导体元件收纳封装体13的基本形态，也可以组合选择它们中的两种以上而附加于实施例1的高频用半导体元件收纳封装体13的基本形态。
此外，对于作为选择性必要结构要素的散热板8，实施例1的高频用半导体元件收纳封装体13能够仅在具备第一引线焊盘电极17的情况下附加于实施例1的高频用陶瓷基板1A的基本形态。
实施例2
接下来，参照图5，对本发明的实施例2的高频用陶瓷基板及使用该高频用陶瓷基板而成的高频用半导体元件收纳封装体的基本形态进行说明。
图5是本发明的实施例2的高频用陶瓷基板的GSSG构造的局部俯视图。此外，对于与图1至图4记载的部分相同的部分，标注相同的符号，省略对于其结构的说明。
如前面的图1(a)所示，在实施例1的高频用陶瓷基板1A中，地线(G)3及信号线(S)4在陶瓷基板2的缘端2a近旁具备弯曲部16，该情况下，该弯曲部16未安装于母基板14，成为被空气包围的状态。在这样的信号线(S)4的未安装区域(弯曲部16)，特性阻抗局部地大于期望的值，特别地，认为倾向于35～50GHz的频带的传输特性变差。
鉴于这样的情况，实施例2的高频用陶瓷基板1B对上述的实施例1的高频用陶瓷基板1A的基本形态附加了以下所示的技术内容。
如图5所示，在实施例2的高频用陶瓷基板1B中，将形成于信号线(S)4彼此之间的凹部7b的宽度设定为使接合于第二引线焊盘电极6的信号线(S)4的端部4b侧的宽度X1比形成于陶瓷基板2的缘端2a上的凹部7b的宽度X2大。
更具体而言，在实施例2的高频用陶瓷基板1B中，凹部7b的宽度X1、X2分别满足0.1X1＜X2＜X1。
该情况下，能够使信号线(S)4的未安装区域(弯曲部16)周围的特性阻抗下降，接近期望的值。
其结果，根据实施例2的高频用陶瓷基板1B，即使地线(G)3及信号线(S)4在陶瓷基板2的缘端2a近旁具备弯曲部16的情况，也能够使超过40GHz的高频信号的传输特性良好。
此外，虽未图示，但是实施例2的高频用半导体元件收纳封装体将上述的实施例1的高频用半导体元件收纳封装体13的基本形态的高频用陶瓷基板1A置换成上述实施例2的高频用陶瓷基板1B而成。
根据这样的实施例2的高频用半导体元件收纳封装体，能够同时发挥实施例2的高频用陶瓷基板1B的效果和实施例1的高频用半导体元件收纳封装体13的效果。
另外，实施例2的高频用半导体元件收纳封装体能够在其基本形态作为选择性必要结构要素将上述的第一引线焊盘电极17、金属环10、以及螺钉固定构造分别单独或组合选择于它们中的两种以上而附加。
此外，对于散热板8，实施例2的高频用半导体元件收纳封装体能够仅在具备第一引线焊盘电极17的情况下作为选择性必要结构要素附加。
并且，在对实施例2的高频用半导体元件收纳封装体的基本形态附加选择性必要结构要素的情况下，除了实施例2的高频用半导体元件收纳封装体的效果外，还能够单独或组合地发挥因具备各个选择性必要结构要素而引起的效果。
实施例3
接下来，参照图6，对本发明的实施例3的高频用陶瓷基板及使用该高频用陶瓷基板而成的高频用半导体元件收纳封装体的基本形态进行说明。
图6是本发明的实施例3的高频用陶瓷基板的GSSG构造的局部俯视图。此外，对于与图1至图5记载的部分相同的部分，标注相同的符号，省略对于其结构的说明。
实施例3的高频用陶瓷基板1C具有与上述的实施例2的高频用陶瓷基板1B相同的目的，且发挥相同的效果，但是其结构不同。
实施例3的高频用陶瓷基板1C对上述的实施例1的高频用陶瓷基板1A的基本形态附加以下所示的技术而成。
如图6所示，实施例3的高频用陶瓷基板1C的特征在于，在与陶瓷基板2的缘端2a重叠的位置不具有凹部7c。
更具体而言，实施例3的高频用陶瓷基板1C将从陶瓷基板2的缘端2a到凹部7c的距离Y设定在0.01mm＜Y＜0.5mm的范围内。
根据这样的实施例3的高频用陶瓷基板1C，能够使信号线(S)4的未安装区域(弯曲部16)周围的特性阻抗下降，接近期望的值。
其结果，根据实施例3的高频用陶瓷基板1C，即使地线(G)3及信号线(S)4在陶瓷基板2的缘端2a近旁具备弯曲部16的情况，也能够使超过40GHz的高频信号的传输特性良好。
此外，虽特别未图示，但是实施例3的高频用半导体元件收纳封装体将上述的实施例1的高频用半导体元件收纳封装体13的基本形态的高频用陶瓷基板1A置换成上述实施例3的高频用陶瓷基板1C而成。
根据这样的实施例3的高频用半导体元件收纳封装体，能够同时发挥实施例3的高频用陶瓷基板1C的效果和实施例1的高频用半导体元件收纳封装体13的效果。
另外，实施例3的高频用半导体元件收纳封装体能够在其基本形态作为选择性必要结构要素将上述的第一引线焊盘电极17、金属环10、以及螺钉固定构造分别单独或组合选择于它们中的两种以上而附加。
此外，对于散热板8，实施例3的高频用半导体元件收纳封装体能够仅在具备第一引线焊盘电极17的情况下作为选择性必要结构要素附加。
并且，在对实施例3的高频用半导体元件收纳封装体的基本形态附加选择性必要结构要素的情况下，除了实施例3的高频用半导体元件收纳封装体的效果外，还能够单独或组合地发挥因具备各个选择性必要结构要素而引起的效果。
实施例4
一般而言，在将用于高频用半导体元件收纳封装体的高频用陶瓷基板作为标准产品制造的情况下，大多情况下等间隔地配置地线(G)3及信号线(S)4。
与之相对，在实施例1至实施例3的高频用陶瓷基板1A～1C中，如上述的图2至图6所示，间隔LSS和间隔LGS不同，第一引线焊盘电极5和第二引线焊盘电极6也未等间隔配置。
因此，在实施例1至实施例3的高频用陶瓷基板1A～1C中，若在第一引线焊盘电极5及第二引线焊盘电极6上等间隔配置有地线(G)3及信号线(S)4构成的引线，则如上述的图2至图6所示，成为信号线(S)4的侧缘和第二引线焊盘电极6的第二侧缘6a接近或重叠的状态。
通常，地线(G)3、信号线(S)4在第一引线焊盘电极5、第二引线焊盘电极6上经由金属焊料11接合。
此时，在第一引线焊盘电极5、第二引线焊盘电极6上熔融的金属焊料11形成弯月面11a，从而地线(G)3、信号线(S)4一体接合于第一引线焊盘电极5、第二引线焊盘电极6上。
该情况下，第二引线焊盘电极6的宽度相对于信号线(S)4的宽度若不足够大，则经由金属焊料11接合它们时，在信号线(S)4的配置于第一侧缘5a侧的侧缘也能够形成充分的弯月面11a，因此，不会产生引起信号线(S)4与第二引线焊盘电极6的接合强度降低的问题。另外，如上所述地，为了在陶瓷基板2调整第二引线焊盘电极6周围的特性阻抗，缩窄第二引线焊盘电极6的宽度W是有效的。
并且，若缩窄第二引线焊盘电极6的宽度W，并且在第一引线焊盘电极5及第二引线焊盘电极6上每隔等间隔配置地线(G)3、信号线(S)4，则成为信号线(S)4的配置于第一侧缘5a侧的侧缘和第二引线焊盘电极6的第二侧缘6a接近或重叠的状态。
该情况下，在信号线(S)4的配置于第一侧缘5a侧的侧缘与第二引线焊盘电极6的第二侧缘6a之间无法形成有金属焊料11构成的充分的弯月面11a，存在信号线(S)4与第二引线焊盘电极6的接合强度显著降低的问题。
实施例4的高频用陶瓷基板1D及使用该高频用陶瓷基板1D而成的高频用半导体元件收纳封装体是鉴于这样的情况而发明的。
在此，参照图7，对实施例4的高频用陶瓷基板1D的基本形态进行说明。
图7(a)是本发明的实施例4的高频用陶瓷基板的GSSG构造的局部立体图，(b)是该GSSG构造的局部俯视图。此外，对于与图1至图6记载的部分相同的部分，标注相同的符号，省略对于其结构的说明。另外，实施例4的高频用陶瓷基板1D中形成于陶瓷基板2的GSSG构造是在一对地线(G)3之间并列设置一对信号线(S)4而成的GSSG构造。
如图7所示，实施例4的高频用陶瓷基板1D具备与上述的实施例1的高频用陶瓷基板1A的基本形态相同的结构，而且特征在于，在对陶瓷基板2进行俯视观察的情况下，接合于第二引线焊盘电极6的区域的信号线(S)4沿第一侧缘5a具备缺口部4a。
根据上述那样的实施例4的高频用陶瓷基板1D，通过在信号线(S)4的配置地线(G)3侧的侧缘形成缺口部4a，能够在形成该缺口部4a的区域形成有金属焊料11构成的弯月面11a。
其结果，能够提高信号线(S)4与第二引线焊盘电极6的接合强度。
因此，根据实施例4的高频用陶瓷基板1D，在将地线(G)3及信号线(S)4每隔等间隔地接合于陶瓷基板2上的情况下，相比实施例1至实施例3的高频用陶瓷基板1A～1C，能够制造并提供可靠性较高的高频用陶瓷基板。
此外，在实施例4的高频用陶瓷基板1D中，若具有缺口部4a的信号线(S)4的宽度过小，则存在信号线(S)4本身断开的问题。由此，在实施例4的高频用陶瓷基板1D中，需要使形成缺口部4a后的信号线(S)4的宽度至少为0.1mm以上。
另外，形成于第二引线焊盘电极6的两第二侧缘6a、6a与具有缺口部4a的信号线(S)4的两侧缘之间的弯月面11a优选俯视观察第二引线焊盘电极6时的宽度为0.1mm以上。
对于该点，若更详细地说明，则为，若接合于第二引线焊盘电极6的信号线(S)4的宽度足够大，则即使第二引线焊盘电极6的宽度W和在其之上接合的信号线(S)4的宽度相同，只要在信号线(S)4与第二引线焊盘电极6之间夹设金属焊料11而接合，就能够发挥充分的接合强度。
但是，在如本发明这样接合于第二引线焊盘电极6上的信号线(S)4的宽度极窄的情况下，在上述那样的方法中，无法发挥充分的接合强度。因此，需要在接合于第二引线焊盘电极6的信号线(S)4的两侧缘形成弯月面11a，补偿信号线(S)4的接合性。
因此，在实施例4的高频用陶瓷基板1D中，为了确保在接合于第二引线焊盘电极6的信号线(S)4的侧缘或周缘形成充分的弯月面11a的区域，优选如下述地设定第二引线焊盘电极6的宽度。优选以在第二引线焊盘电极6上载置信号线(S)4时，在该信号线(S)的左右两侧缘的每一个能够形成至少具有0.1mm的宽度的弯月面11a的方式，设定第二引线焊盘电极6的宽度(W)。也是就，第二引线焊盘电极6的宽度(W)优选为俯视观察信号线(S)4时的宽度(mm)加上0.2mm后的数值以上。
此外，虽特别未图示，但是实施例4的高频用半导体元件收纳封装体将上述的实施例1的高频用半导体元件收纳封装体13的基本形态的高频用陶瓷基板1A置换成上述实施例4的高频用陶瓷基板1D而成。
由此，根据这样的实施例4的高频用半导体元件收纳封装体，能够同时发挥实施例4的高频用陶瓷基板1D的效果和实施例1的高频用半导体元件收纳封装体13的效果。
另外，实施例4的高频用半导体元件收纳封装体能够在其基本形态作为选择性必要结构要素将上述的第一引线焊盘电极17、金属环10、以及螺钉固定构造分别单独或组合选择于它们中的两种以上而附加。
此外，对于散热板8，实施例4的高频用半导体元件收纳封装体能够仅在具备第一引线焊盘电极17的情况下作为选择性必要结构要素附加。
并且，在这样对实施例4的高频用半导体元件收纳封装体的基本形态附加选择性必要结构要素的情况下，除了实施例4的高频用半导体元件收纳封装体的效果外，还能够单独或组合地发挥因具备各个选择性必要结构要素而引起的效果。
最后，对为了确认本发明的高频用陶瓷基板的效果而进行的模拟结果进行说明。
此外，在这次的模拟1～4中，假定以下情况而进行：将用于接合一对地线(G)3的第一引线焊盘电极5一体形成，在陶瓷基板2的缘端2a近旁的切除第一引线焊盘电极5的一部分而形成的区域被接合用于接合一对信号线(S)4的一对第二引线焊盘电极6。另外，为了使各模拟的条件固定，按照固定的间距P配置地线(G)3及信号线(S)4。
此外，在这次的模拟1～4中，将陶瓷基板2(电介质基板)的材质指定为氧化铝，陶瓷基板2的材质也可以是玻璃陶瓷、氮化铝等其它陶瓷材料，该情况下，需要根据使用的陶瓷基板2的相对介电常数适当变更GSSG构造的各部位的尺寸。
一般而言，在安装电子部件(半导体元件)、光部件的陶瓷配线基板中，接合引线[地线(G)3、信号线(S)4等]的第一引线焊盘电极5、第二引线焊盘电极6的宽度越宽，由接合引线时使用的金属焊料11构成的弯月面11a区域越宽，由此，引线的接合强度提高效果提高。
另一方面，例如，在将地线(G)3、信号线(S)4等引线以0.8mm间距配置于陶瓷基板2上的情况下，若第一引线焊盘电极5、第二引线焊盘电极6的宽度大于0.3mm，则第一引线焊盘电极5与第二引线焊盘电极6之间的电场结合增强，引起该部分的特性阻抗的降低，出现35～50GHz的高频信号的传输特性变差的倾向。
模拟1中，设定下记图8(a)所示那样的GSSG构造1(比较例)，进行信号线(S)4的接合部位周围的特性阻抗(Ω)和反射Sdd11(dB)的模拟，且将其结果示于图8(b)、(c)。
图8(a)是为了模拟1而设定的GSSG构造1的概念图，(b)是表示该GSSG构造1的信号线(S)(差分信号线)的特性阻抗(Ω)的模拟结果的图表，(c)是表示该GSSG构造1的信号线(S)(差分信号线)的反射Sdd11(dB)的模拟结果的图表。此外，对于与图1至图7记载的部分相同的部分，标注相同的符号，省略对于其结构的说明。
另外，在图8(a)所示那样的模拟1的GSSG构造1中，如下表1那样设定陶瓷基板2、地线(G)3、信号线(S)4、第一引线焊盘电极5、第二引线焊盘电极6的材质。而且，在图8(a)所示那样的模拟1的GSSG构造1中，如下表1那样分别设定间隔LGS、间隔LSS、间距P、第二引线焊盘电极6的宽度W、构成地线(G)3及信号线(S)4的引线的宽度。
此外，图8(a)中，省略了在第一引线焊盘电极5、第二引线焊盘电极6接合地线(G)3、信号线(S)4的金属焊料11及由金属焊料11构成的弯月面11a的显示。
[表1]
GSSG构造1 材质/尺寸
陶瓷基板2 氧化铝
地线(G)3 铁－镍－钴合金
信号线(S)4 铁－镍－钴合金
第一引线焊盘电极5 钨金属化/镀Ni/镀Au
第二引线焊盘电极6 钨金属化/镀Ni/镀Au
弯月面11a形成用金属焊料11 银焊料
L<sub>GS</sub> 0.225mm
L<sub>SS</sub> 0.45mm
P 0.8mm
W 0.4mm
引线宽度 0.2mm
具有缺口部4a的部位的引线宽度 0.15mm
如图8(b)所示，GSSG构造1中，第二引线焊盘电极6附近的特性阻抗(Ω)为94(Ω)左右，比目标值100(Ω)大幅降低。因此，如图8(c)所示，表示反射的S参数Sdd11(dB)在频率35GHz附近也超过－20(dB)。因此，在图8(a)所示的GSSG构造1可使用的频带达到35GHz左右。
然后，基于上述模拟1的结果，为了使第二引线焊盘电极6周围的特性阻抗靠近100(Ω)，重新设定GSSG构造2(比较例)。更具体而言，在GSSG构造2中，使第二引线焊盘电极6的宽度W比上述的GSSG构造1的第二引线焊盘电极6的宽度W小。
对于这样的GSSG构造2及使用了该GSSG构造2的模拟2的结果，参照图9进行说明。
模拟2中，设定下记图9(a)所示那样的GSSG构造2，进行信号线(S)4的接合部位周围的特性阻抗(Ω)和反射Sdd11(dB)的模拟，且将其结果示于图9(b)、(c)。
图9(a)是为了模拟2而设定的GSSG构造2的概念图，(b)是表示该GSSG构造2的信号线(S)(差分信号线)的特性阻抗(Ω)的模拟结果的图表，(c)是表示该GSSG构造2的信号线(S)(差分信号线)的反射Sdd11(dB)的模拟结果的图表。此外，对于与图1至图8记载的部分相同的部分，标注相同的符号，省略对于其结构的说明。
另外，在图9(a)所示那样的模拟2的GSSG构造2中，如下表2那样设定陶瓷基板2、地线(G)3、信号线(S)4、第一引线焊盘电极5、第二引线焊盘电极6的材质。而且，在图9(a)所示那样的模拟2的GSSG构造2中，如下表2那样分别设定间隔LGS、间隔LSS、间距P、第二引线焊盘电极6的宽度W、构成地线(G)3及信号线(S)4的引线的宽度。
此外，图9(a)中，也省略了在第一引线焊盘电极5、第二引线焊盘电极6接合地线(G)3、信号线(S)4的金属焊料11及由金属焊料11构成的弯月面11a的显示。
[表2]
GSSG构造2 材质/尺寸
陶瓷基板2 氧化铝
地线(G)3 铁－镍－钴合金
信号线(S)4 铁－镍－钴合金
第一引线焊盘电极5 钨金属化/镀Ni/镀Au
第二引线焊盘电极6 钨金属化/镀Ni/镀Au
弯月面11a形成用金属焊料11 银焊料
L<sub>GS</sub> 0.265mm
L<sub>SS</sub> 0.53mm
P 0.8mm
W 0.32mm
引线宽度 0.2mm
具有缺口部4a的部位的引线宽度 0.15mm
如图9(b)所示，GSSG构造2中，与上述的GSSG构造1相比，通过缩小第二引线焊盘电极6的宽度W，从而能够使第二引线焊盘电极6附近的特性阻抗(Ω)靠近100(Ω)[参照图9(b)]。其结果，如图9(c)所示，在表示反射的S参数Sdd11(dB)中，成为－20(dB)以下的频带扩大至50GHz。因此，根据GSSG构造2，能够合适地传送直至50GHz的高频信号。
另一方面，在GSSG构造2中，由于引线焊盘电极6的宽度W变窄，预测信号线(S)4相对于第二引线焊盘电极6的接合强度显著降低，即使改善了高频带下的电传输特性，也不适合于实用。
为了提高信号线(S)4相对于第二引线焊盘电极6的接合强度，在使接合于第二引线焊盘电极6上的信号线(S)4的宽度或形成有缺口部4a的信号线(S)4的宽度在0.1～0.5mm的范围内的情况下，优选将第二引线焊盘电极6的宽度(W)设定为俯视观察信号线(S)4时的宽度(0.1～0.5mm)加上0.2mm后的数值(0.3～0.5mm)以上。也就是，优选以在俯视观察接合于信号线(S)4的第二引线焊盘电极6时，在相距信号线(S)4的左右两侧缘0.1mm以上的位置配置第二引线焊盘电极6的第二侧缘6a的方式，设定第二引线焊盘电极6的宽度(W)。
接下来，基于上述模拟2的结果，为了以不缩小第二引线焊盘电极6的宽度W的方式使第二引线焊盘电极6周围的特性阻抗靠近100(Ω)，重新设定GSSG构造3(比较例)。更具体而言，GSSG构造3中，在与上述的GSSG构造1相同的条件的基础上，在第二引线焊盘电极6彼此间形成有凹部7a。
对于这样的GSSG构造3及使用了该GSSG构造3的模拟3的结果，参照图10进行说明。
模拟1中，设定下记图10(a)所示那样的GSSG构造3(比较例)，进行信号线(S)4的接合部位周围的特性阻抗(Ω)和反射Sdd11(dB)的模拟，且将其结果示于图10(b)、(c)。
图10(a)是为了模拟3而设定的GSSG构造3的概念图，(b)是表示该GSSG构造3的信号线(S)(差分信号线)的特性阻抗(Ω)的模拟结果的图表，(c)是表示该GSSG构造3的信号线(S)(差分信号线)的反射Sdd11(dB)的模拟结果的图表。此外，对于与图1至图9记载的部分相同的部分，标注相同的符号，省略对于其结构的说明。
另外，在图10(a)所示那样的模拟3的GSSG构造3中，如下表3那样设定陶瓷基板2、地线(G)3、信号线(S)4、第一引线焊盘电极5、第二引线焊盘电极6的材质。而且，在图10(a)所示那样的模拟3的GSSG构造3中，如下表3那样分别设定间隔LGS、间隔LSS、间距P、第二引线焊盘电极6的宽度W、构成地线(G)3及信号线(S)4的引线的宽度、凹部7a的宽度X、深度D、长度Z。
此外，图10(a)中也省略了在第一引线焊盘电极5、第二引线焊盘电极6接合地线(G)3、信号线(S)4的金属焊料11及由金属焊料11构成的弯月面11a的显示。
[表3]
GSSG构造3 材质/尺寸
陶瓷基板2 氧化铝
地线(G)3 铁－镍－钴合金
信号线(S)4 铁－镍－钴合金
第一引线焊盘电极5 钨金属化/镀Ni/镀Au
第二引线焊盘电极6 钨金属化/镀Ni/镀Au
弯月面11a形成用金属焊料11 银焊料
L<sub>GS</sub> 0.225mm
L<sub>SS</sub> 0.45mm
P 0.8mm
W 0.4mm
引线宽度 0.2mm
具有缺口部4a的部位的引线宽度 0.15mm
凹部7a的宽度X 0.35mm
凹部7a的深度D 0.2mm
凹部7a的长度Z 0.7mm
如图10(a)所示，GSSG构造3中，通过在第二引线焊盘电极6彼此间设置凹部7a，如图10(b)所示，能够将第二引线焊盘电极6周围的特性阻抗改善至98(Ω)左右。
另一方面，如图10(c)所示，对于表示反射的S参数Sdd11(dB)，成为－20dB以下的频率达到38GHz，不适于38～50GHz的高频信号的传输。
作为该理由，我们认为，如图10(b)所示，GSSG构造3中，第二引线焊盘电极6周围的特性阻抗与信号线(S)4的弯曲部16周围的特性阻抗的差为3～4(Ω)左右。
进一步地，基于上述模拟3的结果，为了以不在第一引线焊盘电极5与第二引线焊盘电极6之间形成凹部7a的方式进一步缩小第二引线焊盘电极6周围的特性阻抗与信号线(S)4的弯曲部16周围的特性阻抗的差，设定了发明品的GSSG构造。
更具体而言，发明品的GSSG构造中，在上述的GSSG构造3的条件下，缩窄第二引线焊盘电极6彼此的间隔LSS，并且缩小凹部7a的宽度X。伴随该变更，第一引线焊盘电极5与第二引线焊盘电极6的间隔LGS比GSSG构造3变大。此外，在发明品的GSSG构造中，凹部7a的深度D与GSSG构造3相同。对于这样的发明品的GSSG构造及使用了该发明品的GSSG构造的模拟4的结果，参照图11进行说明。
模拟4中，设定下记图11(a)所示那样的发明品的GSSG构造，进行信号线(S)4的接合部位周围的特性阻抗(Ω)和反射Sdd11(dB)的模拟，且将其结果示于图11(b)、(c)。
图11(a)是为了模拟4而设定的发明品的GSSG构造的概念图，(b)是表示该发明品的GSSG构造的信号线(S)(差分信号线)的特性阻抗(Ω)的模拟结果的图表，(c)是表示该GSSG构造的信号线(S)(差分信号线)的反射Sdd11(dB)的模拟结果的图表。此外，对于与图1至图10记载的部分相同的部分，标注相同的符号，省略对于其结构的说明。
另外，在图11(a)所示那样的模拟4的GSSG构造(发明品)中，如下表4那样设定陶瓷基板2、地线(G)3、信号线(S)4、第一引线焊盘电极5、第二引线焊盘电极6的材质。而且，在图11(a)所示那样的模拟4的GSSG构造(发明品)中，如下表4那样分别设定间隔LGS、间隔LSS、间距P、第二引线焊盘电极6的宽度W、构成地线(G)3及信号线(S)4的引线的宽度、凹部7a的宽度X、深度D、长度Z。
此外，图11(a)中也省略了在第一引线焊盘电极5、第二引线焊盘电极6接合地线(G)3、信号线(S)4的金属焊料11及由金属焊料11构成的弯月面11a的显示。
[表4]
发明品的GSSG构造 材质/尺寸
陶瓷基板2 氧化铝
地线(G)3 铁－镍－钴合金
信号线(S)4 铁－镍－钴合金
第一引线焊盘电极5 钨金属化/镀Ni/镀Au
第二引线焊盘电极6 钨金属化/镀Ni/镀Au
弯月面11a形成用金属焊料11 银焊料
L<sub>GS</sub> 0.275mm
L<sub>SS</sub> 0.35mm
P 0.8mm
W 0.4mm
引线宽度 0.2mm
具有缺口部4a的部位的引线宽度 0.15mm
凹部7a的宽度X 0.25mm
凹部7a的深度D 0.2mm
凹部7a的长度Z 0.7mm
如图11(a)所示，发明品的GSSG构造中，成功地缩小了第二引线焊盘电极6周围的特性阻抗与信号线(S)4的弯曲部16周围的特性阻抗的差。更具体而言，发明品的GSSG构造中，第二引线焊盘电极6周围的特性阻抗被改善至98(Ω)左右，而且，能够将第二引线焊盘电极6周围的特性阻抗与信号线(S)4的弯曲部16周围的特性阻抗的差抑制在2(Ω)左右。
并且，发明品的GSSG构造中，如图11(c)所示，表示反射的S参数Sdd11成为－20dB以下的频率被改善至50GHz。
因此，根据发明品的GSSG构造，能够以不在第一引线焊盘电极5与第二引线焊盘电极6之间形成凹部，而且不缩窄第二引线焊盘电极6的宽度W的方式，降低第二引线焊盘电极6周围及信号线(S)4的弯曲部16周围特性阻抗的不一致。并且，由此，能够合适地传输直至50GHz的高频信号。
若用其它言语换句话说这一点，则为，在陶瓷基板2的相对介电常数为4.0以上的情况下，在GSSG构造中，以间隔LSS和间隔LGS满足LSS＜2LGS的方式配置第二引线焊盘电极6，而且在第二引线焊盘电极6、6之间形成凹部7a～7c的任一个(发明品的GSSG构造)，从而能够合适地传输直至50GHz的高频信号。此外，可用于发明品的GSSG构造的陶瓷基板的相对介电常数如下所示。
·氧化铝基板的相对介电常数：8.5～10(根据氧化铝含有率和添加物的种类的不同，相对介电常数不同)
·含氧化锆的氧化铝基板的相对介电常数：10～15
·氮化铝基板的相对介电常数：8.8
·各种玻璃陶瓷基板的相对介电常数：4～10(玻璃陶瓷的种类多，根据成分不同而相对介电常数不同)
·氮化硅基板的相对介电常数：8.1
而且，根据发明品的GSSG构造，能够极力减小形成于陶瓷基板2的凹部7a的数量和/或容积。由此，能够抑制发明品的陶瓷基板2的缘端2a近旁的强度的降低。
因此，能够合适地防止本发明的高频用陶瓷基板及使用了该高频用陶瓷基板而成的高频用半导体元件收纳封装体的制造时及使用时的陶瓷基板2的破损。其结果，根据本发明，能够制造并提高小型且高性能且可靠性高的高频用陶瓷基板及使用该高频用陶瓷基板而成的高频用半导体元件收纳封装体。
而且，根据发明品的GSSG构造，能够在陶瓷基板2上形成具有足够的宽度W的第二引线焊盘电极6，因此，在经由金属焊料11将信号线(S)4接合于第二引线焊盘电极6上的情况下，能够在信号线(S)4的侧缘确保用于形成足够的弯月面11a的区域。由此，即使在随着陶瓷基板2的小型化而第二引线焊盘电极6的区域狭小化的情况下，也能够防止第二引线焊盘电极6与信号线(S)4的接合强度的降低。
因此，根据发明品的GSSG构造，从这一点也能够制造并提供可靠性高的高频用陶瓷基板及使用该高频用陶瓷基板而成的高频用半导体元件收纳封装体。
生产上的可利用性
以上说明的那样的本发明能够合适地传输超过40GHz的电信号，而且，为具有高可靠性的高频用陶瓷基板及使用该高频用陶瓷基板而成的高频用半导体元件收纳封装体，可用于与电子部件相关的技术领域。
符号说明
1A～1D—高频用陶瓷基板，2—陶瓷基板，2a—缘端，3—地线(G)，4—信号线(S)，4a—缺口部，4b—端部，5—第一引线焊盘电极，5a—第一侧缘，6—第二引线焊盘电极，6a—第二侧缘，7a～7c—凹部，8—散热板，9—框体，9a—开口部，10—金属环，11—金属焊料，11a—弯月面，12—半导体元件搭载用焊盘，13—高频用半导体元件收纳封装体，14—母基板，15—接合用焊盘，16—弯曲部，17—第一引线焊盘电极，18—差分信号线。

Claims (6)

1.一种高频用陶瓷基板，其特征在于，
具有：平板状的陶瓷基板；接合于该陶瓷基板的背面侧的缘端近旁的一对地线(G)；被接合于一对上述地线(G)的接合位置的一个或一对第一引线焊盘电极；接合于一对上述地线(G)之间的至少一对信号线(S)；分别地被接合于各个上述信号线(S)的接合位置的第二引线焊盘电极；以及形成于该第二引线焊盘电极间的槽状的凹部，
一对上述信号线(S)形成一个差分信号线，
上述第二引线焊盘电极被接合于切除一个上述第一引线焊盘电极的一部分而成的区域，或者被接合于一对上述第一引线焊盘电极间，
在将上述第二引线焊盘电极的长边方向侧缘设为第二侧缘的情况下，与该第二侧缘对置配置的上述第一引线焊盘电极的第一侧缘和上述第二侧缘具备相互平行的部位，
将上述第一侧缘与上述第二侧缘的间隔设为LGS，将上述第二侧缘间的间隔设为LSS的情况下，满足LSS＜2LGS。
2.根据权利要求1所述的高频用陶瓷基板，其特征在于，
在将上述第二引线焊盘电极的宽度设为W，将上述凹部的深度设为D的情况下，满足D＜1.5W。
3.根据权利要求1或2所述的高频用陶瓷基板，其特征在于，
上述地线(G)及上述信号线(S)均在上述陶瓷基板的上述缘端近旁具备弯曲部，
在将上述信号线(S)的接合于上述第二引线焊盘电极侧的端部侧所配置的上述凹部的宽度设为X1，将上述陶瓷基板的上述缘端的上述凹部的宽度设为X2的情况下，满足0.1X1＜X2＜X1。
4.根据权利要求1或2所述的高频用陶瓷基板，其特征在于，
上述地线(G)及上述信号线(S)均在上述陶瓷基板的上述缘端近旁具备弯曲部，
上述陶瓷基板的上述缘端不具备上述凹部。
5.根据权利要求1～4中任一项所述的高频用陶瓷基板，其特征在于，
配置于一对上述地线(G)之间的上述差分信号线为一个，
在俯视观察上述陶瓷基板的情况下，上述信号线(S)的接合于上述第二引线焊盘电极的区域在配置上述第一侧缘侧的侧缘具备将上述信号线(S)沿伸长方向切除而形成的缺口部。
6.一种高频用半导体元件收纳封装体，其特征在于，具有：
权利要求1至权利要求5中任一项所述的高频用陶瓷基板；
被接合于上述陶瓷基板的主面侧的半导体元件搭载用焊盘；以及
以包围该半导体元件搭载用焊盘的方式配置且与上述陶瓷基板的上述主面侧一体接合的陶瓷制的框体。
CN201780040201.6A 2016-06-27 2017-05-16 高频用陶瓷基板及高频用半导体元件收纳封装体 Active CN109417054B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016127024 2016-06-27
JP2016-127024 2016-06-27
PCT/JP2017/018389 WO2018003332A1 (ja) 2016-06-27 2017-05-16 高周波用セラミックス基板および高周波用半導体素子収納パッケージ

Publications (2)

Publication Number Publication Date
CN109417054A true CN109417054A (zh) 2019-03-01
CN109417054B CN109417054B (zh) 2022-11-15

Family

ID=60786906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780040201.6A Active CN109417054B (zh) 2016-06-27 2017-05-16 高频用陶瓷基板及高频用半导体元件收纳封装体

Country Status (5)

Country Link
US (1) US10790245B2 (zh)
EP (1) EP3477693A4 (zh)
JP (1) JP6929283B2 (zh)
CN (1) CN109417054B (zh)
WO (1) WO2018003332A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113056092A (zh) * 2019-12-27 2021-06-29 Ngk电子器件株式会社 布线基板
CN114080674A (zh) * 2019-09-11 2022-02-22 Ngk电子器件株式会社 端子构造、封装体以及端子构造的制造方法
CN114730980A (zh) * 2019-11-13 2022-07-08 日本电信电话株式会社 高频线路结构、子组件、线路卡、以及高频线路结构的制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3684147A4 (en) * 2017-09-11 2021-08-25 NGK Electronics Devices, Inc. CONNECTION STRUCTURE FOR WIRING SUBSTRATE AND FLEXIBLE SUBSTRATE, AND BOX FOR STORING ELECTRONIC COMPONENTS
WO2020020347A1 (zh) * 2018-07-27 2020-01-30 京东方科技集团股份有限公司 功能面板及其制造方法、终端
WO2020020324A1 (zh) 2018-07-27 2020-01-30 京东方科技集团股份有限公司 信号传输方法及装置、显示装置
CN209248493U (zh) 2018-07-27 2019-08-13 京东方科技集团股份有限公司 功能面板及终端
WO2020020336A1 (zh) * 2018-07-27 2020-01-30 京东方科技集团股份有限公司 功能面板及其制造方法、终端
EP3961692A4 (en) * 2019-04-25 2023-05-24 Kyocera Corporation CIRCUIT BOARD, ENCAPSULATION OF AN ELECTRONIC ELEMENT PACKAGE AND ELECTRONIC DEVICE
WO2021084601A1 (ja) * 2019-10-29 2021-05-06 日本電信電話株式会社 高周波線路接続構造
USD920264S1 (en) * 2019-11-27 2021-05-25 The Noco Company Semiconductor device
USD932452S1 (en) * 2019-11-27 2021-10-05 The Noco Company Semiconductor device
US20230009571A1 (en) * 2019-11-28 2023-01-12 Kyocera Corporation Wiring base, package for storing semiconductor element, and semiconductor device
JP7242911B2 (ja) * 2020-01-24 2023-03-20 京セラ株式会社 配線基体および電子装置
CN115735274A (zh) 2020-06-29 2023-03-03 京瓷株式会社 布线基体以及电子装置
WO2022018793A1 (ja) * 2020-07-20 2022-01-27 日本電信電話株式会社 高周波パッケージ
CN114450775A (zh) * 2020-07-30 2022-05-06 日本电信电话株式会社 高频封装的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192687A1 (ja) * 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015030093A1 (ja) * 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015088028A1 (ja) * 2013-12-13 2015-06-18 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015137489A1 (ja) * 2014-03-13 2015-09-17 京セラ株式会社 電子部品収納用パッケージおよび電子装置
WO2016017574A1 (ja) * 2014-07-30 2016-02-04 京セラ株式会社 電子部品収納用パッケージおよびそれを備えた電子装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013042627A1 (ja) * 2011-09-22 2013-03-28 京セラ株式会社 電子部品載置用基板、電子部品収納用パッケージおよび電子装置
CN104364897B (zh) * 2012-10-29 2017-07-25 京瓷株式会社 元件收纳用封装件以及安装结构体
US10068818B2 (en) * 2015-05-20 2018-09-04 Kyocera Corporation Semiconductor element package, semiconductor device, and mounting structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192687A1 (ja) * 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015030093A1 (ja) * 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015088028A1 (ja) * 2013-12-13 2015-06-18 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015137489A1 (ja) * 2014-03-13 2015-09-17 京セラ株式会社 電子部品収納用パッケージおよび電子装置
WO2016017574A1 (ja) * 2014-07-30 2016-02-04 京セラ株式会社 電子部品収納用パッケージおよびそれを備えた電子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114080674A (zh) * 2019-09-11 2022-02-22 Ngk电子器件株式会社 端子构造、封装体以及端子构造的制造方法
CN114730980A (zh) * 2019-11-13 2022-07-08 日本电信电话株式会社 高频线路结构、子组件、线路卡、以及高频线路结构的制造方法
CN114730980B (zh) * 2019-11-13 2024-03-19 日本电信电话株式会社 高频线路结构、子组件、线路卡、以及高频线路结构的制造方法
CN113056092A (zh) * 2019-12-27 2021-06-29 Ngk电子器件株式会社 布线基板

Also Published As

Publication number Publication date
JP6929283B2 (ja) 2021-09-01
CN109417054B (zh) 2022-11-15
US20190148316A1 (en) 2019-05-16
WO2018003332A1 (ja) 2018-01-04
US10790245B2 (en) 2020-09-29
EP3477693A4 (en) 2019-06-12
EP3477693A1 (en) 2019-05-01
JPWO2018003332A1 (ja) 2019-04-11

Similar Documents

Publication Publication Date Title
CN109417054A (zh) 高频用陶瓷基板及高频用半导体元件收纳封装体
TWI307150B (en) Package for high frequency waves containing high frequency electronic circuit
US9532475B2 (en) High-frequency module
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6853252B2 (ja) 半導体素子実装用基板および半導体装置
JP6951535B2 (ja) 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP2007006065A (ja) 高周波信号伝送用の基板と半導体素子用パッケージ
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP5241609B2 (ja) 構造体，接続端子，パッケージ、並びに電子装置
US20220238400A1 (en) Insulating component, semiconductor package, and semiconductor apparatus
JP6958772B1 (ja) 半導体装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
WO2015012405A1 (ja) 素子収納用パッケージおよび実装構造体
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP4969490B2 (ja) 基板保持部材及びパッケージ、並びに電子装置
JP2017098070A (ja) 電子装置
JP4502543B2 (ja) セラミック端子および半導体素子収納用パッケージ
JP3628254B2 (ja) 半導体素子収納用パッケージ
JP2022049344A (ja) 光半導体装置
JP2015106567A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2012234880A (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2002324867A (ja) セラミック端子および半導体素子収納用パッケージ
JPH09199630A (ja) 多層配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant