JP2002324867A - セラミック端子および半導体素子収納用パッケージ - Google Patents

Abstract

(57)【要約】 【課題】 従来のセラミック端子に大電流を流すと、線
路導体の抵抗が高いためジュール熱が発生し、この熱に
よって半導体パッケージ内部に収容した半導体素子に誤
作動を発生させたり、熱破壊を招来するという問題があ
った。 【解決手段】 セラミック端子Ｆの平板部１は、複数の
セラミック層１ａが積層されて成るとともに内層導体層
６が設けられており、平板部１の上面に露出した線路導
体３が立壁部２の線路方向の両側で貫通導体Ａ，Ｂを介
して内層導体層６に電気的に接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣ，ＬＳＩ等の
半導体素子を収納するための半導体素子収納用パッケー
ジに用いられるセラミック端子および半導体素子収納用
パッケージに関するものである。

【０００２】

【従来の技術】近時の無線通信に代表される通信機器の
発達に伴って、高周波帯域において高出力で作動するＩ
Ｃ，ＬＳＩ等の半導体素子の需要が大幅に伸びている。
特に携帯電話の基地局に用いられるような情報機器で
は、限られた電力で高出力が得られ長時間の信号変換が
できるように高効率で動作する高出力用の半導体素子
と、これを収納する半導体素子収納用パッケージ（以
下、半導体パッケージという）が重要となってきてい
る。即ち、半導体素子内部での電力損失が小さく、印加
する直流電力を効率よく高周波電力に変換する半導体素
子と、この半導体素子を収納して、その性能を最大限引
き出すことができる半導体パッケージが望まれている。

【０００３】このようなことから、ガリウム・砒素（Ｇ
ａＡｓ）化合物半導体を用いたＭＥＳＦＥＴ（Metal Se
miconductor Field Effect Transistor:金属半導体電界
効果トランジスタ）の開発が進められてきたが、低電圧
時の特性、変換効率、大電流を流せないという点で問題
を有していた。しかしながら、近年、ＧａＡｓ化合物半
導体系ＨＢＴ（Heterojunction Bipolar Transistor：
ヘテロ接合バイポーラトランジスタ）などの半導体素子
が、ＭＥＳＦＥＴに比し優れた低電圧時の特性を有し、
また大きな直流電力を効率よく高周波電力に変換するこ
とのできる半導体素子として注目されるようになってき
ている。

【０００４】このような半導体素子を収納する半導体パ
ッケージを図４に示す。同図に示す半導体パッケージＤ
は、筒状の外周導体である金属管１１１ａの中心軸に絶
縁体としてのガラス１１１ｂを介して取着された中心導
体１１１ｃを有する入出力端子（同軸コネクタ）１１１
が、側部１０９ａに設けた貫通孔または切欠き部から成
る取付部１１０に嵌着される。この入出力端子１１１
は、取付部１１０において内部に収納される半導体素子
Ｅを気密に封止するように嵌着される。また、入出力端
子１１１は、半導体素子Ｅに大きな直流電力を入力する
とともに半導体素子Ｅから出力される高周波電力を外部
電気回路装置（図示せず）に伝達することを可能にして
いる。

【０００５】入出力端子１１１は、直流電力や高周波電
力が流れる円柱状、板状等の中心導体１１１ｃが、金属
基体１０９の側部１０９ａに設けた取付部１１０に充填
されたガラス１１１ｂを貫いて設けられるものであり、
側部１０９ａから電気的に絶縁された状態となってい
る。そして、この入出力端子１１１は例えば半導体素子
Ｅを作動させるための数Ａ〜十数Ａの大きな直流電力が
流れるような半導体パッケージに用いられる（特開平９
−１８１２０７号公報参照）。

【０００６】しかしながら、入出力端子１１１は、中心
導体１１１ｃがガラス１１１ｂで固定されている構造で
あるため、半導体パッケージＤ内の中心導体１１１ｃの
端部にワイヤボンダーでボンディングワイヤ（図示せ
ず）を接合して半導体素子Ｅに接続する際に、中心導体
１１１ｃの端部がワイヤボンダーのキャピラリー（Capi
llary：ワイヤ供給用細管）によって下方に押さえつけ
られる。その結果、中心導体１１１ｃを固定するガラス
１１１ｂにマイクロクラックが発生する場合がある。こ
のマイクロクラックが、半導体素子Ｅの作動時に発する
熱による中心導体１１１ｃとガラス１１１ｂとの熱膨張
差に起因した熱応力によって次第に大きくなり、最終的
に半導体パッケージＤ内部の気密性が損なわれるという
問題点を有していた。

【０００７】そこで、図４の入出力端子１１１に代え
て、図５に示すようなセラミック端子Ｃを用いた半導体
パッケージＤも特開平９−１８１２０７号公報に開示さ
れている。このセラミック端子Ｃは、セラミックグリー
ンシート積層法によって作製された縦断面形状が凸型状
であり、セラミックスからなる平板部１０１、および平
板部１０１上に線路導体１０３を挟んで取着されたセラ
ミックスからなる立壁部１０２とで構成されている。

【０００８】なお、図４および図５の従来例の説明にお
いて、同様の部材については同じ符号を付した。

【０００９】

【発明が解決しようとする課題】しかしながら、図５の
ような従来のセラミック端子Ｃにおいて、大きな直流電
力を流すために線路導体１０３の抵抗を小さくすること
が望まれるが、線路導体１０３の厚さは５〜２０μｍ程
度と非常に薄いため、その抵抗を小さくすることがきわ
めて困難である。従って、半導体素子Ｅの作動に必要な
十数Ａ〜数十Ａ程度の大きな直流電力をセラミック端子
Ｃに流すと、大きなジュール熱が発生していた。そし
て、この熱により、線路導体１０３が断線したり、また
半導体パッケージＤ内部の温度が上昇して内部の半導体
素子Ｅに誤作動を発生させたり、最終的に半導体素子Ｅ
を熱破壊させてしまうという問題があった。

【００１０】そこで、線路導体１０３の抵抗を小さくす
る構成として、線路導体１０３の幅を広げることが考え
られるが、線路導体１０３の幅を十分に抵抗が低下する
ような幅にまで広げると、必然的にセラミック端子Ｃの
大きさを数倍以上に大きくしなければならない。そのた
め、半導体パッケージＤの側部１０９ａに嵌着できなく
なるという問題点があった。

【００１１】また、線路導体１０３の厚さを厚くするこ
とにより抵抗を小さくすることができるが、その場合例
えば厚さが従来の数倍〜十数倍程度の線路導体１０３を
形成する必要があり、そうするとセラミック端子Ｃの平
板部１０１と立壁部１０２との接合部において、線路導
体１０３の幅方向の端部付近でセラミックグリーンシー
ト間に積層のための圧力がかかり難くなってセラミック
グリーンシート同士の良好な接合状態が得られない。そ
のため、セラミック端子Ｃの平板部１０１と立壁部１０
２との間に剥れ（デラミネーション）が生じることがあ
り、半導体パッケージＤ内部の気密性が損なわれ易いと
いう問題点があった。

【００１２】また、抵抗の小さい銅（Ｃｕ）から成る線
路導体１０３を用いることも考えられるが、Ｃｕの融点
が約１０８３℃と低いため、一般的に用いられている１
５００〜１６００℃で焼成されるアルミナ（Ａｌ₂Ｏ₃）
セラミックから成るセラミック端子Ｃ上に、同時焼成に
よって線路導体１０３を形成しようとすると、Ｃｕが融
解し流れて所望の形状の線路導体１０３を形成できない
という問題点があった。

【００１３】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、セラミック端子の線路導
体の抵抗を小さくすることにより、大きな直流電力を半
導体素子に供給することができ、従って半導体素子の作
動性を損なうことなく、また半導体パッケージの気密性
を損なうことのないセラミック端子、およびこのセラミ
ック端子を用いた半導体パッケージを提供することにあ
る。

【００１４】

【課題を解決するための手段】本発明のセラミック端子
は、上面の一辺側から対向する他辺側にかけて形成され
た線路導体を有するセラミックスから成る平板部および
該平板部の上面に前記線路導体を間に挟んで接合された
セラミックスから成る立壁部から構成され、かつ前記平
板部の下面と前記立壁部の上面ならびに前記平板部およ
び前記立壁部の前記線路導体の線路方向に略平行な両側
面に接地導体層が形成されているセラミック端子におい
て、前記平板部は、複数のセラミック層が積層されて成
るとともに内層導体層が設けられており、前記平板部の
上面に露出した前記線路導体が前記立壁部の前記線路方
向の両側で貫通導体を介して前記内層導体層に電気的に
接続されていることを特徴とする。

【００１５】本発明は、平板部の上面に露出した線路導
体が立壁部の線路方向の両側で貫通導体を介して内層導
体層に電気的に接続されていることにより、内層導体層
が線路導体に並列に接続されることとなり、従って線路
導体の両端間の抵抗を数分の１程度以下に小さくするこ
とができる。よって大きな直流電力を流すことが可能な
セラミック端子が得られる。なお、内層導体層の層数、
幅、長さを調整することにより、線路導体の両端間の抵
抗を制御することができる。

【００１６】本発明において、好ましくは、前記内層導
体層が複数の配線導体から形成されており、該複数の配
線導体は前記貫通導体の間で並列接続されていることを
特徴とする。

【００１７】本発明は、上記の構成とすることにより、
さらに線路導体の両端間の抵抗を小さくすることがで
き、よってさらに大きな直流電力を流すことができるセ
ラミック端子が得られる。

【００１８】また本発明の半導体パッケージは、略直方
体とされ、上側主面に形成された凹部の底面に半導体素
子を載置する載置部が設けられるとともに一側部から前
記凹部にかけて形成された貫通孔または切欠き部から成
るセラミック端子の取付部が形成された基体と、前記取
付部に嵌着された本発明のセラミック端子とを具備した
ことを特徴とする。

【００１９】本発明の半導体パッケージは、上記の構成
により、半導体素子の作動性を損なうことがなく、また
半導体パッケージの気密性を損なうことのない信頼性の
高いものとなる。

【００２０】

【発明の実施の形態】本発明のセラミック端子および半
導体パッケージを以下に詳細に説明する。図１は、本発
明のセラミック端子Ｆを半導体パッケージＤに用いた場
合の実施の形態の例の拡大断面図であり、また図２の
（ａ）は半導体パッケージＤの断面図を、（ｂ）はセラ
ミック端子Ｆの斜視図をそれぞれ示す。また、図３は本
発明のセラミック端子Ｆについて実施の形態の他の例を
示すものであり、平板部を構成するセラミック層の主面
に形成された内層導体層の平面図である。尚、本発明の
半導体パッケージには従来例を示す図４および図５と同
じ符号Ｄを付した。

【００２１】図１〜図３において、１は複数のセラミッ
ク層１ａからなる平板部、２は平板部１上に接合された
立壁部、３は平板部１の上面に形成された線路導体、３
ａおよび３ｂは、立壁部２の線路方向の両側に露出した
線路導体２の一方側および他方側である。４は、平板部
１の下面に形成された下部接地導体層、５は、平板部１
および立壁部２の線路方向に略平行な両側面に形成され
た側部接地導体層である。６は、平板部１の内部の複数
のセラミック層１ａの層間に形成された内層導体層、
Ａ，Ｂは、立壁部２の線路方向の両側に露出した線路導
体３の両端側３ａ，３ｂをそれぞれ内層導体層６に電気
的に接続するビアホール等の貫通導体である。７は、立
壁部２の上面に形成された上部接地導体層、８は半導体
素子Ｅの載置部、９は金属製の基体、９ａは基体１の側
部、１０はセラミック端子Ｆの取付部である。

【００２２】本発明のセラミック端子Ｆの基本構成は、
上面の一辺側から対向する他辺側にかけて形成された線
路導体３を有するセラミックスから成る平板部１および
平板部１の上面に線路導体３を間に挟んで接合されたセ
ラミックスから成る立壁部２から構成され、かつ平板部
１の下面と立壁部２の上面ならびに平板部１および立壁
部２の線路導体３の線路方向に略平行な両側面に接地導
体層が形成されているものである。そして、平板部１
は、複数のセラミック層１ａが積層されて成るとともに
内層導体層６が設けられており、平板部１の上面に露出
した線路導体３が立壁部２の線路方向の両側で貫通導体
Ａ，Ｂを介して内層導体層６に電気的に接続されてい
る。

【００２３】本発明のセラミック端子Ｆは、図１，図２
に示すように、下部接地導体層４、側部接地導体層５、
上部接地導体層７が半導体パッケージＤの側部９ａに設
けられた取付部１０にろう付けされる。これにより、取
付部１０において半導体パッケージＤを気密に封止する
とともに、外部電気回路装置からの大きな直流電力を半
導体パッケージＤの内部に収容されている半導体素子Ｅ
にボンディングワイヤ（図示せず）を介して伝達する機
能を有するものとなる。

【００２４】また、平板部１と立壁部２は電気的な絶縁
体としてのセラミックスから成り、立壁部２によって、
線路導体３が露出した一方側３ａと他方側３ｂとに区分
されている。

【００２５】セラミック端子Ｆは、例えばセラミック母
基板を多数個に分割する作製法、所謂従来公知の多数個
取りによる作製法によって作製され、平板部１や立壁部
２がアルミナ（Ａｌ₂Ｏ₃）、窒化アルミニウム（Ａｌ
Ｎ）、ムライト（３Ａｌ₂Ｏ₃・２ＳｉＯ₂）等のセラミ
ックスから成る。

【００２６】セラミック端子Ｆが例えばＡｌ₂Ｏ₃セラミ
ックスから成る場合には以下のようにして作製される。
まずＡｌ₂Ｏ₃の粉末と、焼結助材としての酸化カルシウ
ム（ＳｉＯ₂）、酸化カルシウム（ＣａＯ）、酸化マグ
ネシウム（ＭｇＯ）などの粉末と、適当なバインダー及
び溶剤とを混合してこれをスラリーとなす。次に、従来
周知のドクターブレード法などのテープ成形法によって
所定厚さのセラミックグリーンシートに成形する。次
に、焼成後にセラミック層１ａとなる厚さ０．１５ｍｍ
のセラミックグリーンシートを４枚準備し、最下層とな
るセラミックグリーンシートを除くものにビアホール用
の貫通導体Ａ，Ｂとなる貫通孔を周知の金型打抜き法で
打抜いて形成する。それらの貫通孔の内部に、例えばタ
ングステン（Ｗ）を主成分とし、バインダーおよび有機
溶剤が添加混合されてなる導体ペーストが周知のスクリ
ーン印刷法などで埋め込まれる。

【００２７】これらの貫通孔は、立壁部２の線路方向に
略垂直な両側面に近接して設けられ、具体的にはセラミ
ックグリーンシートの焼成後において、立壁部２の側面
から貫通導体Ａ，Ｂの中心が０．６〜１．５ｍｍ離れた
位置に設けられるのが好ましい。貫通導体Ａ，Ｂの中心
の位置が立壁部２の側面から０．６ｍｍ未満であると、
製造工程において立壁部２の接合位置が貫通導体Ａ，Ｂ
の上端面と重なる場合があり、貫通導体Ａ，Ｂの上端面
の凹凸状態によって良好な接合状態とならない場合があ
る。そのため、立壁部２が平板部１から剥れて気密性が
損なわれる場合がある。また、１．５ｍｍを超えると、
内層導体層６の長さが長くなりすぎて抵抗が大きくな
り、内層導体層６によって抵抗を低減させる効果が得ら
れ難くなる。

【００２８】また、立壁部２の側面から貫通導体Ａ，Ｂ
の中心が０．６〜１．５ｍｍ離れた位置に設けられてい
ると、線路導体３の露出した一方側３ａまたは他方側３
ｂに、外部電気回路装置からの大きな直流電力を半導体
パッケージ内部に入力するための外部リード端子（図示
せず）を接続する際に、貫通導体Ａ，Ｂの凹凸の大きい
上端面以外の部位に接合するのが容易になるという効果
がある。即ち、貫通導体Ａ，Ｂの上端面が、貫通導体
Ａ，Ｂとなる貫通孔への導体ペーストの充填不足や過剰
充填によって、凹んでいる場合や凸状に膨れている場合
があり、この場合に貫通導体Ａ，Ｂの上端面を覆って形
成された線路導体３の一方側３ａまたは他方側３ｂの表
面に凹凸が現れることとなる。この凹凸上に外部リード
端子が例えばＡｇロウを介してロウ付けされると、ロウ
材の厚さにバラツキが生じて外部リード端子の接合強度
が小さくなり易くなる。このような不都合を回避するた
めには、立壁部２の側面に貫通導体Ａ，Ｂの中心が上記
距離範囲程度に近接していることが好適である。

【００２９】また、立壁部２の側面から貫通導体Ａ，Ｂ
の中心が０．６〜１．５ｍｍ離れた位置に設けられてい
ると、線路導体３の露出した一方側３ａまたは他方側３
ｂに、半導体素子Ｅに接続されるボンディングワイヤを
接合する際に、ボンディングワイヤの接合位置を貫通導
体Ａ，Ｂの上端面から離すことが容易になるという効果
がある。即ち、貫通導体Ａ，Ｂの上端面が立壁部の側面
から１．５ｍｍを超えて離れていると、ボンディングワ
イヤの接合位置に近くなり、また貫通導体Ａ，Ｂの上端
面が凹んでいる場合や逆に凸に膨れている場合に、貫通
導体Ａ，Ｂの上端面を覆って形成された線路導体３の一
方側３ａまたは他方側３ｂの表面に凹凸が現れることと
なる。そして、その凹凸にボンディングワイヤが接合さ
れ易くなり、接合不良が発生し易くなる。このような不
都合を回避するためには、立壁部２の側面に貫通導体
Ａ，Ｂの中心が上記距離範囲程度に近接していることが
好適である。

【００３０】また、貫通導体Ａ，Ｂは焼成後における直
径が０．３〜１ｍｍであるのが好適である。０．３ｍｍ
未満の場合、大きな電流を流すことにより発生するジュ
ール熱により断線し易くなる。１ｍｍを超えると、導体
ペーストの粘度によって貫通導体Ａ，Ｂ内における導体
の形成状態が変わるのであるが、貫通導体Ａ，Ｂが太す
ぎて導体ペーストの被着不良や充填不良が発生し易くな
る。

【００３１】次に、導体ペーストを、焼成後の幅が例え
ば０．２〜１ｍｍ程度、厚さが５〜２０μｍ程度の線路
導体３となるように、最上層のセラミックグリーンシー
ト上に印刷塗布する。また、導体ペーストを、焼成後の
厚さが５〜２０μｍ程度、幅が０．２〜１ｍｍ程度の内
層導体層６となるように、セラミック層１ａとなるセラ
ミックグリーンシートの上面に、貫通導体Ａ，Ｂとなる
両貫通孔にかけて印刷塗布する。このとき、内層導体層
６は単層とされるか、または図３に示すように並列接続
された複数層から成るようにしてもよい。さらに、導体
ペーストを、焼成後の厚さが５〜２０μｍ程度の下部接
地導体層４となるように、最下層のセラミックグリーン
シートの下面に印刷塗布する。

【００３２】これらのセラミックグリーンシートを所定
の順序で積層し、平板部１となる多層構造のセラミック
グリーンシート積層体を得る。

【００３３】さらに、焼成後に立壁部２となる厚さ１ｍ
ｍ程度のセラミックグリーンシートを準備する。このセ
ラミックグリーンシートにおいて、平面視形状が細長い
長方形状の貫通孔が複数略平行に形成されるように打ち
抜くことにより、幅が１ｍｍ、長さが数十ｍｍの複数の
細長い帯状部を略平行に形成する。その帯状部の上面に
上部接地導体層７となる導体ペーストを、焼成後に５〜
２０μｍの厚さとなるように印刷塗布する。

【００３４】次に、上記セラミックグリーンシート積層
体上に、上記帯状部を有するセラミックグリーンシート
を積層圧着し、帯状部の両側にある長方形状の貫通孔を
長手方向に平行な中心線において切断することにより、
断面が凸型状のセラミックグリーンシートの積層体を得
る。さらに、この積層体を長手方向に対して垂直方向に
複数個に切断してセラミック端子Ｆとなる個片の積層体
を得、得られた個片の積層体の側面に側部接地導体層５
となるメタライズ層を焼成後に５〜２０μｍ程度の厚さ
になるように印刷塗布し、最後に１５００〜１６００℃
程度の高温で焼成することにより、セラミック端子Ｆが
得られる。

【００３５】こうして得られたセラミック端子Ｆは、図
２に示すように半導体パッケージＤの側部９ａに形成さ
れた貫通孔または切欠き部から成る取付部１０に嵌着さ
れ、半導体パッケージＤに収納される半導体素子Ｅに対
する直流電力の入力用端子として機能する。また、高周
波電力の出力用として他の取付部１０に嵌着されるセラ
ミック端子（図示せず）は、内層導体層６が形成される
ことはない。これは、高周波電力の出力用として特性イ
ンピーダンスを所定の値に整合する必要があり、その場
合内層導体層６があると特性インピーダンス整合が困難
になるからである。

【００３６】本発明のセラミック端子Ｆは、線路導体３
と内層導体層６とで並列回路が構成されていることか
ら、立壁部２を挟んで線路導体３の一方側３ａに入力さ
れた大きな直流電力は、貫通導体Ａを介して線路導体３
と内層導体層６とに分かれて伝達され、内層導体層６を
流れる直流電力は貫通導体Ｂによって線路導体３の他方
側３ｂに至り、線路導体３を流れる直流電力に合流す
る。そして、半導体パッケージＤの載置部８に載置され
ているバイポーラトランジスタなどの半導体素子Ｅに送
られて高周波電力に変換され、出力用のセラミック端子
から外部電気回路装置へと出力される。

【００３７】このように、本発明のセラミック端子Ｆに
よれば、外部電気回路装置からの大きな直流電力が、平
板部１に形成された、線路導体３および内層導体層６に
より構成される並列回路を流れることにより、線路導体
３を流れる電流が小さくなるため抵抗も小さくなり、大
きな熱が発生することがなくなる。また、従来のセラミ
ック端子Ｃでは、線路導体３の幅を広げようとするとセ
ラミック端子Ｃの大きさが数倍程度に大きくなり、半導
体パッケージＤの側部９ａに嵌着できなくなるという問
題があり、また線路導体３を厚くしようとするとセラミ
ックグリーンシート同士に接合不良が生じることから、
線路導体３の抵抗を低下させることが困難であったもの
が、本発明のセラミック端子Ｆにより、線路導体３の幅
や厚さを大きくせずにセラミック端子Ｆの大きさを従来
通りとすることができる。また、平板部１と立壁部２と
の接合部に接合不良が発生することがないものとなる。

【００３８】本発明のセラミック端子Ｆにおいて、内層
導体層６は単層または複数層設けることができるが、複
数層設ける場合１０層以下がよい。１０層を超えると、
抵抗値が減少しなくなる。また、内層導体層６の厚さは
５〜２５μｍがよく、５μｍ未満では、抵抗を下げるこ
とが困難になる。２５μｍを超えると、層間に剥離が発
生し易くなる。

【００３９】さらに、セラミック層１ａの厚さは１００
〜６３５μｍ程度がよく、１００μｍ未満では、位置合
せしたり積層すること自体が困難となり、実用性がなく
なる。６３５μｍを超えると、貫通導体用の貫通孔への
導体ペーストの充填や被着が困難となる。

【００４０】また本発明において、図３に示すように、
内層導体層６が複数の配線導体から形成されており、複
数の配線導体は貫通導体Ａ，Ｂの間で並列接続されてい
ることが好ましい。これにより、さらに線路導体３の両
端間の抵抗を小さくすることができ、よってさらに大き
な直流電力を流すことができるセラミック端子Ｆが得ら
れる。この場合、複数の配線導体の本数は２〜１０本が
よく、２本未満では、貫通導体Ａ，Ｂ間の抵抗の減少が
小さくジュール熱の発生が大きくなり易い。１０本を超
えると、抵抗減少効果が小さくなっていく。

【００４１】また、複数の配線導体は、貫通導体Ａ，Ｂ
との接続部より離れたものほど配線長が長くなり抵抗が
増大するので、貫通導体Ａ，Ｂとの接続部から離れるに
従って幅広に形成し抵抗を小さくするのがよく、全体と
して同程度の抵抗の配線導体から成るものとすることで
きる。

【００４２】そして、本発明の半導体パッケージＤは、
本発明のセラミック端子Ｆを基体９の側部９ａに設けた
取付部１０に例えばＡｇロウなどのロウ材で嵌着した構
成であり、さらに半導体素子Ｅを載置部８に載置して、
半導体素子Ｅ上の電極（図示せず）とセラミック端子Ｆ
の線路導体３の他方側３ｂとをボンディングワイヤを介
して電気的に接続し、基体９の上面にＦｅ−Ｎｉ−Ｃｏ
合金等から成る蓋体（図示せず）を接合することによ
り、半導体装置となる。

【００４３】かくして、本発明のセラミック端子Ｆを有
する半導体パッケージＤは、大きな直流電力で作動させ
る半導体素子Ｅを高い信頼性をもって収納することがで
きるものとなる。

【００４４】尚、本発明は上記実施の形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。例えば、上記実施の形態で
は、本発明のセラミック端子Ｆを半導体パッケージＤに
適用した場合について説明したが、混成集積回路基板の
入出力端子として本発明のセラミック端子Ｆを適用して
もよい。

【００４５】

【発明の効果】本発明は、セラミック端子の平板部は、
複数のセラミック層が積層されて成るとともに内層導体
層が設けられており、平板部の上面に露出した線路導体
が立壁部の線路方向の両側で貫通導体を介して内層導体
層に電気的に接続されていることにより、内層導体層が
線路導体に並列に接続されることとなり、従って線路導
体の両端間の抵抗を数分の１程度以下に小さくすること
ができる。よって、ジュール熱の発生を小さくすること
ができることから、大きな直流電力を流すことが可能な
セラミック端子が得られる。また、半導体素子の熱によ
る誤作動を防ぐことができる。

【００４６】さらに、線路導体の幅および厚さを大きく
することなく抵抗を小さくすることができるので、セラ
ミック端子を大型化する必要がないことから、半導体パ
ッケージを大型化することなく、さらにセラミック端子
の立壁部と平板部との接合部における剥れの発生を皆無
とした信頼性の高い半導体パッケージを得ることができ
る。

【００４７】また本発明は、好ましくは内層導体層が複
数の配線導体から形成されており、複数の配線導体は貫
通導体の間で並列接続されていることにより、さらに線
路導体の両端間の抵抗を小さくすることができ、よって
さらに大きな直流電力を流すことができるセラミック端
子が得られる。

【００４８】本発明の半導体パッケージは、略直方体と
され、上側主面に形成された凹部の底面に半導体素子を
載置する載置部が設けられるとともに一側部から凹部に
かけて形成された貫通孔または切欠き部から成るセラミ
ック端子の取付部が形成された基体と、取付部に嵌着さ
れた本発明のセラミック端子とを具備したことにより、
半導体素子の作動性を損なうことがなく、また半導体パ
ッケージの気密性を損なうことのない信頼性の高いもの
となる。

【図面の簡単な説明】

【図１】本発明のセラミック端子について実施の形態の
例を示す拡大断面図である。

【図２】本発明の半導体パッケージおよびセラミック端
子を示し、（ａ）は半導体パッケージの断面図、（ｂ）
はセラミック端子の斜視図である。

【図３】本発明のセラミック端子について実施の形態の
他の例を示すものであり、平板部の内層導体層が形成さ
れたセラミック層の平面図である。

【図４】従来の入出力端子を側部に有する半導体パッケ
ージの断面図である。

【図５】従来のセラミック端子を側部に有する半導体パ
ッケージの断面図である。

【符号の説明】

１：平板部 １ａ：セラミック層 ２：立壁部 ３：線路導体 ３ａ：線路導体の一方側 ３ｂ：線路導体の他方側 ４：下部接地導体層 ５：側部接地導体層 ６：内層導体層 ７：上部接地導体層 ８：載置部 ９：基体 ９ａ：側部 １０：取付部 Ａ，Ｂ：貫通導体 Ｄ：半導体パッケージ Ｅ：半導体素子 Ｆ：セラミック端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】 上面の一辺側から対向する他辺側にかけ
   て形成された線路導体を有するセラミックスから成る平
   板部および該平板部の上面に前記線路導体を間に挟んで
   接合されたセラミックスから成る立壁部から構成され、
   かつ前記平板部の下面と前記立壁部の上面ならびに前記
   平板部および前記立壁部の前記線路導体の線路方向に略
   平行な両側面に接地導体層が形成されているセラミック
   端子において、前記平板部は、複数のセラミック層が積
   層されて成るとともに内層導体層が設けられており、前
   記平板部の上面に露出した前記線路導体が前記立壁部の
   前記線路方向の両側で貫通導体を介して前記内層導体層
   に電気的に接続されていることを特徴とするセラミック
   端子。
2. 【請求項２】 前記内層導体層が複数の配線導体から形
   成されており、該複数の配線導体は前記貫通導体の間で
   並列接続されていることを特徴とする請求項１記載のセ
   ラミック端子。
3. 【請求項３】 略直方体とされ、上側主面に形成された
   凹部の底面に半導体素子を載置する載置部が設けられる
   とともに一側部から前記凹部にかけて形成された貫通孔
   または切欠き部から成るセラミック端子の取付部が形成
   された基体と、前記取付部に嵌着された請求項１または
   請求項２記載のセラミック端子とを具備したことを特徴
   とする半導体素子収納用パッケージ。