JP2015103619A - 素子収納用パッケージおよび実装構造体 - Google Patents

Abstract

【課題】 気密性に優れた素子収納用パッケージおよびその素子収納用パッケージを用いた実装構造体を提供すること。【解決手段】 素子収納用パッケージ２であって、上面に素子３の実装領域Ｒを有する基板４と、基板４上に実装領域Ｒを取り囲むように設けられた、一部に貫通孔Ｈを有する枠体５と、基板４上に貫通孔Ｈを通って枠体５の内外にわたって設けられた、貫通孔Ｈに沿って形成された溝Ｌを有するとともに貫通孔Ｈに嵌った金属部材６１と、枠体５の内外にわたって設けられた信号線路７を有するとともに溝Ｌに嵌ったセラミックス部材６２からなる入出力端子６と、を備え、溝Ｌは、上部よりも下部の幅が狭く形成されており、セラミックス部材６２が溝Ｌにろう材８を介して接続されている。【選択図】 図１

Description

本発明は、素子収納用パッケージおよびその素子収納用パッケージを用いる実装構造体に関する。

従来から、基板と、誘電体層の一主面に信号線路を形成し、誘電体層の他主面にグランド層を形成した入出力端子と、一部に入出力端子が設けられた枠体とを有する素子収納用パッケージが知られている（下記特許文献１参照）。そして、マイクロ波、ミリ波等の高周波で用いられる入出力端子においては、高周波の信号を効率良く伝送するために、比誘電率が低く誘電損失が小さい誘電体層を使用する必要がある。

かかる素子収納用パッケージは、入出力端子がセラミックス材料からなり、基板や枠体が金属材料からなるため、入出力端子に基板や枠体から熱応力が加わったときは、クラックなどが発生する虞がある。

特開平６−２８３６１８号公報

ところで、入出力端子にクラックなどが発生すると、素子収納用パッケージの気密性が損なわれる虞があった。

本発明は、上記に鑑みてなされたものであって、気密性に優れた素子収納用パッケージおよびその素子収納用パッケージを用いる実装構造体を提供することを目的とする。

本発明の一実施形態に係る素子収納用パッケージは、上面に素子の実装領域を有する基板と、前記基板上に前記実装領域を取り囲むように設けられた、一部に貫通孔を有する枠体と、前記基板上に前記貫通孔を通って前記枠体の内外にわたって設けられた、前記貫通孔に沿って形成された溝を有するとともに前記貫通孔に嵌った金属部材と、前記枠体の内外にわたって設けられた信号線路を有するとともに前記溝に嵌ったセラミックス部材からなる入出力端子と、を備え、前記溝は、上部よりも下部の幅が狭く形成されており、前記セラミックス部材が前記溝にろう材を介して接続されていることを特徴とする。

本発明によれば、気密性に優れた素子収納用パッケージおよびその素子収納用パッケージを用いる実装構造体を提供することができる。

本実施形態に係る実装構造体の外観斜視図であって、蓋体を取り外した状態を示している。 本実施形態に係る素子収納用パッケージの外観斜視図である。 本実施形態に係る素子収納用パッケージの外観斜視図であって、分解した状態を示している。 本実施形態に係る素子収納用パッケージの入出力端子を拡大した外観斜視図である。 本実施形態に係る素子収納用パッケージの平面図である。 本実施形態に係る素子収納用パッケージの側面図であって、入出力端子を正面から見た状態を示している。 本実施形態に係る素子収納用パッケージの入出力端子の外観斜視図であって、分解した状態を示している。 図７に示した入出力端子の正面図であって、入出力端子を正面から見た状態を示している。 図７に示した入出力端子の側面図であって、入出力端子を側面から見た状態を示している。 一変形例に係る素子収納用パッケージの外観斜視図である。

以下に添付図面を参照して、本発明にかかる素子収納用パッケージおよび実装構造体の実施形態を詳細に説明する。なお、本発明は以下の実施形態に限定されないものである。

＜実装構造体の概略構成＞
図１は、本実施形態に係る実装構造体１を示す概観斜視図である。図２は、図１の実装構造体１に用いられる素子収納用パッケージの概観を示す斜視図である。実装構造体１は、テレビ等の家電機器、携帯電話、コンピュータ機器、無線基地局または衛星搭載機器等の電子機器に用いるものである。特に、マイクロ波、ミリ波等の高周波で用いられる電子機器の高周波回路に用いられる。

実装構造体１は、素子収納用パッケージ２と、素子収納用パッケージ２に実装された素子３とを備えている。素子収納用パッケージ２は、例えば、半導体素子、光半導体素子、トランジスタ、ダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる素子３を実装するのに用いるものである。

素子収納用パッケージ２は、上面に素子３の実装領域Ｒを有する基板４と、基板４上に実装領域Ｒを取り囲むように設けられた、一部に貫通孔Ｈを有する枠体５と、貫通孔Ｈを通って枠体５の内外にわたって設けられた入出力端子６とを備えている。なお、素子収納用パッケージ２は、基板４の実装領域Ｒに素子３を実装し、素子３と入出力端子６とを電気的に接続することで、実装構造体１として用いることができる。

素子３は、台座３ａ上に実装される。台座３ａは、素子収納用パッケージ２の内部の実装領域Ｒに設けられる。台座３ａは、素子３を実装するものであって、素子３の高さ位置を調整することができる。台座３ａは、絶縁材料からなり、台座３ａの上面に素子３と電気的に接続される電気配線が形成されている。

基板４は、平面視したとき四角形状に形成された部材である。基板４は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。基板４は、熱伝導率を良好にして、実装領域Ｒに実装した素子３から発生する熱を効率良く基板４を介して外部に放散させる機能を備えている。なお、基板４の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。また、基板４の熱膨張率は、例えば４ｐｐｍ／℃以上１８ｐｐｍ／℃以下に設定されている。

また、基板４は、例えば、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形
状に製作される。なお、基板４の一辺の長さは、例えば３ｍｍ以上５０ｍｍ以下に設定されている。また、基板４の厚みは、例えば０．３ｍｍ以上５ｍｍ以下に設定されている。

また、基板４の表面は、酸化腐食の防止、あるいは実装領域Ｒに素子３や台座３ａを半田付けやろう付けしやすくするために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の鍍金層が形成されている。基板４の実装領域Ｒは、基板４の上面に枠体５を接続したときに、平面視して枠体５で囲まれる領域である。なお、本実施形態では、基板４の形状は、平面視したときに四角形状としているが、素子３を実装することが可能であれば、平面視したときに四角形状に限られず、多角形状または円形状や楕円形状等であってもよい。なお、基板４の角は、平面視して、Ｃ面やＲ面が形成されていてもよい。

枠体５は、基板４の実装領域Ｒを取り囲むように設けられ、素子３を外部から保護するための部材である。また、枠体５は、側面の一部に入出力端子６を設ける貫通孔Ｈが形成されている。枠体５は、接合部材を介して基板４に接続される。なお、接合部材は、例えば、銀、銅、金、アルミ二ウムまたはマグネシウム等からなり、ニッケル、カドミウムまたは燐等の添加物を含有してもよい。

また、枠体５は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。枠体５は、実装領域Ｒに素子３が実装されている状態で、素子３から発生する熱を効率良く枠体５の外部に発散させる機能を備えている。なお、枠体５の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。また、枠体５の熱膨張率は、例えば４ｐｐｍ／℃以上１８ｐｐｍ／℃以下に設定されている。

貫通孔Ｈは、図３に示すように、枠体５の側面から下面にかけて矩形状に切り掛かれたものである。貫通孔Ｈの大きさは、上下方向の長さが例えば１ｍｍ以上１０ｍｍ以下に設定されている。また、貫通孔Ｈは、枠体５の縁に沿った方向の長さが例えば０．５ｍｍ以上５ｍｍ以下に設定されている。また、貫通孔Ｈは、枠体５の貫通孔Ｈに沿った方向の長さが例えば０．３ｍｍ以上３ｍｍ以下に設定されている。

入出力端子６は、枠体５の貫通孔Ｈに設けられる。入出力端子６は、マイクロ波、ミリ波等の高周波の信号を伝送するためのものである。入出力端子６は、基板４上に貫通孔Ｈを通って枠体５の内外にわたって設けられる。入出力端子６は、貫通孔Ｈに沿って形成された溝Ｌを有するとともに貫通孔Ｈに嵌った金属部材６１と、枠体５の内外にわたって設けられた信号線路７を有するとともに溝Ｌに嵌ったセラミックス部材６２から構成されている。

金属部材６１は、セラミックス部材６２を固定するものである。金属部材６１は、図７または図８に示すように、溝Ｌを有し枠体５の貫通孔Ｈに嵌る。金属部材６１は外形が、図９に示すように、側面視して、上面の中央部分が上に突出した凸状に形成されている。金属部材６１の下面は、平坦である。また、溝Ｌは、図８に示すように、正面視して、金属部材６１の一面から他面までを貫通しており、上部よりも下部の幅が狭く形成されている。具体的には、溝Ｌは、幅が二段階になっている。溝Ｌの下部は、例えば幅が０．３ｍｍ以上４．８ｍｍ以下であって、溝Ｌの上部は、例えば幅が０．４ｍｍ以上４．９ｍｍ以下に形成されている。

溝Ｌは、金属部材６１の下面に沿って、底面を有しており、底面が平坦に形成されている。また、溝Ｌの内面は、段差があり、上部と下部に分かれる。かかる上部および下部の内面ともに、溝Ｌの底面に対して垂直に沿って形成されており、平坦に形成されている。
溝Ｌの下部は、上下方向の長さが、例えば０．５ｍｍ以上８ｍｍ以下である。また、溝Ｌの上部は、上下方向の長さが、例えば０．５ｍｍ以上５ｍｍ以下である。

金属部材６１は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。金属部材６１の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。また、金属部材６１の熱膨張率は、例えば４ｐｐｍ／℃以上１８ｐｐｍ／℃以下に設定されている。

セラミックス部材６２は、第１誘電体層６２ａと、第１誘電体層６２ａ上の一部に設けられた第２誘電体層６２ｂとを有している。また、セラミックス部材６２は、第１誘電体層６２ａと第２誘電体層６２ｂの間に、枠体５の内外を電気的に接続する信号線路７が設けられている。

また、セラミックス部材６２は、下面、上面および側面に接地導体層が形成されている。ここで、セラミックス部材６２の上面とは、第２誘電体層６２ｂの上面に相当する。なお、接地導体層は、共通の電位、例えばアース電位にする機能を備えている。また、接地導体層は、例えば、タングステン、モリブデンまたはマンガン等で形成されたメタライズ金属層と、メタライズ金属層上にニッケルメッキ層が形成されたものである。

信号線路７は、所定の電気信号を伝達する機能を備えている。信号線路７は、例えば、マイクロストリップ線路またはコプレーナ線路として用いる。信号線路７は、例えば、タングステン、モリブデンまたはマンガン等で形成されたメタライズ金属層上に、ニッケルメッキ層および金メッキ層が形成されてなる。また、信号線路７の線路幅は、信号線路７に伝わる信号の波長の４分の１以下であって、例えば０．０５ｍｍ以上０．５ｍｍ以下に設定されている。なお、信号線路７には、リード端子が接続される。リード端子は、外部の電子機器等と素子３とを電気的に接続するための部材である。リード端子は、接合部材を介したり、ワイヤボンディング介したりして、信号線路７上に接続される。そして、信号線路７とリード端子とが電気的に接続される。なお、信号線路７には、リード端子と同様に、ボンディングワイヤを用いることもできる。

第１誘電体層６２ａおよび第２誘電体層６２ｂは、絶縁性の基板であって、例えば、酸化アルミニウム、窒化アルミニウムまたは窒化珪素等の無機材料、あるいはエポキシ樹脂、ポリイミド樹脂またはエチレン樹脂等の有機材料、あるいはアルミナまたはムライト等のセラミック材料、あるいはガラスセラミック材料等からなる。または、これらの材料のうち複数の材料を混合した複合系材料からなる。なお、第１誘電体層６２ａおよび第２誘電体層６２ｂの厚みは、信号線路７に伝わる信号の波長の２分の１以下であって、例えば０．１ｍｍ以上２ｍｍ以下に設定されている。

また、第１誘電体層６２ａまたは第２誘電体層６２ｂには、多数のフィラーが含有されていても構わない。第１誘電体層６２ａまたは第２誘電体層６２ｂが有機材料からなる場合は、第１誘電体層６２ａまたは第２誘電体層６２ｂにフィラーが含有されていることによって、第１誘電体層６２ａまたは第２誘電体層６２ｂの硬化前の粘度を調整することができ、第１誘電体層６２ａまたは第２誘電体層６２ｂの厚み寸法を所望の値に近づけることができる。フィラーは、例えば球状であって、フィラーの径は、例えば０．０５μｍ以上６μｍ以下に設定されており、熱膨張率は、例えば−５ｐｐｍ／℃以上５ｐｐｍ／℃以下である。なお、フィラーは、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウムまたは水酸化アルミニウム等からなる。

また、第１誘電体層６２ａまたは第２誘電体層６２ｂに含有されるフィラーの比誘電率
は、第１誘電体層６２ａまたは第２誘電体層６２ｂを構成する材料の比誘電率よりも小さく設定することができる。このように、第１誘電体層６２ａまたは第２誘電体層６２ｂの比誘電率よりも小さい低誘電率のフィラーとすることで、入出力端子６をさらに低誘電率化することができ、信号線路７に伝送される信号の伝送効率を向上させることができる。

信号線路７に伝達される信号は、信号線路７の直上または直下に位置する材料に起因して、伝送特性が変化するが、伝送特性の変化が大きいと信号線路７に伝達される信号の反射量が大きくなる。そして、信号線路７は、枠体５の内外を電気的に接続するために、枠体５の内外に延在して形成されている。そのため、平面視して信号線路７と枠体５とが重なる領域が、信号線路７に伝達される信号の伝送特性の変化が大きい。本実施形態においては、信号線路７と枠体５とが重なる領域において、信号線路７の直上および直下に誘電体層の一部を貼り合わせて、信号線路７が大気と接する領域を低減する。その結果、信号線路７に伝達される信号の伝送特性の変化を抑制し、信号線路７に伝送される高周波の反射を低減することができる。

セラミックス部材６２は、上下方向の長さが、例えば０．８ｍｍ以上９．８ｍｍ以下に設定されている。また、セラミックス部材６２は、貫通孔Ｈに沿った方向の長さが、例えば１ｍｍ以上１０ｍｍ以下に設定されている。また、セラミックス部材６２は、貫通孔Ｈに直交する平面方向の長さが、例えば０．２ｍｍ以上４．７ｍｍ以下に設定されている。つまり、セラミックス部材６２は、図８に示すように、正面視して、上下方向の長さが、貫通孔Ｈに直交する平面方向の長さよりも長くなるように設定されている。換言すれば、セラミックス部材６２は、正面視して、上下方向の長さを平面方向の長さで割った比が１を超えるように設定されている。

セラミックス部材６２の幅を正面視して薄くし、そこに信号線路７を設けることで、電気的に信号線路７の周波数特性を向上できるという作用効果を奏する。即ち、セラミックス部材６２は、信号線路７と金属部材６１との間に生じる電界分布の広がりを抑制できるとともに安定化させることができ、特性インピーダンスの変動および隣接する高周波信号とのクロストークを抑制できることから、信号線路７の周波数特性を向上できる。

第１誘電体層６２ａは、溝Ｌの下部に嵌る。そして、第１誘電体層６２ａの側面のうち、第２誘電体層６２ｂ寄りの箇所は、溝Ｌの内面と隙間があく。溝Ｌの内面のうち段差がある箇所を境に、段差の上側に隙間があく。また、第２誘電体層６２ｂの側面は、溝Ｌの内面と隙間があき、その隙間にろう材８が充填される。セラミックス部材６２は、第１誘電体層６２ａの側面との間隔が狭い溝Ｌの下部により、セラミックス部材６２の傾きや位置ズレが抑制される。なお、隙間は、貫通孔Ｈに直交する平面方向の長さが、例えば０．１ｍｍ以上０．５ｍｍ以下に設定されている。

仮に、第１誘電体層６２ａの側面と溝Ｌの下部との間隔が広い場合には、溝Ｌの深さ方向および長さ方向におけるセラミックス部材６２の傾きや位置ズレが大きくなる。また、溝Ｌの段差の上側とセラミックス部材６２の側面との間に隙間が設けられない場合には、金属部材６１は、セラミックス部材６２および金属部材６１が熱膨張や熱収縮する際にセラミックス部材６２に加えられる応力を低減できず、セラミックス部材６２の割れやクラックを抑制し難くなる。

本実施形態では、金属部材６１は、溝Ｌの段差の上側とセラミックス部材６２の側面との間に隙間が設けられるとともにろう材が充填されることにより、セラミックス部材６２および金属部材６１が熱膨張や熱収縮する際にセラミックス部材６２に加えられる応力を低減でき、セラミックス部材６２の割れやクラックを抑制できる。

ろう材８は、隙間に充填される。ろう材８は、セラミックス部材６２を金属部材６１の溝Ｌに嵌めて、セラミックス部材６２を金属部材６１に固定することができる。セラミックス部材６２は、溝Ｌの内面にろう材８を介して固定される。セラミックス部材６２は、ろう材８が被着しやすいように、溝Ｌの内面と対向する側面に接地導体層となる金属層が下地として形成されている。なお、ろう材８は、例えば、銀、銅、金、アルミ二ウムまたはマグネシウム等からなり、ニッケル、カドミウムまたは燐等の添加物を含有してもよい。

ろう材８は、隙間に充填されることで、セラミックス部材６２と金属部材６１との間が金属層を介して塞がれる。そして、金属部材６１の溝Ｌにろう材８を介して接続されたセラミックス部材６２を有する入出力端子６が構成される。

ろう材８は、金属部材６１やセラミックス部材６２よりも変形しやすく、金属部材６１がセラミック部材６２に対して熱膨張や熱収縮を起こしても、金属部材６１とセラミックス部材６２の間に充填されたろう材８が変形して、金属部材６１からろう材８を介してセラミックス部材６２に加わる応力を緩和し、低減することができる。また、金属部材６１とセラミックス部材６２の溝Ｌを二段階として、セラミックス部材６２の側面のうち上方に位置する箇所は金属部材６１と間を空けて設けられ、金属部材６１からセラミックス部材６２に直接応力が加わることを抑制することができる。

素子収納用パッケージ２に、素子３を半田等を介して基体４の実装領域Ｒに実装することで、実装構造体１を構成することができる。ＩＣまたはＬＳＩ等の半導体素子を実装する場合、半導体素子としては、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等を用いることができる。また、素子３の上面と、枠体５内に位置する入出力端子６の信号線路７とをボンディングワイヤを介して電気的に接続されている。

枠体５上には、蓋体９が設けられる。蓋体９は、枠体５内の気密性を保つための機能を備えている。蓋体９は、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金、あるいは酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック等のセラミックスから成る。また、蓋体９は、枠体６の上面に、例えば半田等の接合部材を介して接合されたり、シーム溶接によって接合されたりする。

本実施形態によれば、素子３の発する熱が基板２を介して枠体５に伝わり、枠体５が熱膨張や熱収縮を起こしても、枠体５から入出力端子６に加わる応力が、直接セラミック材料からなる部分に加わりにくくすることができる。具体的には、枠体５から金属部材６１に加わり、さらに、金属部材６１からろう材８を介してセラミックス部材６２に加わるため、セラミックス部材６２にクラック等が発生しにくくすることができる。その結果、入出力端子６が破壊されるのを抑制することができ、パッケージの気密性を良好に保つことができる。また、入出力端子６のろう材８が応力を緩和することによって、セラミックス部材６２が破壊されず、信号線路７の伝送特性が低下するのを抑制することができ、電気的特性が優れた素子収納用パッケージ２および実装構造体１を提供することができる。

なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。なお、図１０に示すように、金属部材６１に複数の溝Ｌを設けて、それぞれの溝Ｌにろう材８を介してセラミックス部材６２を設けた入出力端子６を用いてもよい。

また、金属部材６１は、セラミックス部材６２の側面と溝Ｌの下部との間に隙間を設け
るとともに、溝Ｌの上部の内面からセラミックス部材６２側への段差を設け、セラミックス部材６２の側面を溝Ｌの上部に嵌めてもよい。これにより、セラミックス部材６２は、第１誘電体層６２ａや第２誘電体層６２ｂの側面との間隔が狭い溝Ｌの上部により、溝Ｌの深さ方向および長さ方向の傾きや位置ズレが抑制される。さらに、金属部材６１は、溝Ｌの段差の下側とセラミックス部材６２の側面との間に隙間が設けられるとともにろう材が充填されることにより、セラミックス部材６２および金属部材６１が熱膨張や熱収縮する際にセラミックス部材６２に加えられる応力を低減でき、セラミックス部材６２の割れやクラックを抑制できる。また、溝Ｌは、底部から段差部までの高さをＨａ、セラミックス部材６２の高さをＨｂとする場合、Ｈａ／Ｈｂ≧１／２であることが好ましい。これにより、セラミックス部材６２は、溝Ｌの深さ方向および長さ方向の傾きや位置ズレがより抑制される。また、セラミックス部材６２および溝Ｌは、図８の正面図において、セラミックス部材６２の幅方向の中心線において線対称に設定する。これにより、セラミックス部材６２および溝Ｌは、セラミックス部材６２および金属部材６１が熱膨張や熱収縮する際に生じる応力を分散でき、セラミックス部材６２の割れやクラックを抑制できる。

＜実装構造体の製造方法＞
ここで、図１に示す実装構造体１の製造方法を説明する。まず、基板４、枠体５、金属部材６１のそれぞれを準備する。基板４、枠体５、金属部材６１のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属研磨や切削加工等の金属加工法を用いることで、所定形状に製作される。その結果、金属部材６１に二段階の溝Ｌを設けることができる。

次に、入出力端子６を準備する。ここでは、セラミックス部材６２の材料として、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等を用いることができる。セラミックス部材６２の材料が酸化アルミニウム質焼結体から成る場合、まず、酸化アルミニウム、酸化珪素、酸化マグネシウムまたは酸化カルシウム等の原料粉末に有機バインダー、可塑剤または溶剤等を添加混合して泥漿状と成すとともに、シート状に成形、乾燥されたグリーンシートを準備する。そして、第１誘電体層６２ａおよび第２誘電体層６２ｂの形状に打ち抜き加工されたグリーンシートを準備し、焼結前の第１誘電体層６２ａおよび第２誘電体層６２ｂを作製する。

また、タングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、打ち抜き加工された焼結前の第１誘電体層６２ａの上面に対して、例えばスクリーン印刷法を用いて、金属ペーストを塗って信号線路７を形成する。また、第１誘電体層６２ａの下面に対して、例えばスクリーン印刷法を用いて、金属ペーストを塗って接地導体層を形成する。さらに、第１誘電体層６２ａおよび第２誘電体層６２ｂを積層したときに、両者を取り囲む箇所に、例えばスクリーン印刷法を用いて接地導体層を形成する。

次に、焼結前の第１誘電体層６２ａ上に焼結前の第２誘電体層６２ｂを積層して加圧することで、両者を密着させる。そして、金属ペーストを印刷塗布した積層体を約１６００℃の温度で焼成することにより、信号線路７や接地導体層が形成されたセラミックスからなるセラミックス部材６２を作製することができる。

その後、準備した金属部材６１の溝Ｌにセラミックス部材６２をろう材８を介して嵌めて接続する。このようにして、入出力端子６を準備することができる。

次に、枠体５を接合部材を介して基体４の上面に接合するとともに、枠体５の貫通孔Ｈに、入出力端子６を接合部材を介して嵌めて接続する。このようにして、素子収納用パッケージ２を作製することができる。

次に、素子収納用パッケージ２の実装領域Ｒに半田を介して素子３を実装し、素子３の電極を入出力端子６の信号線路７にボンディングワイヤを介して電気的に接続する。さらに、枠体５上に、接合部材を介して蓋体９を接合することで、実装構造体１を作製することができる。

１ 実装構造体
２ 素子収納用パッケージ
３ 素子
４ 基板
５ 枠体
６ 入出力端子
６１ 金属部材
６２ セラミックス部材
６２ａ 第１誘電体層
６２ｂ 第２誘電体層
７ 信号線路
８ ろう材
９ 蓋体
Ｒ 実装領域
Ｈ 貫通孔
Ｌ 溝

Claims (4)

1. 上面に素子の実装領域を有する基板と、
   前記基板上に前記実装領域を取り囲むように設けられた、一部に貫通孔を有する枠体と、前記基板上に前記貫通孔を通って前記枠体の内外にわたって設けられた、前記貫通孔に沿って形成された溝を有するとともに前記貫通孔に嵌った金属部材と、前記枠体の内外にわたって設けられた信号線路を有するとともに前記溝に嵌ったセラミックス部材からなる入出力端子と、を備え、
   前記溝は、上部よりも下部の幅が狭く形成されており、前記セラミックス部材が前記溝にろう材を介して接続されていることを特徴とする素子収納用パッケージ。
2. 請求項１に記載の素子収納用パッケージであって、
   前記溝は、幅が二段階になっており、前記セラミックス部材の側面が前記下部に嵌っていることを特徴とする素子収納用パッケージ。
3. 請求項１または請求項２に記載の素子収納用パッケージであって、
   前記セラミックス部材は、側面視して、縦幅が横幅よりも大きいことを特徴とする素子収納用パッケージ。
4. 請求項１乃至請求項３のいずれかに記載の素子収納用パッケージと、
   前記素子収納用パッケージの前記実装領域に実装された素子とを備えたことを特徴とする実装構造体。

Images