JP6181777B2 - 素子収納用パッケージおよび実装構造体 - Google Patents

Description

本発明は、素子を実装して収容することが可能な素子収納用パッケージ、およびそのパッケージに素子を実装した実装構造体に関する。

近年、機器の小型化とともに、半導体素子、発光ダイオード、圧電素子、水晶振動子、レーザーダイオードまたはホトダイオード等の素子を実装することが可能な小型の素子収納用パッケージが開発されている（例えば、特開２００７−１２３９５０号公報参照）。なお、特開２００７−１２３９５０号公報で提案された素子収納用パッケージでは、基板と、基板上に設けられた枠体と、枠体の一部に設けられた同軸コネクタとを備えた構造が提案されている。

素子収納用パッケージの小型化、大容量化に起因して、特に、１００ＧＨｚといった高い周波数の信号を用いる高周波用の素子収納用パッケージでは、同軸コネクタを通して信号を入出力する際の周波数特性を向上させることが求められている。

本発明は、同軸コネクタを有する素子収納用パッケージにおける周波数特性を向上させることが可能な素子収納用パッケージおよび実装構造体を提供することを目的とする。

本発明の一実施形態に係る素子収納用パッケージは、上面に素子を実装する実装領域を有する金属基板と、前記金属基板上に設けられた、平面視して前記実装領域を取り囲む四辺、前記四辺の一辺に設けられた第１貫通孔、および前記一辺に前記第１貫通孔に隣接して設けられた第２貫通孔を有する枠体と、前記第１貫通孔に設けられた、第１芯軸を有する第１同軸コネクタと、前記第２貫通孔に設けられた、第２芯軸を有する第２同軸コネクタと、前記枠体で囲まれた領域内に、平面視して前記枠体の前記一辺に一部が接した状態で設けられた回路基板とを備えている。また、前記回路基板の上面には、前記第１同軸コネクタの前記第１芯軸に接続された第１信号線と、前記第２同軸コネクタの前記第２芯軸に接続された第２信号線と、前記第１信号線と前記第２信号線との間に両線と間を空けて設けられた第１接地導体層とが形成されている。前記回路基板の下面には、平面透視して前記第１信号線および前記第２信号線と重なる箇所に第２接地導体層が形成されている。また、前記枠体の前記一辺と前記回路基板の側面との間であって、前記第１信号線と前記第２信号線で挟まれる箇所には溝が設けられている。

また、本発明の一実施形態に係る実装構造体は、前記素子収納用パッケージと、前記素子収納用パッケージの前記実装領域に実装された素子とを備えている。

本発明の一実施形態に係る実装構造体を一方向から見た概観斜視図であって、蓋体を取り外した状態を示している。 本発明の一実施形態に係る素子収納用パッケージを一方向から見た外観斜視図である。 本発明の一実施形態に係る素子収納用パッケージを他方向から見た外観斜視図である。 本発明の一実施形態に係る素子収納用パッケージの平面図である。 本発明の一実施形態に係る素子収納用パッケージの側面図である。 図５のＸ−Ｘに沿った断面図である。 本発明の一実施形態に係る素子収納用パッケージにおける回路基板およびその周辺を拡大した外観斜視図である。 本発明の一実施形態に係る素子収納用パッケージにおける回路基板およびその周辺を拡大した平面図である。 図８に示す回路基板の平面図である。 図８のＹ−Ｙに沿った断面図である。 図８のＺ−Ｚに沿った断面図である。 本実施形態に係る素子収納用パッケージおよび実装構造体の同軸コネクタにおける高周波信号の周波数特性のシミュレーション結果を示したグラフである。

以下、本発明の一実施形態に係る素子収納用パッケージおよび実装構造体について、図面を参照しながら説明する。

＜実装構造体の構成＞
実装構造体１は、素子収納用パッケージ２と、素子収納用パッケージ２の実装領域Ｒに設けられた素子３とを備えている。素子収納用パッケージ２は、例えば、半導体素子、トランジスタ、レーザーダイオード、ホトダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる素子３を実装して収容するのに用いるものである。

素子３は、台座３ａ上に実装される。台座３ａは、素子収納用パッケージ２の内部の実装領域Ｒに設けられる。台座３ａは、素子３を実装するためのものであって、素子３の高さ位置を調整することができる。台座３ａは、絶縁材料からなり、台座３ａの上面に素子３と電気的に接続される電気配線が形成されている。なお、本実施形態においては、入出力端子４を２つ設けて、それに応じて２つの素子３を台座３ａ上に実装している。

素子収納用パッケージ２は、高耐圧化、大電流化や大電力化または高速・高周波化に対応している素子３を実装して機能させるのに適しており、素子３の一例として半導体素子を実装するものである。また、素子収納用パッケージ２は、上面に素子３を実装する実装領域Ｒを有する金属基板２１と、金属基板２１上に設けられた、平面視して実装領域Ｒを取り囲む四辺、四辺の一辺に設けられた第１貫通孔Ｈａ、および一辺に第１貫通孔Ｈａに隣接した第２貫通孔Ｈｂとを有する枠体２２と、第１貫通孔Ｈａに設けられた、第１芯軸２３１ａを有する第１同軸コネクタ２３ａと、第２貫通孔Ｈｂに設けられた、第２芯軸２３１ｂを有する第２同軸コネクタ２３ｂと、実装領域Ｒ上に、平面視して枠体２２の一辺に一部が接した状態で設けられた回路基板２４とを備えている。

金属基板２１は、矩形状の金属板であって、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。なお、金属基板２１の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。金属基板２１の熱膨張係数は、例えば３×１０^−６／Ｋ以上２８×１０^−６／Ｋ以下に設定されている。

金属基板２１は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、金属基板２１は、平面視したときの一辺の長さは、例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、金属基板２１の上下方向の厚みは、例えば０．３ｍｍ以上５ｍｍ以下に設定されている。

また、金属基板２１の表面は、酸化腐食を防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。なお、金属層の厚みは、例えば０．５μｍ以上９μｍ以下に設定されている。

枠体２２は、金属基板２１上に設けられている。枠体２２は、平面視して実装領域Ｒを取り囲む四辺を有している。枠体２２には、四辺のうちの一辺に同軸コネクタ２３が設けられている。また、枠体２２には、同軸コネクタ２３が設けられた一辺と隣り合った両辺に入出力端子４が設けられている。枠体２２は、金属基板２１上に銀銅ろう等のろう材によって接合される。

枠体２２は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金からなる。枠体２２は、素子３から発生する熱を効率良く外部に放熱する機能や熱応力を吸収したり、分散させたりする機能を備えている。なお、枠体２２の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。枠体２２の熱膨張係数は、例えば３×１０^−６／Ｋ以上２８×１０^−６／Ｋ以下に設定されている。また、枠体２２の上下の厚みは、例えば５ｍｍ以上２０ｍｍ以下に設定されている。また、枠体２２を平面視したときの枠の厚みは、例えば０．５ｍｍ以上３ｍｍ以下に設定されている。

また、枠体２２は、同軸コネクタ２３が接続される一辺には、回路基板２４を載置する段部２２ａが設けられている。段部２２ａは、枠体２２の一部であって一体化している。段部２２ａは、枠体２２の一辺から枠体２２で囲まれる領域に向かって飛び出た長さが例えば１ｍｍ以上１０ｍｍ以下、上下方向の長さが例えば０．５ｍｍ以上５ｍｍ以下、枠体２２の一辺に沿った方向の長さが、例えば５ｍｍ以上５０ｍｍ以下に設定されている。

入出力端子４は、金属基板２１の縁に設けられ、枠体２２内と枠体２２外とを電気的に接続することができる。入出力端子４は、直方体形状であって、上面から枠体２２内に位置する側面にかけて切り欠かれている。入出力端子４は、図４に示すように、下面の一部が側方に出ている。そして、入出力端子４の側方に出た下面の一部にリード端子５が接続されている。

入出力端子４は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料からなる。なお、入出力端子４の熱膨張係数は、例えば３×１０^−６／Ｋ以上８×１０^−６／Ｋ以下に設定されている。

入出力端子４は、複数の層を積層して形成することができる。ここで、入出力端子４の作製方法について説明する。入出力端子４は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得るとともにシート状に形成したグリーンシートを得る。

また、入出力端子４には、リード端子５が接続される配線導体が設けられている。入出力端子４を形成するには、配線導体の原料となるタングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、未焼成のグリーンシートを所定形状に型抜きし、所定箇所に金属ペーストを印刷する。

そして、金属ペーストを印刷したグリーンシートを複数層積層して、所定の温度で同時に焼成することで一体的に形成された入出力端子４を得る。さらに、入出力端子４の下面の配線導体にろう材を介してリード端子５を接続する。なお、入出力端子４には、リード端子５やボンディングワイヤが接続される配線導体４１が形成されている。

リード端子５は、外部の電子機器等と素子３とを電気的に接続するための部材である。リード端子５は、ろう材を介して入出力端子４の下面に形成された配線導体に接続される。これにより、配線導体とリード端子５とが電気的に接続される。また、入出力端子４の下面には、複数の配線導体が形成されており、複数の配線導体同士は間を空けて設けられている。そして、隣接する配線導体同士が電気的に絶縁される。そして、各リード端子５を各配線導体に設けることで、隣接するリード端子５同士は、電気的に絶縁されている。なお、リード端子５は、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金からなる。

リード端子５は、図５に示すように、平面方向に沿って延在しているが、リード端子５の一端とリード端子５の他端との間が折れ曲がっている。図５に示すように、リード端子５の下面の高さ位置が、金属基板２１の下面の高さ位置と同じになるように、リード端子５が折れ曲がって調整されている。これにより、金属基板２１およびリード端子５の両方を外部の基板に対して平坦にして、実装することができる。そして、素子収納用パッケージ２は、外部の基板に対して固定する面積を増やしつつ、外部の基板に対して傾斜しないように接続することができる。その結果、素子収納用パッケージ２は、外部の基板に対して安定して強固に接続することができる。

配線導体４１は、入出力端子４の上面であって、枠体２２で囲まれる領域にも形成されている。そして、配線導体４１は、素子３の電極と、例えば、ボンディングワイヤによって電気的に接続される。また、配線導体４１は、入出力端子４の上面から入出力端子４内に延在している。さらに、配線導体４１は、入出力端子４内のビア孔を通って入出力端子４の下面にまで延在している。そして、素子３は、配線導体４１を介してリード端子５に電気的に接続されている。

入出力端子４の上面の一部には、第１金属層が形成されている。第１金属層は、入出力端子４の本体部分がセラミック材料から構成されているため、セラミック材料の本体部分と枠体２２やシールリング６の金属材料の枠状部とをろう材を介して接続するのに当たって、第１金属層がろう材の下地となることができる。さらに、第１金属層は、基準電位となる電位の導体、例えば接地導体に接続される。そして、第１金属層が、配線導体４１に対して遮蔽電極として機能し、外部からの電磁波の影響を低減することができ、配線導体４１に流れる高周波電流を所望する状態に維持しやすくすることができる。

また、入出力端子４の下面であって、金属基板２１に接続される箇所には、第１金属層とは異なる第２金属層が形成されている。第２金属層は、入出力端子４のセラミック材料からなる本体部分と金属材料からなる金属基板２１とをろう材を介して接続することができる。第２金属層は、所定の電位に設定されており、基準電位として機能する。

第２金属層は、入出力端子４の下面に配線導体４１から間を空けて設けられている。そして、第２金属層は、配線導体４１は電気的に絶縁されている。第２金属層は、配線導体４１に対して遮蔽電極として機能し、配線導体４１を外部の電磁波から保護することができる。そして、配線導体４１に電磁ノイズが発生するのを抑制することができる。

また、平面視して入出力端子４の短辺に平行な側面であって、枠体２２に接続される箇所には、第１金属層および第２金属層は異なる、第３金属層が形成されている。第３金属層は、入出力端子４のセラミック材料からなる本体部分と金属材料からなる枠体２２とをろう材を介して接続することができる。第３金属層は、所定の電位に設定されており、基準電位として機能する。

枠体２２には、一対の入出力端子４で挟まれる一辺に第１貫通孔Ｈａと第２貫通孔Ｈｂが設けられている。第２貫通孔Ｈｂは、枠体２２の一辺に第１貫通孔Ｈａから間を空けて隣接して設けられている。第１貫通孔Ｈａには、第１芯軸２３１ａを有する第１同軸コネクタ２３ａが設けられている。第２貫通孔Ｈｂには、第２芯軸２３１ｂを有する第２同軸コネクタ２３ｂが設けられている。同軸コネクタ２３は、内部の素子３と外部の同軸ケーブルとを電気的に接続するためのものである。

第１貫通孔Ｈａおよび第２貫通孔Ｈｂには、外部から枠体２２に向かって通信用コネクタまたは同軸用コネクタ等の同軸コネクタ２３が取り付けられる。なお、第１貫通孔Ｈａおよび第２貫通孔Ｈｂの大きさは、外部から取り付ける同軸コネクタ２３を取付可能な大きさに設定されている。

同軸コネクタ２３は、図６に示すように、枠体２２の内外を電気的に接続する芯軸２３１と、芯軸２３１から間を空けて芯軸２３１の周囲を取り囲む金属部材２３２と、芯軸２３１と金属部材２３２との間に介在した誘電体２３３とを備えている。同軸コネクタ２３は、外部の電気信号をパッケージ内の回路基板２４に、あるいはパッケージ内の回路基板２４の電気信号を外部に伝えるためのものである。

芯軸２３１は、所定の電気信号を伝達する機能を備えている。芯軸２３１は、例えば、銅、銀、金、鉄、アルミニウム、ニッケル、コバルトまたはクロム等の金属材料からなる。金属部材２３２は、共通の電位、例えば基準電位にする機能を備えている。また、金属部材２３２は、例えば、銅、銀、金、鉄、アルミニウム、ニッケル、コバルトまたはクロム等の金属材料からなる。そして、枠体２２は、金属材料からなり、金属部材２３２と枠体２２とは電気的に接続されている。

誘電体２３３は、絶縁性の材料であって、例えば、酸化アルミニウム、窒化アルミニウムまたは窒化珪素等の無機材料、あるいはエポキシ樹脂、ポリイミド樹脂またはエチレン樹脂等の有機材料、ホウ珪酸ガラス等のガラス材料、あるいは酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料からなる。または、これらの材料のうち複数の材料を混合した複合系材料からなる。

回路基板２４は、枠体２２で囲まれる領域内に、平面視して枠体２２の一辺に一部が接した状態で設けられている。回路基板２４は、同軸コネクタ２３の芯軸２３１と回路基板２４に設けられた信号線２４１とをろう材を介して電気的に接続するものである。

回路基板２４の上面には、第１同軸コネクタ２３ａの第１芯軸２３１ａに接続された第１信号線２４１ａと、第２同軸コネクタ２３ｂの第２芯軸２３１ｂと接続された第２信号線２４１ｂと、第１信号線２４１ａと第２信号線２４１ｂとの間に両信号線から間を空けて設けられた第１接地導体層２４２とが設けられている。また、回路基板２４の下面には、平面透視して第１信号線２４１ａおよび第２信号線２４１ｂと重なる箇所に第２接地導体２４３が設けられている。なお、第２接地導体２４３は、金属基板２１との接合性や、第１信号線２４１ａおよび第２信号線２４１ｂを伝送する高周波信号の伝送特性を安定させるための接地電極として、回路基板２４の下面の全面に設けられてもよい。

また、回路基板２４は、枠体２２の一辺と対向する側面との間であって、第１信号線２４１ａと第２信号線２４１ｂとで挟まれる箇所に溝Ｐが設けられている。溝Ｐは、回路基板２４の側面に凹部を形成することで設けられる。そして、図８に示すように、平面視して溝Ｐ内には段部２２ａの上面の一部が露出している。なお、回路基板２４は、平面視して一辺の長さが２ｍｍ以上２０ｍｍ以下に、上下方向の厚みが０．２ｍｍ以上２ｍｍ以下に設定されている。回路基板２４の凹部は、深さが例えば０．１ｍｍ以上１ｍｍ以下に、回路基板２４の一辺に沿った長さが例えば１ｍｍ以上１０ｍｍ以下に設定されている。

また、回路基板２４の四隅のうちの枠体２２の一辺（内面）と対向する２つの角には、切欠きが設けられている。切欠きは、第１信号線２４１ａを溝Ｐとで挟む箇所に設けられている。また、切欠きは、第２信号線２４１ｂを溝Ｐとで挟む箇所に設けられている。

枠体２２は、枠体２２の辺に沿って連続してシールリング６がろう材を介して設けられている。シールリング６は、枠体２２内を覆うように蓋体７を設けるときに、蓋体７を枠体２２に接続するものである。なお、シールリング６は、蓋体７とのシーム溶接性に優れた、例えば銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金からなる。なお、シールリング６の熱膨張係数は、例えば４×１０^−６／Ｋ以上１６×１０^−６／Ｋ以下に設定されている。

また、蓋体７は、枠体２２内の素子３を覆うように、シールリング６上に設けられる。蓋体７は、枠体２２で囲まれる領域を気密封止するものである。蓋体７は、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金、あるいは酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミックスからなる。また、蓋体７は、シールリング６上に、例えばシーム溶接によって接合、半田またはろう材等の接合部材を介して接合される。

枠体２２で囲まれた領域は、真空状態または窒素ガス等が充填されており、蓋体７をシールリング６上に設けることで、枠体２２で囲まれる領域を気密封止された状態にすることができる。蓋体７は、所定雰囲気でシールリング６上に載置され、シーム溶接を行なうことによってシールリング６上に取り付けられる。また、蓋体７は、例えばろう材、ガラス接合材または樹脂接合材等の接合材を介して取り付けることができる。

本実施形態に係る実装構造体１および素子収納用パッケージ２は、同軸コネクタ２３から信号線２４１にかけての信号線路において、図１０に示すように、枠体２２の内周面から回路基板２４の信号線２４１に接続される芯軸２３１の軸方向にかけて、枠体２２に対向する回路基板２４の側面に溝Ｐを設けるとともに、溝Ｐを挟む回路基板２４の角部に切欠きを設け、さらに、溝Ｐと切欠きとで挟まれる回路基板２４の上面に接地導体層を設けないことで、同軸コネクタ２３が接続される信号線２４１の接続部をマイクロストリップ線路として機能させることができる。さらに、回路基板２４上の第１接地導体層２４２で挟まれる信号線２４１においては、図１１に示すように、コプレナー線路として機能させることができる。その結果、同軸コネクタ２３から信号線２４１にかけての信号線路の周波数特性を向上させることができる。即ち、溝Ｐおよび切欠きを設けない場合には、高周波信号が同軸コネクタ２３から信号線２４１にかけて伝送する際に、芯軸２３１と信号線路２４１との接続部と回路基板２４との間に生じる電界分布によって静電容量が増加する。よって、上記のように芯軸２３１と信号線路２４１との接続部を挟むように溝Ｐおよび切欠きを設けるとともにマイクロストリップ線路とすることにより、芯軸２３１と信号線路２４１との接続部における静電容量を小さくすることができる。その結果、溝Ｐおよび切欠きは、芯軸２３１と信号線路２４１との接続部で特性インピーダンスが小さくなることを抑制することができ、周波数特性を向上できる。さらに、第１接地導体層２４２は、図９に示すように、平面視にて、溝Ｐおよび溝Ｐを挟む回路基板２４の角部に設けられた切欠きの底部からパッケージの内側にかけて一定の間隔を設けて形成されてもよい。これにより、同軸コネクタ２３が接続される信号線２４１との接続部と、回路基板２４上の第１接地導体層２４２で挟まれる信号線２４１との間における静電容量および特性インピーダンスを段階的に変化させることができる。その結果、同軸コネクタ２３が接続される信号線２４１との接続部と、回路基板２４上の第１接地導体層２４２で挟まれる信号線２４１との間に生じる挿入損失および反射損失を抑制することができる。

また、溝Ｐおよび切欠きは、芯軸２３１の軸方向における長さ、すなわち、溝Ｐの下端および切欠きの下端が同じ高さ位置であることが好ましい。これにより、芯軸２３１と信号線路２４１との接続部に生じる電界分布を、芯軸２３１の軸に対する垂直断面において線対称とすることができる。その結果、高周波信号が同軸コネクタ２３から信号線２４１にかけて伝送する際に生じる高周波信号の共振を抑制することができる。

さらに、平面視にて溝Ｐおよび切欠きは、芯軸２３１の軸との間隔が同じであることが好ましい。これにより、上記のように芯軸２３１と信号線路２４１との接続部に生じる電界分布を、芯軸２３１の軸に対する垂直断面において線対称とすることができ、同軸コネクタ２３から信号線２４１にかけて生じる高周波信号の共振を抑制することができる。

また、回路基板２４は、溝Ｐおよび切欠きを挟んで枠体２２の内周面に当接するように接合されることが好ましい。これにより、上記のように芯軸２３１と信号線路２４１との接続部に生じる電界分布を、芯軸２３１の軸に対する垂直断面において線対称とすることができ、同軸コネクタ２３から信号線２４１にかけて生じる高周波信号の共振を抑制することができる。

さらに、第１接地導体層２４２は、平面視にて溝Ｐおよび切欠きの底面と平行に一定の間隔を空けて設けられることが好ましい。これにより、上記のように芯軸２３１と信号線路２４１との接続部で特性インピーダンスが小さくなることを抑制することができ、周波数特性を向上できるとともに、芯軸２３１および信号線路２４１に生じる電界分布を芯軸２３１の軸に対する垂直断面において線対称とすることができ、同軸コネクタ２３から信号線２４１にかけて生じる高周波信号の共振を抑制することができる。

また、平面視にて溝Ｐおよび切欠きは、芯軸２３１の軸方向における長さが枠体２２の内周面からパッケージの内側に突出する芯軸２３１の長さよりも短いことが好ましい。その結果、上記のように芯軸２３１と信号線路２４１との接合部で特性インピーダンスが小さくなることを抑制することができ、周波数特性を向上できる。

さらに、平面視にて溝Ｐおよび切欠きは、枠体２２の内周面と平行に一定の間隔を空けて設けられることが好ましい。これにより、芯軸２３１および信号線路２４１に生じる電界分布を、芯軸２３１の軸に対する垂直断面において線対称とすることができ、同軸コネクタ２３から信号線２４１にかけて生じる高周波信号の共振を抑制することができる。

また、同軸コネクタ２３は、パッケージ内側の芯軸２３１の下端部に、パッケージの内側に張り出す、芯軸２３１の直径よりも厚さが薄い板状の導電性部材が接続され、金−錫はんだ等の導電性の接続部材を介して信号線路２４１に接続されてもよい。これにより、芯軸２３１と信号線路２４１との接続部となる導電性部材における静電容量を小さくすることができ、芯軸２３１と信号線路２４１との接続部で特性インピーダンスが小さくなることを抑制することができ、周波数特性を向上できる。さらに、平面視にて溝Ｐおよび切欠きは、芯軸２３１の軸方向における長さが枠体２２の内周面からパッケージの内側に突出する板状の導電性部材の長さよりも短いことが好ましい。その結果、上記のように導電性部材と信号線路２４１との接合部で特性インピーダンスが小さくなることを抑制することができ、周波数特性を向上できる。

図１２は、本実施形態に係る素子収納用パッケージおよび実装構造体の同軸コネクタ２３における高周波信号の周波数特性（Ｓパラメータ）（反射損失：Return Loss”S11”、挿入損失：Insertion Loss”S21”）のシミュレーション結果を示したグラフである。本実施形態の周波数特性のうち反射損失を実線で、比較例の周波数特性のうち反射損失を点線で示している。さらに、本実施形態の周波数特性のうち挿入損失を長破線で、比較例の周波数特性のうち挿入損失を破線で示している。なお、本実施形態は回路基板２４に溝Ｐを設けた構造であって、比較例は、回路基板２４に溝Ｐがない構造である。反射損失は、周波数が０ＧＨｚから高くなるにつれて、反射損失が０ｄＢに近付く。また、挿入損失は、周波数が０ＧＨｚで０ｄＢであるが、周波数が高くなるにつれて、徐々に０ｄＢからのずれが大きくなる。そして、挿入損失が急に０ｄＢから大きくずれ始める周波数が、いわゆる共振周波数である。挿入損失に関しては、本実施形態の周波数特性と比較例の周波数特性との間に大きな差はないものの、反射損失に関しては、比較例が４５ＧＨｚから６０ＧＨｚにおいて−２０ｄＢから０ｄＢの間の数値になるのに対して、本実施形態においては４５ＧＨｚから６０ＧＨｚにおいて略−２０ｄＢ以下の数値とすることができる。このように、本発明によれば周波数特性を向上させることが可能な素子収納用パッケージ２および実装構造体１を提供することができる。

本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

＜実装構造体の製造方法＞
ここで、図１または図２に示す実装構造体１の製造方法を説明する。まず、素子収納用パッケージ２と素子３とを準備する。素子収納用パッケージ２の金属基板２１および枠体２２は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。また、上述した製造方法によって入出力端子４を作製する。

そして、金属基板２１と枠体２２および入出力端子４とをろう材を介して接続する。さらに、枠体２２の第１貫通孔Ｈａおよび第２貫通孔Ｈｂに、同軸コネクタ２３を金−錫はんだを介して嵌めて接続する。さらに、第１貫通孔Ｈａおよび第２貫通孔Ｈｂが設けられた枠体２２の側壁内側の下端部に設けられた段部２２ａの上面に回路基板２４を実装するとともに、信号線２４１に芯軸２３１を金−錫はんだ等の導電性の接合材を介して電気的に接続する。このようにして、素子収納用パッケージ２を作製することができる。さらに、素子収納用パッケージ２の実装領域Ｒに台座３ａを金−錫はんだや絶縁性の樹脂接合材等の接合材を介して設ける。さらに、台座３ａ上に素子３を実装して、素子３の電極と入出力端子４の配線導体４１や回路基板２４の信号線２４１とをボンディングワイヤを介して電気的に接続する。さらに、素子収納用パッケージ２にシールリング６および蓋体７を取り付けて、実装構造体１を作製することができる。

Claims (5)

1. 上面に素子を実装する実装領域を有する金属基板と、
   前記金属基板上に設けられた、平面視して前記実装領域を取り囲む四辺、前記四辺の一辺に設けられた第１貫通孔、および前記一辺に前記第１貫通孔に隣接して設けられた第２貫通孔を有する枠体と、
   前記第１貫通孔に設けられた、第１芯軸を有する第１同軸コネクタと、
   前記第２貫通孔に設けられた、第２芯軸を有する第２同軸コネクタと、
   前記枠体で囲まれた領域内に、平面視して前記枠体の前記一辺に一部が接した状態で設けられた回路基板とを備え、
   前記回路基板の上面には、前記第１同軸コネクタの前記第１芯軸に接続された第１信号線と、前記第２同軸コネクタの前記第２芯軸に接続された第２信号線と、前記第１信号線と前記第２信号線との間に両線と間を空けて設けられた第１接地導体層とが形成されており、
   前記回路基板の下面には、平面透視して前記第１信号線と前記第２信号線と重なる箇所に設けられた第２接地導体層が形成されており、
   前記枠体の前記一辺と前記回路基板の側面との間であって、前記第１信号線および前記第２信号線とで挟まれる箇所には溝が設けられていることを特徴とする素子収納用パッケージ。
2. 請求項１に記載の素子収納用パッケージであって、
   前記溝は、前記回路基板の側面に凹部を設けて形成されていることを特徴とする素子収納用パッケージ。
3. 請求項１または請求項２に記載の素子収納用パッケージであって、
   前記溝は、平面視して前記第１接地導体層から間を空けて設けられていることを特徴とする素子収納用パッケージ。
4. 請求項１ないし請求項３のいずれかに記載の素子収納用パッケージであって、
   前記回路基板は、矩形状であって、四隅のうちの前記枠体の内面と対向する２つの角に切欠きが設けられていることを特徴とする素子収納用パッケージ。
5. 請求項１ないし請求項４のいずれかに記載の素子収納用パッケージと、
   前記素子収納用パッケージの前記実装領域に実装された素子とを備えたことを特徴とする実装構造体。

Images