JP5355468B2 - 入出力端子、素子収納用パッケージ、並びに実装構造体 - Google Patents

入出力端子、素子収納用パッケージ、並びに実装構造体 Download PDF

Info

Publication number
JP5355468B2
JP5355468B2 JP2010070337A JP2010070337A JP5355468B2 JP 5355468 B2 JP5355468 B2 JP 5355468B2 JP 2010070337 A JP2010070337 A JP 2010070337A JP 2010070337 A JP2010070337 A JP 2010070337A JP 5355468 B2 JP5355468 B2 JP 5355468B2
Authority
JP
Japan
Prior art keywords
signal line
input
output terminal
dielectric
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010070337A
Other languages
English (en)
Other versions
JP2011204885A (ja
Inventor
清茂 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010070337A priority Critical patent/JP5355468B2/ja
Publication of JP2011204885A publication Critical patent/JP2011204885A/ja
Application granted granted Critical
Publication of JP5355468B2 publication Critical patent/JP5355468B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、入出力端子、素子収納用パッケージ、並びに実装構造体に関する。
従来から、誘電体層の一主面に信号線路を形成し、誘電体層の他主面にグランド層を形成した入出力端子を有する素子収納用パッケージが知られている(下記特許文献1参照)。現在、信号線路に伝送される信号を、マイクロ波、ミリ波等の高周波としても、電磁波の漏れが少なく、伝送特性に優れた素子収納用パッケージが求められている。
特開平11−312747号公報
本発明は、伝送特性に優れた入出力端子、素子収納用パッケージ、並びに実装構造体を提供することを目的とする。
本発明の第1の態様に係る入出力端子は、両端部が半円柱状であって、前記両端部で挟まれる中央部が円柱状の信号線路と、前記信号線路の両端部の外周に位置し、前記信号線路と離間して設けられる半円筒状の両端部と、前記信号線路の中央部の外周に位置し、前記信号線路と離間して設けられる円筒状の中央部を有するグランドと、を備えたことを特徴とする。
また、本発明の第2の態様に係る素子収納用パッケージは、前記入出力端子と、上面に素子の実装領域を有する基板と、前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、を備え、前記貫通孔に前記入出力端子が設けられることを特徴とする。
また、本発明の第3の態様に係る実装構造体は、前記素子収納用パッケージと、前記素子収納用パッケージに実装する素子を備えたことを特徴とする。
本発明によれば、伝送特性に優れた入出力端子、素子収納用パッケージ、並びに実装構造体を提供することを目的とする。
本実施形態に係る実装構造体の概観斜視図である。 本実施形態に係る入出力端子の概観斜視図である。 本実施形態に係る入出力端子の概観斜視図である。 図2に示すX−X’に沿った入出力端子の断面図である。 図2に示すY−Y’に沿った入出力端子の断面図である。 本実施形態に係る入出力端子の正面図である。 一変形例に係る収納用パッケージの概観斜視図である。 一変形例に係る入出力端子の概観斜視図である。
以下に添付図面を参照して、本発明にかかる実装構造体の実施形態を詳細に説明する。なお、本発明は以下の実施形態に限定されないものとする。
<実装構造体の概略構成>
図1は、本実施形態に係る実装構造体1を示す概観斜視図である。図2は、図1の実装構造体1に用いられる入出力端子の概観斜視図である。実装構造体1は、電子機器に用いるものである。特に、マイクロ波、ミリ波等の高周波で用いられる電子機器の高周波回路に用いられる。なお、実装構造体1は、素子収納用パッケージ2に入出力端子3を設け、素子4を搭載したものである。
素子収納用パッケージ2は、例えば、半導体素子、光半導体素子、トランジスタ、ダイオード又はサイリスタ等の能動素子、或いは抵抗器、コンデンサ等の受動素子からなる素子4を実装するのに用いるものである。
素子収納用パッケージ2は、上面に素子3の実装領域Rを有する基板5と、基板5上であって実装領域Rの外周に沿って設けられ、一部に貫通孔Hを有する枠体6と、貫通孔Hに設けられ、枠体6内外を電気的に接続する入出力端子3とを備えている。
基板5は、平面視したとき四角形状に形成された部材である。基板5は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、或いはこれらの金属材料を含有する合金から成る。基板5は、熱伝導率を良好にして、実装領域Rに実装した素子4から発生する熱を効率良く基板5を介して外部に放散させる機能を備えている。なお、基板5の熱伝導率は、例えば、15W/(m・K)以上450W/(m・K)以下に設定されている。
また、基板5は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工又は打ち抜き加工に加えて、切削加工等の金属加工法を用いることで、所定形状に製作される。なお、基板5の一辺の長さは、例えば、3mm以上50mm以下に設定されている。また、基板5の厚みは、例えば、0.3mm以上5mm以下に設定されている。
また、基板5の表面は、酸化腐食の防止、又は実装領域Rに素子4をロー付けしやすくするために、例えば、電気めっき法又は無電解めっき法を用いて、下地としてニッケルめっき層を形成した後に、金等の鍍金層が形成されている。基板5の実装領域Rは、基板5の上面に枠体6を接続したときに、枠体6と接続されない領域である。なお、本実施形態では、基板5の形状を四角形状としているが、素子を実装することが可能であれば、四角形状に限られず、多角形状又は楕円形状等であってもよい。
枠体6は、基板5の実装領域Rの外周に沿って接続され、実装領域Rに実装する素子4を外部から保護するための部材である。また、枠体6は、側面の一部に入出力端子3を設ける貫通孔Hが形成されている。枠体6は、ロー材を介して基板5にロー付けされる。なお、ロー材は、例えば、銀、銅、金、アルミ二ウム又はマグネシウム等からなり、ニッケル、カドミウム又は燐等の添加物を含有させてもよい。
また、枠体6は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、或いはこれらの金属材料を含有する合金から成る。枠体6は、実装領域Rに素子4が実装されている状態で、素子4から発生する熱を効率良く枠体6の外部に発散させる機能を備えている。なお、枠体6の熱伝導率は、例えば、15W/(m・K)以上450W/(m・K)以下に設定されている。
枠体6上には、実装領域Rに素子4が実装された状態で、蓋体7が設けられる。蓋体7は、基板5と枠体6とで囲まれる空間を封止する機能を備えている。蓋体7は、例えばロー材を介して枠体6上にロー付けされる。なお、蓋体7は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、或いはこれらの金属材料を含有する合金から成る。
ここで、入出力端子3について説明する。図3は、端子8を設けた状態を示す入出力端子3の概観斜視図である。図4は、図2に示すX−X’に沿った入出力端子3の断面図である。また、図5は、図2に示すY−Y’に沿った入出力端子3の断面図である。
貫通孔Hに設けられる入出力端子3は、仮想直線A上に位置する両端部9aが半円柱状であって、両端部9aで挟まれる中央部9bが円柱状の信号線路9と、信号線路9の両端部9aの外周に位置し、信号線路9と離間して設けられる半円筒状の両端部10aと、信号線路9の中央部9bの外周に位置し、信号線路9と離間して設けられる円筒状の中央部10bを有するグランド10と、を備えている。また、信号線路9及びグランド10は、仮想直線A上に位置している。ここでは、信号線路9とグランドがペアで、高周波伝送線路として機能する。
信号線路9は、所定の電気信号を伝達する機能を備えている。信号線路9は、例えば、マイクロストリップ線路又はコプレーナ線路として用いる。信号線路9は、例えば、タングステン、モリブデン、マンガン、銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料、或いはこれらの混合物、或いはこれらの合金等からなる。信号線路9の線路幅は、信号線路9に伝わる信号の波長の4分の1以下であって、例えば、0.05mm以上0.5mm以下に設定されている。
信号線路9は、両端部9aが半円柱状であって、その半円柱状の平面が上面として露出している。そして、その上面に端子8が接続される。なお、平面部の接合と併せて、両端部9bの半円状の露出部表面が、端子8の先端部である半円状の端面と突合せた状態で両者を接合材により接合することで、信号線路9の電気特性を良好にすることができる。また、信号線路9の中央部9bは、信号線路9の両端部9aに挟まれるとともに、信号線路9の両端部9aと一体に形成されている。
信号線路9の両端部9aのいずれか一方には、半円柱状の端子8が設けられるとともに、9信号線路の上面と端子8の下面とが接続される。端子8は、外部の電子機器等と素子4とを電気的に接続するための部材である。端子8は、例えば、ロー材又は半田材等を介して、信号線路9の一方の端部9a上に接続される。そして、信号線路9と端子8とが電気的に接続される。
また、図3に示すように、端子8は半円柱状であって、その平面が、信号線路9の一方の端部9aの上面と対向する。そして、端子8の下面は、信号線路9の一方の端部9aの上面と、例えば、ロー材又は半田材等を介して接続される。
図2に示すように、信号線路9の中央部9bの上部は、その端面が半円であって、外部に露出している。そして、信号線路9の中央部9bの端面が、端子8の半円の端面と接続される。
信号線路9の両端部9aは半円柱状であるが、端子8を半円柱状にし、信号線路9の一方の端部9aと接続することで、信号線路9の中央部9bの円柱状の形状に合わせることができる。信号線路9の中央部9bの形状に近づけることで、信号線路9の中央部9bに
伝送される信号が、信号線路9の端部9bにて変化するのを抑制することができ、信号線路9に伝送される際の信号の伝送特性を向上させることができる。
図6は、入出力端子3を正面視したときの正面図である。
グランド10は、図5又は図6に示すように、信号線路9の周囲に位置している。グランド10は、グランド10の両端部10aにおいては、信号線路9の両端部9aの半円柱状部側に延在されて設けられている。
また、グランド10は、共通の電位、例えばアース電位にする機能を備えている。また、グランド10は、例えば、銅、銀、タングステン、モリブデン、マンガン、金、アルミニウム、ニッケル又はクロム等の金属材料、或いはダイヤモンド、或いはこれらの混合物、或いはこれらの合金等からなる。
グランド10は、図5に示すように、信号線路9の中央部9bとグランド10の中央部10bとの間は、面方位に等距離に設定されている。そのため、信号線路9とグランド10との間にて信号伝送路の信号同期性が向上し、伝送特性が向上する。
ここで、信号線路9の中央部9bとグランド10の中央部10bとの間が、面方位に等距離とは、図5に示すように、信号線路9の外周表面からグランド10の内周表面までの距離が、仮想直線Aを中心に面方位に略同じになることであって、その誤差は、例えば0.05mm以下である。
信号線路9の中央部9bとグランド10の中央部10bとの間には、第1誘電体11が設けられている。また、グランド9の中央部の外周には第1誘電体11よりも誘電率が大きい第2誘電体12が設けられている。
第1誘電体11及び第2誘電体層12は、絶縁材料であって、例えば、アルミナ又はムライト等のセラミック材料、或いはガラスセラミック材料等から成る。
また、第1の誘電体11と第2の誘電体12を異種組成の組合せとすることにより、両者の誘電率を調整することができる。さらに、第1の誘電体11と第2の誘電体12を同一材料であるが、第1の誘電体11が閉気孔を有する低強度又は低誘電率材料とし、第2の誘電体12を緻密質とし、高誘電率材料で且つ高強度材料とすることにより伝送特性を向上させつつ、高強度部材とすることが可能である。
グランド10の両端部10aの上面には、金属層13が形成されている。
金属層13は、露出するグランド10の両端部10bを被覆するとともに、信号線路9の両端部9aとは絶縁している。金属層13は、グランド10と電気的に接続されることで、例えば、アース電位となる。信号線路9の両端部9aに伝送する信号は、グランド10の両端部10aの上面に、信号線路9aとのギャップが、中央部の信号線路9b部表面とグランド部10bの内表面部とのギャップと略同一としつつ広い金属層13を設けることで、信号線路9の高周波信号に基づいて発生する電界を金属層13が遮蔽することができる。このように、金属層13に電界遮蔽効果をもたせることで、信号線路9から発生する電界に起因して素子4の高周波伝送特性が変化するのを抑制することができる。
金属層13は、例えば、銅、銀、タングステン、モリブデン又はマンガン等の金属材料、或いはダイヤモンド、或いはこれらの混合物、或いはこれらの合金等からなる。
また、素子収納用パッケージ2に、IC又はLSI等の半導体素子を実装する場合、半導体素子としては、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いることができる。
素子4と入出力端子3とを、例えば、ワイヤボンディング又はリボンボンディング等の手法により電気的に接続する。本実施形態では、入出力端子3の信号線路9及びグランド10の両端部を半円柱状に形成することで、ワイヤボンディング又はリボンボンディンクにて接続するワイヤ又はリボンの一端を接続しやすくすることができる。また、外部と入出力端子3との接続においても、信号線路9及びグランド10の両端部を半円柱状にすることで、電気的接続を容易に行なうことができる。仮に、入出力端子3の信号線路9及びグランド10の両端部が円柱状であって、その周囲を第2誘電体で被覆していた場合、素子又は外部との電気的接続が困難となり、入出力端子との電気的接続の位置精度が求められる。そして、入出力端子と素子、或いは入出力端子と外部との接続状態が、電気的にオープンになる虞が高く、製品不良が発生しやすくなる。
本実施形態によれば、信号線路を中心にその外周をグランドで取り囲むとともに、信号線路とグランドとの距離を所望の調整することで、信号線路に伝送される信号を、マイクロ波、ミリ波等の高周波としても、電磁波の漏れを少なくし、外部よりの外乱要因による影響を低減するとともに、信号線路とグランド部各部との信号同期性を高めることにより伝送特性に優れた入出力端子、素子収納用パッケージ、並びに実装構造体を提供することができる。更には、入出力端子と素子、或いは入出力端子と外部との電気的接続を容易にすることができ、製品歩留まりの向上を図ることができる。
<実装構造体の製造方法>
ここで、図1に示す実装構造体1の製造方法を説明する。
まず、基板5、枠体6のそれぞれを準備する。基板5、枠体6のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
次に、入出力端子3を準備する。ここでは、第1誘電体11、第2誘電体12の材料が、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体又はムライト質焼結体等の場合の、入出力端子3の作製方法について説明する。
具体的には、第1誘電体11、第2誘電体12の材料が酸化アルミニウム質焼結体から成る場合、先ず、酸化アルミニウム、酸化珪素、酸化マグネシウム及び酸化カルシウム等の原料粉末に有機バインダー、可塑剤、溶剤等を添加混合した後にスプレードライヤーにより噴霧乾燥することにより微小粒状と成す。
ここで、第1誘電体11、第2誘電体12のプレス整形型を準備する。そして、整形型内に、微小粒状の酸化アルミ二ウム質の材料を充填し、焼結前の第1誘電体11、第2誘電体12を取り出す。
また、タングステン又はモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤又は溶剤等を添加混合して金属ペーストを得る。
そして、取り出した前駆体の第1誘電体11の貫通孔内に、例えばスクリーン印刷法を用いて、金属ペーストを充填し、さらに、前躯体の第1誘電体11の外周表面にもスクリーン印刷法を用いて、金属ペーストを塗って、グランド10を形成し、約1600℃にて雰囲気焼成を行い第1誘電体11の焼結品を得た後に、メタライズ面である外周表面にロ
ー付け・半田付け用のニッケルめっきを施す。
又、取り出した前駆体の第2誘電体12の内周面表面、および外周面の素子収納用パッケージ1とのロー付け半田付け部分に、例えばスクリーン印刷法を用いて、金属ペーストを塗布した後に、約1600℃にて雰囲気焼成を行い第2誘電体12の焼結品を得た後に、メタライズ面である内周表面、および外表面にロー付け・半田付け用のニッケルめっきを施す。
次に、めっき済みの第2誘電体12の内部に、めっき済みの第1誘電体11をセットし、両部材の間にロー付け用ロー材、または半田付け用半田材を雰囲気炉中にて溶融充填することにより一体化する。
その後に、入出力端子の両端部を所要の形状に機械加工した後に入出力端子3を、素子収納用パッケージ1の貫通孔Hにロー付け用ロー材、または半田付け用半田材を介して接続する。このようにして、素子収納用パッケージ1を作製することができる。
次に、素子収納用パッケージ2に半田を介して素子4を実装し、枠体6上に蓋体7を設けることで、実装構造体1を作製することができる。
<変形例>
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。ここで、上述した実施形態に係る変形例について説明する。なお、本実施形態の変形例に係る素子収納用パッケージのうち、本実施形態に係る実装構造体と同様な部分については、同一の符号を付して適宜説明を省略する。
図7は、変形例1に係る素子収納用パッケージ2の概観斜視図であって、図8は、図7に示す入出力端子3xの概観斜視図である。なお、図7では、素子4を除いた状態を示していえる。
上記実施形態では、入出力端子3の概観が立方体を二つ組み合わせた形状になっていたが、これに限られない。例えば、図7又は図8に示すように、第2誘電体12xの形状を変形してもよい。
変形例1に係る入出力端子3xは、グランド10の外周に位置する第2誘電体12の形状を、円筒状の一部を切欠いた形状にする。本変形1についても、第1誘電体11及び第2誘電体12xの金型に、それぞれに適したセラミック材料を充填して、上記実施形態と同様にして、作製することができる。
本変形例1に係る素子収納用パッケージ2は、入出力端子3xを接合する素子収納用パッケージ2の枠体6の貫通孔の加工が矩形より丸形に変わることにより容易となる。また、枠体6の貫通孔に入出力端子3xを接合するときに、入出力端子3xの端部を丸くすることにより、チッピングを原因とするリーク発生を抑制することができ、製造歩留まりを向上させることができる。
1 実装構造体
2 素子収納用パッケージ
3 入出力端子
4 素子
5 基板
6 枠体
7 蓋体
8 端子
9 信号線路
9a 信号線路の両端部
9b 信号線路の中央部
10 グランド
10a グランドの両端部
10b グランドの中央部
11 第1誘電体
12 第2誘電体
13 金属層
R 実装領域
H 貫通孔
A 仮想直線

Claims (9)

  1. 両端部が半円柱状であって、前記両端部で挟まれる中央部が円柱状の信号線路と、
    前記信号線路の両端部の外周に位置し、前記信号線路と離間して設けられる半円筒状の両端部と、前記信号線路の中央部の外周に位置し、前記信号線路と離間して設けられる円筒状の中央部を有するグランドと、を備えたことを特徴とする入出力端子。
  2. 請求項1に記載の入出力端子であって、
    前記信号線路及び前記グランドは、仮想直線上に位置していることを特徴とする入出力端子。
  3. 請求項1又は請求項2に記載の入出力端子であって、
    前記信号線路の中央部と前記グランドの中央部との間には、第1誘電体が設けられており、
    前記グランドの中央部の外周には前記第1誘電体よりも誘電率が大きい第2誘電体が設けられていることを特徴とする入出力端子。
  4. 請求項3に記載の入出力端子であって、
    前記第1誘電体及び前記第2誘電体は、前記信号線路の両端部の外周位置であって、前記信号線路の両端部の半円筒状側に延在されていることを特徴とする入出力端子。
  5. 請求項4に記載の入出力端子であって、
    前記信号線路の両端部のいずれか一方には、半円柱状の端子が設けられるとともに、前記信号線路の上面と前記端子の下面とが接続されることを特徴とする入出力端子。
  6. 請求項1乃至請求項5のいずれかに記載の入出力端子であって、
    前記信号線路の中央部に位置する外周表面と前記グランドの中央部に位置する内周表面の間は、面方位に等距離に設定されていることを特徴とする入出力端子。
  7. 請求項1乃至請求項6のいずれかに記載の入出力端子と、
    上面に素子の実装領域を有する基板と、
    前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、を備え、
    前記貫通孔に前記入出力端子が設けられることを特徴とする素子収納用パッケージ。
  8. 請求項7に記載の素子収納用パッケージであって、
    前記入出力端子は、前記枠体の内外のそれぞれに、前記信号線路の両端部が露出していることを特徴とする素子収納用パッケージ。
  9. 請求項7又は請求項8に記載の素子収納用パッケージと、
    前記素子収納用パッケージに実装する素子を備えたことを特徴とする実装構造体。
JP2010070337A 2010-03-25 2010-03-25 入出力端子、素子収納用パッケージ、並びに実装構造体 Expired - Fee Related JP5355468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010070337A JP5355468B2 (ja) 2010-03-25 2010-03-25 入出力端子、素子収納用パッケージ、並びに実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010070337A JP5355468B2 (ja) 2010-03-25 2010-03-25 入出力端子、素子収納用パッケージ、並びに実装構造体

Publications (2)

Publication Number Publication Date
JP2011204885A JP2011204885A (ja) 2011-10-13
JP5355468B2 true JP5355468B2 (ja) 2013-11-27

Family

ID=44881238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010070337A Expired - Fee Related JP5355468B2 (ja) 2010-03-25 2010-03-25 入出力端子、素子収納用パッケージ、並びに実装構造体

Country Status (1)

Country Link
JP (1) JP5355468B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152455A (ja) * 1991-11-27 1993-06-18 Shinko Electric Ind Co Ltd 高周波素子用パツケージ
JPH11312747A (ja) * 1998-11-19 1999-11-09 Nec Corp Icパッケ―ジ及びその製造方法
JP2003051563A (ja) * 2001-08-06 2003-02-21 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP4204440B2 (ja) * 2003-10-29 2009-01-07 新光電気工業株式会社 メタルパッケージおよびその製造方法
JP2010192987A (ja) * 2009-02-16 2010-09-02 Nec Corp 同軸コネクタ、同軸コネクタ・平面線路接続構造
JP2011238641A (ja) * 2010-05-06 2011-11-24 Kyocera Corp 入出力端子、素子収納用パッケージ、並びに実装構造体

Also Published As

Publication number Publication date
JP2011204885A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
JP5518086B2 (ja) 素子収納用パッケージおよび実装構造体
JP6093020B2 (ja) 素子収納用パッケージおよび実装構造体
WO2014192687A1 (ja) 素子収納用パッケージおよび実装構造体
CN204303794U (zh) 元件收纳用封装件以及安装构造体
CN106415821B (zh) 元件收纳用封装以及安装结构体
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5355468B2 (ja) 入出力端子、素子収納用パッケージ、並びに実装構造体
JP2015103619A (ja) 素子収納用パッケージおよび実装構造体
US12068420B2 (en) Wiring board, electronic component package, and electronic apparatus
JP2011238641A (ja) 入出力端子、素子収納用パッケージ、並びに実装構造体
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP2005243970A (ja) 複合回路基板
JP5886637B2 (ja) 冷却基板、素子収納用パッケージ、および実装構造体
JP5361663B2 (ja) 素子収納用パッケージ、並びに実装構造体
JP5334746B2 (ja) 素子収納用パッケージ、並びに実装構造体
WO2015029880A1 (ja) 素子収納用パッケージおよび実装構造体
JP5725886B2 (ja) 素子収納用パッケージおよび実装構造体
JP7242911B2 (ja) 配線基体および電子装置
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2014127589A (ja) 素子収納用パッケージおよび実装構造体
JP2014160697A (ja) 素子収納用パッケージ、並びに実装構造体
JP2017135302A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004063881A (ja) 素子搭載用パッケージ及び電子装置
JP2007149955A (ja) 高周波用終端抵抗基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R150 Certificate of patent or registration of utility model

Ref document number: 5355468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees