JPH11312747A - Ｉｃパッケ―ジ及びその製造方法 - Google Patents
Ｉｃパッケ―ジ及びその製造方法Info
- Publication number
- JPH11312747A JPH11312747A JP32931498A JP32931498A JPH11312747A JP H11312747 A JPH11312747 A JP H11312747A JP 32931498 A JP32931498 A JP 32931498A JP 32931498 A JP32931498 A JP 32931498A JP H11312747 A JPH11312747 A JP H11312747A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- cap
- package
- wall
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 セラミックでできているケース基体の中央凹
部にＩＣペレットをマウントし、このＩＣペレットの電
極と接続した単線の外部引出しリードを、ケースに蓋を
するキャップとの隙間から外部に引出したＩＣパッケー
ジにおいて、特性上電気的外部信号等からのノイズ等の
影響を受け易く、ＩＣの高性能化の障害となっていた。 【解決手段】 ＩＣペレットを内蔵したパッケージ本体
（ケースとキャップ）の内壁を導電性物質（セラミック
パッケージの場合は内部に金属被膜をメッキもしくは蒸
着、スパッタ等で被着したもの）で被い、さらに、外部
引出しリードを同軸型に形成して、外部からのノイズを
防止している。
部にＩＣペレットをマウントし、このＩＣペレットの電
極と接続した単線の外部引出しリードを、ケースに蓋を
するキャップとの隙間から外部に引出したＩＣパッケー
ジにおいて、特性上電気的外部信号等からのノイズ等の
影響を受け易く、ＩＣの高性能化の障害となっていた。 【解決手段】 ＩＣペレットを内蔵したパッケージ本体
（ケースとキャップ）の内壁を導電性物質（セラミック
パッケージの場合は内部に金属被膜をメッキもしくは蒸
着、スパッタ等で被着したもの）で被い、さらに、外部
引出しリードを同軸型に形成して、外部からのノイズを
防止している。
Description
【０００１】
【発明の属する技術分野】本発明はＩＣパッケージ及び
その製造方法に関し、特にパッケージのリード構造およ
びキャップ構造に関するものである。
その製造方法に関し、特にパッケージのリード構造およ
びキャップ構造に関するものである。
【０００２】
【従来の技術】従来のセラミック製のＩＣパッケージ
は、セラミックでできているケース基体の中央凹部にＩ
Ｃペレットをマウントし、このＩＣペレットの電極と接
続した単線の外部引出しリードを、ケースに蓋をするキ
ャップとの隙間から外部に引出した構造となっていた。
は、セラミックでできているケース基体の中央凹部にＩ
Ｃペレットをマウントし、このＩＣペレットの電極と接
続した単線の外部引出しリードを、ケースに蓋をするキ
ャップとの隙間から外部に引出した構造となっていた。
【０００３】
【発明が解決しようとする課題】上述した従来のＩＣパ
ッケージでは、特性上電気的外部信号等からのノイズ等
の影響を受け易く、ＩＣの高性能化の障害となってい
た。
ッケージでは、特性上電気的外部信号等からのノイズ等
の影響を受け易く、ＩＣの高性能化の障害となってい
た。
【０００４】
【課題を解決するための手段】本発明のＩＣパッケージ
は、ＩＣペレットを内蔵したパッケージ本体（ケースと
キャップ）の内壁を導電性物質（セラミックパッケージ
の場合は内部に金属被膜をメッキもしくは蒸着、スパッ
タ等で被着したもの）で被い、さらに、外部引出しリー
ドを同軸型に形成して、外部からのノイズを防止してい
る。
は、ＩＣペレットを内蔵したパッケージ本体（ケースと
キャップ）の内壁を導電性物質（セラミックパッケージ
の場合は内部に金属被膜をメッキもしくは蒸着、スパッ
タ等で被着したもの）で被い、さらに、外部引出しリー
ドを同軸型に形成して、外部からのノイズを防止してい
る。
【０００５】
【発明の実施の形態】つぎに本発明を実施例により説明
する。
する。
【０００６】図１は本発明の一実施例の断面図、図２は
図１の実施例のＡ−Ａ断面図である。図１と図２におい
て、セラミックのケース基体１のＩＣペレット搭載部に
導電性マウント材２によりＩＣペレット３がマウントさ
れている。ＩＣペレット３の電極とケース１の周壁上面
の外部引出しリードの中心導体４との間はボンディング
ワイヤ７により接続されており、外部引出しリードの中
心導体４の外周は絶縁体５により包まれ、さらに絶縁体
５の外周は厚さ約１〜５μｍの外部導電被膜６で被われ
て、同軸型に形成されている。外部導電被膜６はメッキ
またはスパッタあるいは蒸着で形成される。それからケ
ース１の周壁の上にキャップ８をかぶせ、接着剤９によ
り機密封止される。また、キャップ８の内壁には１〜５
μｍ程度の導電性被膜１０がメッキまたはスパッタある
いは蒸着により被着されており、しかして、この導電性
被膜１０、ＩＣマウント部材２、および同軸型外部引出
しリードの外部導電被膜６は共にＩＣのＧＮＤへ接続さ
れる。
図１の実施例のＡ−Ａ断面図である。図１と図２におい
て、セラミックのケース基体１のＩＣペレット搭載部に
導電性マウント材２によりＩＣペレット３がマウントさ
れている。ＩＣペレット３の電極とケース１の周壁上面
の外部引出しリードの中心導体４との間はボンディング
ワイヤ７により接続されており、外部引出しリードの中
心導体４の外周は絶縁体５により包まれ、さらに絶縁体
５の外周は厚さ約１〜５μｍの外部導電被膜６で被われ
て、同軸型に形成されている。外部導電被膜６はメッキ
またはスパッタあるいは蒸着で形成される。それからケ
ース１の周壁の上にキャップ８をかぶせ、接着剤９によ
り機密封止される。また、キャップ８の内壁には１〜５
μｍ程度の導電性被膜１０がメッキまたはスパッタある
いは蒸着により被着されており、しかして、この導電性
被膜１０、ＩＣマウント部材２、および同軸型外部引出
しリードの外部導電被膜６は共にＩＣのＧＮＤへ接続さ
れる。
【０００７】図３は本発明の第２の実施例の断面図、図
４は図３のＡ−Ａ断面図である。図３と図４において、
本例が図１の実施例に比べてつぎのような相違がある。
すなわち、ケース１とキャップ８との間の封止は導電性
封止材、例えばＡｕＳｎ１１を用いて封止されている。
この場合、外部引出しリードの中心導体４を包む絶縁体
５の外周には、図１の実施例であった外部導電被膜６が
省かれていて、その代わり、導電性封止材１１により絶
縁材５の外周をも包んでいることにより、外部引出しリ
ードは同軸型とされている。よって、本例は第１実施例
に比べ外部引出しリードの外部導電被膜の加工工程が不
要となる利点がある。
４は図３のＡ−Ａ断面図である。図３と図４において、
本例が図１の実施例に比べてつぎのような相違がある。
すなわち、ケース１とキャップ８との間の封止は導電性
封止材、例えばＡｕＳｎ１１を用いて封止されている。
この場合、外部引出しリードの中心導体４を包む絶縁体
５の外周には、図１の実施例であった外部導電被膜６が
省かれていて、その代わり、導電性封止材１１により絶
縁材５の外周をも包んでいることにより、外部引出しリ
ードは同軸型とされている。よって、本例は第１実施例
に比べ外部引出しリードの外部導電被膜の加工工程が不
要となる利点がある。
【０００８】
【発明の効果】以上説明したように本発明は、ＩＣパッ
ケージのリード部を同軸ケーブル状に形成し、かつ、ケ
ースに蓋をするキャップ内壁に導電被膜を設けているこ
とで、ＩＣ外部からの電気的ノイズを完全にシールドが
できる。これにより、従来のＩＣでは、電気的ノイズを
ひろい誤動作を起こす欠点が約１桁以上減らせる。即
ち、ＩＣ内部の電気的ノイズは２０〜３０ｄＢ減衰が可
能となる。
ケージのリード部を同軸ケーブル状に形成し、かつ、ケ
ースに蓋をするキャップ内壁に導電被膜を設けているこ
とで、ＩＣ外部からの電気的ノイズを完全にシールドが
できる。これにより、従来のＩＣでは、電気的ノイズを
ひろい誤動作を起こす欠点が約１桁以上減らせる。即
ち、ＩＣ内部の電気的ノイズは２０〜３０ｄＢ減衰が可
能となる。
【図１】本発明の一実施例の断面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】本発明の第２実施例の断面図である。
【図４】図３のＡ−Ａ断面図である。
１ セラミックケース基体 ２ マウント材 ３ ＩＣペレット ４ 中心導体 ５ 絶縁体 ６ 外部導電被膜 ７ ボンディングワイヤ ８ キャップ ９ 接着剤 １０ 導電性被膜 １１ 導電性封止材
Claims (2)
- 【請求項１】 周壁とＩＣペレットを搭載する凹所とを
設けたセラミックのケース基体と前記凹所に導電性マウ
ント材によりマウントしたＩＣぺレットと、前記ケース
基体の周壁の上にかぶせて気密封止するセラミックのキ
ャップと、前記ＩＣペレットと接続した外部引出しリー
ド線とを有し、前記キャップは内壁に導電性被膜が被着
され、前記外部引出しリード線は前記ケース基体の周壁
と前記キャップの隙間から同軸型に外部に導出されてい
ることを特徴とするＩＣパッケージ。 - 【請求項２】 ＩＣペレットを内蔵したＩＣパッケージ
の製造方法において、ＩＣペレットを導電性マウント材
によりマウントしたセラミックのケース基体の周壁の上
に、内壁に導電性被膜を被着したキャップをかぶせて封
止する際に、前記ＩＣペレットと接続した同軸ケーブル
型の外部引出しリードを前記ケース基体と前記キャップ
の隙間から外部に引出すことを特徴とするＩＣパッケー
ジの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32931498A JPH11312747A (ja) | 1998-11-19 | 1998-11-19 | Ｉｃパッケ―ジ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32931498A JPH11312747A (ja) | 1998-11-19 | 1998-11-19 | Ｉｃパッケ―ジ及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8422190A Division JP2890640B2 (ja) | 1990-03-30 | 1990-03-30 | Ｉｃパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11312747A true JPH11312747A (ja) | 1999-11-09 |
Family
ID=18220087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32931498A Pending JPH11312747A (ja) | 1998-11-19 | 1998-11-19 | Ｉｃパッケ―ジ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11312747A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261188A (ja) * | 2001-03-05 | 2002-09-13 | Omron Corp | 電子部品のパッケージ構造 |
| JP2011204885A (ja) * | 2010-03-25 | 2011-10-13 | Kyocera Corp | 入出力端子、素子収納用パッケージ、並びに実装構造体 |
-
1998
- 1998-11-19 JP JP32931498A patent/JPH11312747A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261188A (ja) * | 2001-03-05 | 2002-09-13 | Omron Corp | 電子部品のパッケージ構造 |
| JP2011204885A (ja) * | 2010-03-25 | 2011-10-13 | Kyocera Corp | 入出力端子、素子収納用パッケージ、並びに実装構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070205499A1 (en) | Microelectromechanical microphone packaging system | |
| TW201314858A (zh) | 半導體封裝結構及其製造方法 | |
| US7635918B2 (en) | High frequency device module and manufacturing method thereof | |
| KR20010070235A (ko) | 면실장형 코일 및 그 제조 방법 | |
| JPH02303037A (ja) | 半導体装置 | |
| JPH11239037A (ja) | 弾性表面波装置 | |
| JP2015154032A (ja) | 配線基板とそれを用いた半導体装置 | |
| TW201731063A (zh) | 封裝結構及其製法 | |
| CN211056708U (zh) | 硅麦克风封装结构 | |
| JPH11312747A (ja) | Ｉｃパッケ―ジ及びその製造方法 | |
| JP2890640B2 (ja) | Ｉｃパッケージ | |
| CN210112276U (zh) | 硅麦克风封装结构 | |
| JPH04155734A (ja) | 蛍光表示管 | |
| JP3269235B2 (ja) | 電子部品 | |
| JPS63262860A (ja) | 混成集積回路装置 | |
| JPH06120286A (ja) | 半導体装置 | |
| JP2001053222A (ja) | 半導体装置 | |
| JPH11232938A (ja) | 通信用ケーブルとそれに使用するノイズフィルタテープ | |
| JP2509454Y2 (ja) | 超音波センサ | |
| JPH0563495A (ja) | 弾性表面波装置 | |
| JP2001135754A (ja) | 電気回路装置 | |
| JPS597769Y2 (ja) | 弾性表面波装置 | |
| CN110856063A (zh) | 一种麦克风静电防护结构及电子设备 | |
| JP2994167B2 (ja) | 半導体装置 | |
| JPS6125259Y2 (ja) |