JPH05152455A - 高周波素子用パツケージ - Google Patents

高周波素子用パツケージ

Info

Publication number
JPH05152455A
JPH05152455A JP33985591A JP33985591A JPH05152455A JP H05152455 A JPH05152455 A JP H05152455A JP 33985591 A JP33985591 A JP 33985591A JP 33985591 A JP33985591 A JP 33985591A JP H05152455 A JPH05152455 A JP H05152455A
Authority
JP
Japan
Prior art keywords
ceramic
frame
signal line
metal
metal base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33985591A
Other languages
English (en)
Inventor
Takaharu Miyamoto
隆春 宮本
Fumio Miyagawa
文雄 宮川
Yoji Ohashi
洋二 大橋
Tamio Saito
民雄 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Fujitsu Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP33985591A priority Critical patent/JPH05152455A/ja
Publication of JPH05152455A publication Critical patent/JPH05152455A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Connections Arranged To Contact A Plurality Of Conductors (AREA)

Abstract

(57)【要約】 【目的】 パッケージのメタルウォールを貫通してメタ
ルウォール内外に連なる信号線路であって、50〜60
GHz等の超高速信号を伝送損失少なく効率良く伝える
ことのできる信号線路を備えた高周波素子用パッケージ
を得る。 【構成】 高周波素子搭載用のメタルベース10上面
に、セラミック枠体20を介して、キャップ封着用のメ
タルフレーム30を気密に接合する。メタルフレーム3
0下端縁には切欠き32を設ける。セラミック枠体20
上面には、切欠き32を貫通してメタルフレーム30内
外に延出するセラミック枠体20上面に連なる信号線路
40を備える。信号線路40周囲の切欠き32には、誘
電体50を充填して、その誘電体50で切欠き32を気
密に封ずる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、超高速信号で動作させ
る半導体チップ等の高周波素子を収容する、高周波素子
用パッケージに関する。
【0002】
【従来の技術】上記パッケージは、一般に、その周壁を
シールド効果のあるメタルウォールで形成している。そ
して、パッケージ内外を電磁気的にシールドしたり、パ
ッケージサイズの設計調整により寄生共振を防止したり
して、高周波素子が誤動作するのを防いでいる。
【0003】この周壁をメタルウォールで形成したパッ
ケージにおいて、メタルウォールを貫通してメタルウォ
ール内外に連なる信号線路を備える場合には、一般に、
信号線路を備えたセラミック端子をメタルウォールに透
設した切欠き又は透孔に気密に嵌着している。
【0004】セラミック端子は、その主要構成部が、断
面逆T字状をしたセラミック体と、そのセラミック体内
外の階段面にセラミック体内部を貫通して連続して備え
た厚膜のメタライズ等の信号線路とからなっている。
【0005】
【発明が解決しようとする課題】ところで、近時は、情
報処理装置の高速化、高周波化が進み、高周波素子を5
0〜60GHzもの超高速信号で動作させるようになり
つつある。
【0006】しかしながら、上記のような、セラミック
端子の厚膜のメタライズ等からなる信号線路に、50〜
60GHzもの超高速信号を伝えた場合には、その信号
線路を超高速信号を伝送損失少なく効率良く伝えること
ができなかった。
【0007】これは、セラミック端子の信号線路表面が
平滑に形成されておらずにその表面に凹凸があったり、
信号線路の幅が設計通りの均一な所定幅に形成されてお
らずに不均一に形成されていたり、信号線路の導体抵抗
値が大きかったりしたためである。
【0008】即ち、セラミック端子の信号線路が、上記
のように、その表面に凹凸があったり、その幅が設計通
りに均一に形成されずに不均一に形成されていたりする
と、それらの信号線路表面の凹凸のある箇所や、信号線
路の幅が不均一に形成されている箇所で、信号線路を伝
わる超高速信号の反射損失が大きくなってしまうからで
ある。また、セラミック端子の信号線路の導体抵抗値が
高いと、信号線路を伝わる超高速信号の導体損失が大き
くなってしまうからである。
【0009】ここで、セラミック端子の信号線路の幅
が、設計通りに均一とならずに、不均一となってしまう
のは、厚膜のメタライズ等からなる信号線路をセラミッ
ク体と共に一体焼成してセラミック端子を形成した際
に、信号線路とセラミック体との熱収縮率の差により信
号線路の各所に大小の歪みが生じたり、信号線路焼成用
のメタライズ等のパターニングをプリント法で行ったり
するからである。
【0010】また、セラミック端子の信号線路表面に凹
凸があるのは、セラミック端子の厚膜からなる信号線路
は、粒子の粗いメタライズ等から形成されていて、信号
線路表面にメタライズ等の粒子からなる凹凸が生じてし
まったり、グリーンシート多層法により形成するセラミ
ック体の表面ラップ等を行うことができずに、信号線路
がセラミック体の焼き上がり表面粗度に馴染んでしまっ
たりするからである。
【0011】また、セラミック端子の信号線路の導体抵
抗値が高いのは、セラミック端子の信号線路を、導体抵
抗率の高い厚膜のタングステン、モリブデン等のメタラ
イズ等で形成しているからである。
【0012】本発明は、このような課題に鑑みてなされ
たもので、パッケージのメタルウォールを貫通してメタ
ルウォール内外に連続して連なる信号線路であって、5
0〜60GHz等の超高速信号を伝送損失少なく効率良
く伝えることのできる信号線路を備えた高周波素子用パ
ッケージ(以下、パッケージという)を提供することを
目的としている。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1のパッケージは、高周波素子を搭載す
るメタルベースと、そのメタルベース上面に気密に接合
したセラミック枠体であって、前記メタルベースの高周
波素子搭載箇所周囲を囲むセラミック枠体と、そのセラ
ミック枠体上面に気密に接合したキャップ封着用のメタ
ルフレームと、そのメタルフレーム下端縁に透設した切
欠きと、その切欠き内側に露出した前記セラミック枠体
上面とそれに連なる前記メタルフレーム内外に延出した
セラミック枠体上面とに切欠きを貫通して連続して備え
た低抵抗率の薄膜からなる信号線路と、その信号線路周
囲の前記切欠きに充填してその切欠きを気密に封じた低
融点ガラス等の誘電体とからなることを特徴としてい
る。
【0014】本発明の第2のパッケージは、高周波素子
を搭載するメタルベースと、そのメタルベース上面に気
密に接合したキャップ封着用のメタルフレームであっ
て、前記メタルベースの高周波素子搭載箇所周囲を囲む
メタルフレームと、そのメタルフレーム下端縁に透設し
た切欠きと、その切欠き内側に露出した前記メタルベー
ス上面とそれに連なる前記メタルフレーム内外に延出し
たメタルベース上面とに切欠きを貫通して連続して気密
に接合したセラミック体と、そのセラミック体上面に備
えた信号線路であって、前記切欠きを貫通して前記メタ
ルフレーム内外のセラミック体上面に連なる低抵抗率の
薄膜からなる信号線路と、前記セラミック体周囲の切欠
きに充填してその切欠きを気密に封じた低融点ガラス等
の誘電体とからなることを特徴としている。
【0015】
【作用】上記構成の第1、第2のパッケージにおいて
は、信号線路を低抵抗率のCu、Au等の薄膜で形成し
ている。
【0016】従って、その低抵抗率の薄膜からなる信号
線路の導体抵抗値を、高抵抗率のタングステン、モリブ
デン等の厚膜からなる信号線路に比べて、大幅に低める
ことができる。
【0017】また、薄膜は、微細な金属粒子を蒸着法等
により寄せ集めて形成したもので、その表面に大きな凹
凸が生ずることがない。
【0018】従って、薄膜からなる信号線路表面を、凹
凸を生じさせずに、平滑に形成できる。
【0019】また、薄膜からなる信号線路は、焼成済の
セラミック枠体又はセラミック体上面にCu、Au等の
薄膜を蒸着法等により広く層状に備えて、その薄膜をエ
ッチング処理して形成している。
【0020】従って、薄膜をエッチング処理する際のマ
スキングを正確に行うことにより、セラミック枠体又は
セラミック体の焼成時の熱収縮に影響されずに、セラミ
ック枠体又はセラミック体上面に、設計通りの歪みのな
い均一な所定幅の信号線路を形成できる。
【0021】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図1と図2は本発明の第1のパッケージの好適な実
施例を示し、図1はその斜視図、図2はその正面断面図
を示している。以下、この図中のパッケージを説明す
る。
【0022】図において、10は、高周波素子70を搭
載する板状をしたメタルベースである。
【0023】メタルベース10は、GaAs等からなる
高周波素子70の熱膨張率に近似する熱膨張率を有する
高熱伝導率のCu−W合金等で形成している。
【0024】メルタベース10上面の高周波素子搭載箇
所12周囲には、幅広い方形枠体状をしたセラミック枠
体20を、気密に接合している。具体的には、セラミッ
ク枠体20下面に備えた銀ろうに濡れやすいニッケルめ
っきを施した厚膜のメタライズ等からなる接合層22、
又は銀ろうに濡れやすいCu、Au等の薄膜からなる接
合層22を介して、セラミック枠体20下面を銀ろうに
濡れやすいニッケルめっきを施したメタルベース10上
面に銀ろうを用いて気密にろう接している。
【0025】セラミック枠体20は、Al2 3 を約9
9.5%含む高純度のアルミナセラミック等から形成し
ていて、その周囲表面を緻密に形成している。それと共
に、セラミック枠体20上面をラッピングして、そのセ
ラミック枠体20上面を平滑化している。そして、セラ
ミック枠体20上面に備える後述の薄膜からなる信号線
路表面を、セラミック枠体20上面の凹凸に邪魔されず
に、平滑に形成できるようにしている。
【0026】セラミック枠体20内側には、メルタベー
ス10上面を露出させていて、そのメタルベース10上
面に高周波素子70を搭載できるようにしている。それ
と共に、そのメタルベース10上面に搭載した高周波素
子70周囲をセラミック枠体20で隙間なく連続して気
密に囲むことができるようにしている。
【0027】セラミック枠体20上面には、方形枠体状
をしたキャップ60封着用のメタルフレーム30を気密
に接合している。具体的には、セラミック枠体20上面
に備えた方形枠体状をしたCu、Au等の薄膜からなる
シール層24、又はニッケルめっきを施した厚膜のメタ
ライズ等からなるシール層24を介して、メタルフレー
ム30下面をセラミック枠体20上面に銀ろうを用いて
気密にろう接している。メタルフレーム30は、後述の
誘電体に近い熱膨張率を有する銀ろうに濡れやすいコバ
ール(鉄−ニッケル−コバルト合金)で形成している。
【0028】メタルフレーム30の左右側面の内外に
は、セラミック枠体20の内外端部をそれぞれ延出して
いる。
【0029】メタルフレーム30の左右下端縁には、半
円状をした切欠き32をそれぞれ透設している。
【0030】切欠き32内側に露出したセラミック枠体
20上面とそれに連なるメタルフレーム30内外に延出
したセラミック枠体20上面とには、低抵抗率のCu、
Au等の薄膜からなる細帯状の信号線路40であって、
その幅を設計通りに歪みなく均一な所定幅に形成した信
号線路40を、切欠き32を貫通して、連続して備えて
いる。
【0031】このCu、Au等の薄膜からなる信号線路
40は、焼成済のセラミック枠体20上面に蒸着法等に
より広く層状に備えたCu、Au等の薄膜を、エッチン
グ処理して形成している。
【0032】信号線路40周囲の切欠き32には、誘電
体50を隙間なく充填して、その信号線路40周囲の切
欠き32を誘電体50で気密に封じている。具体的に
は、メタルベース10上面にセラミック枠体20をろう
接している銀ろうや、セラミック枠体20上面にメタル
フレーム30をろう接している銀ろうより融点の低い、
低融点ガラス、又は高気密性の樹脂等からなる誘電体5
0を用いて、信号線路40周囲の切欠き32を気密に封
じている。その際には、メタルフレーム30に予めニッ
ケルめっきを施して、低融点ガラス等の誘電体50をメ
タルフレームの切欠き32内周面に確実に気密に接合で
きるようにしている。このメタルフレーム30にニッケ
ルめっきを施す時期は、メタルフレーム30をセラミッ
ク枠体20上面にろう接した後に行うようにしている。
そして、メタルフレーム30をセラミック枠体20上面
にろう接している銀ろうにも、防錆用、表装用のニッケ
ルめっきを施すことができるようにしている。
【0033】図1と図2に示した第1のパッケージは、
以上のように構成している。
【0034】図3と図4は本発明の第2のパッケージの
好適な実施例を示し、図3はその斜視図、図4はその正
面断面図を示している。以下、この図中のパッケージを
説明する。
【0035】図のパッケージでは、メタルベース10上
面の高周波素子搭載箇所12周囲に、方形枠体状をした
キャップ60封着用のメタルフレーム30を気密に接合
している。具体的には、Cu−W合金からなるメタルベ
ース10にニッケルめっきを施して、そのニッケルめっ
きを施したメタルベース10上面に、前述のコバールか
らなるメタルフレーム30下端面を銀ろうを用いて気密
にろう接している。
【0036】メタルフレーム30内側には、メタルベー
ス10上面を露出させていて、そのメタルベース10上
面に高周波素子70を搭載できるようにしている。そし
て、メタルベース10上面に搭載した高周波素子70周
囲をメタルフレーム30で隙間なく連続して気密に囲む
ことができるようにしている。
【0037】メタルフレーム30の左右側面の外方に
は、メタルベース10の左右端部をそれぞれ延出してい
る。
【0038】メタルフレーム30の左右下端縁には、半
円状をした切欠き32をそれぞれ透設している。
【0039】切欠き32内側に露出したメタルベース1
0上面とそれに連なるメタルフレーム30内外に延出し
たメタルベース10上面には、帯板状をしたセラミック
体200を、切欠き32を貫通して、連続して気密に接
合している。具体的には、セラミック体200下面に備
えたニッケルめっきを施した厚膜のメタライズ等からな
る接合層220、又はCu、Au等の薄膜からなる接合
層220を介して、セラミック体200下面をニッケル
めっきを施したメタルベース10上面に銀ろうを用いて
気密にろう接している。
【0040】セラミック体200は、Al2 3 を約9
9.5%含む高純度のアルミナセラミック等から形成し
ていて、その周囲表面を緻密に形成している。それと共
に、セラミック体200上面をラッピングして、そのセ
ラミック体200上面を平滑化している。そして、セラ
ミック枠体200上面に備える後述の薄膜からなる信号
線路表面を、セラミック枠体200上面の凹凸に邪魔さ
れずに、平滑に形成できるようにしている。
【0041】平滑化したセラミック体200上面の中央
縦方向には、低抵抗率のCu、Au等の薄膜からなる細
帯状の信号線路40であって、その幅を設計通りに歪ま
せずに均一な所定幅に形成した信号線路40を備えてい
る。そして、信号線路40を切欠き32を貫通してメタ
ルフレーム30内外のセラミック体200上面に連続し
て備えている。
【0042】信号線路40は、セラミック体200上面
に蒸着法等によりCu、Au等の薄膜を広く層状に備え
て、その薄膜をエッチング処理して形成している。
【0043】信号線路40を備えたセラミック体200
周囲の切欠き32には、誘電体50を充填して、その誘
電体50で信号線路40を備えたセラミック体200周
囲の切欠き32を気密に封じている。具体的には、メタ
ルベース10上面にメタルフレーム30をろう接してい
る銀ろうより融点の低い、低融点ガラス、又は高気密性
の樹脂等からなる誘電体50を用いて、信号線路40を
備えたセラミック体200周囲の切欠き32を気密に封
じている。その際には、メタルフレーム30に予めニッ
ケルめっきを施して、メタルフレームの切欠き32内周
面に低融点ガラス等の誘電体50を確実に気密に接合で
きるようにしている。このニッケルめっきをメタルフレ
ーム30に施す時期は、メタルフレーム30をメタルベ
ース10上面にろう接した後に行うようにして、メタル
フレーム30をメタルベース10上面にろう接している
銀ろうにも防錆用、表装用のニッケルめっきを施すこと
ができるようにしている。
【0044】図3と図4に示した第2のパッケージは、
以上のように構成している。
【0045】参考までに、上述第1、第2のパッケージ
のCu、Au等の薄膜からなる信号線路と、従来のパッ
ケージのメタライズ等の厚膜からなる信号線路との表面
粗さ、それらの信号線路の幅精度、それらの信号線路を
備えたラッピングを施したセラミック上面(セラミック
枠体上面又はセラミック体上面)とラッピングを施さな
いセラミック上面(セラミック端子のセラミック体の階
段面)の表面粗さを示すと、それぞれ次の表1のように
なる。表1において、セラミック上面、即ちセラミック
枠体上面又はセラミック体上面とセラミック端子のセラ
ミック体の階段面の表面粗さや、信号線路の表面粗さ
は、それぞれRa(中心線平均粗さ)の値を示してい
る。また、信号線路の幅精度は、メタルフレーム内外の
セラミック枠体上面又はセラミック体上面とセラミック
端子のセラミック体の階段面に備えた信号線路部分の幅
精度をそれぞれ示している。
【0046】
【表1】
【0047】表1によれば、第1、第2のパッケージの
信号線路の幅精度やその表面粗さ、及び信号線路を備え
たセラミック枠体上面又はセラミック体上面の表面粗さ
が、従来のパッケージの信号線路の幅精度やその表面粗
さ、及び信号線路を備えたセラミック端子のセラミック
体の階段面の表面粗さに比べて、それぞれほぼ1桁づつ
向上していることが判る。
【0048】
【発明の効果】以上説明したように、本発明の第1、第
2のパッケージによれば、メタルフレームを貫通してメ
タルフレーム内外に連続して備える信号線路を、低抵抗
率のCu、Au等の薄膜で形成して、その導体抵抗値を
大幅に低めることができる。
【0049】また、信号線路を微細な金属粒子を寄せ集
めてなる薄膜で形成して、信号線路表面に超高速信号の
反射損失を増大させる凹凸を形成せずに、信号線路表面
を平滑に形成できる。それと共に、セラミック枠体上面
又はセラミック体上面をラッビングして平滑化し、セラ
ミック枠体上面又はセラミック体上面に備える信号線路
表面を平滑に形成できる。
【0050】また、焼成済のセラミック枠体又はセラミ
ック体上面に薄膜を蒸着法等により広く層状に備えて、
その薄膜をエッチング処理し、セラミック枠体又はセラ
ミック体の焼成時の熱収縮に影響されずに、セラミック
枠体又はセラミック体上面に設計通りの歪みのない均一
な所定幅の信号線路を正確に形成できる。
【0051】その結果、本発明の第1、第2のパッケー
ジによれば、50〜60GHz等の超高速信号を伝送損
失少なく効率良く伝えることの可能な信号線路を、メタ
ルフレームを貫通してメタルフレーム内外に連続して備
えたパッケージを容易かつ的確に形成できる。
【図面の簡単な説明】
【図1】本発明の第1のパッケージの斜視図である。
【図2】本発明の第1のパッケージの正面断面図であ
る。
【図3】本発明の第2のパッケージの斜視図である。
【図4】本発明の第2のパッケージの正面断面図であ
る。
【符号の説明】
10 メタルベース 20 セラミック枠体 30 メタルフレーム 32 切欠き 40 信号線路 50 誘電体 60 キャップ 70 高周波素子 200 セラミック体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 洋二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 齊藤 民雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 高周波素子を搭載するメタルベースと、
    そのメタルベース上面に気密に接合したセラミック枠体
    であって、前記メタルベースの高周波素子搭載箇所周囲
    を囲むセラミック枠体と、そのセラミック枠体上面に気
    密に接合したキャップ封着用のメタルフレームと、その
    メタルフレーム下端縁に透設した切欠きと、その切欠き
    内側に露出した前記セラミック枠体上面とそれに連なる
    前記メタルフレーム内外に延出したセラミック枠体上面
    とに切欠きを貫通して連続して備えた低抵抗率の薄膜か
    らなる信号線路と、その信号線路周囲の前記切欠きに充
    填してその切欠きを気密に封じた誘電体とからなる高周
    波素子用パッケージ。
  2. 【請求項2】 高周波素子を搭載するメタルベースと、
    そのメタルベース上面に気密に接合したキャップ封着用
    のメタルフレームであって、前記メタルベースの高周波
    素子搭載箇所周囲を囲むメタルフレームと、そのメタル
    フレーム下端縁に透設した切欠きと、その切欠き内側に
    露出した前記メタルベース上面とそれに連なる前記メタ
    ルフレーム内外に延出したメタルベース上面とに切欠き
    を貫通して連続して気密に接合したセラミック体と、そ
    のセラミック体上面に備えた信号線路であって、前記切
    欠きを貫通して前記メタルフレーム内外のセラミック体
    上面に連なる低抵抗率の薄膜からなる信号線路と、前記
    信号線路を備えたセラミック体周囲の切欠きに充填して
    その切欠きを気密に封じた誘電体とからなる高周波素子
    用パッケージ。
  3. 【請求項3】 誘電体に低融点ガラスを用いた請求項1
    又は2記載の高周波素子用パッケージ。
JP33985591A 1991-11-27 1991-11-27 高周波素子用パツケージ Withdrawn JPH05152455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33985591A JPH05152455A (ja) 1991-11-27 1991-11-27 高周波素子用パツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33985591A JPH05152455A (ja) 1991-11-27 1991-11-27 高周波素子用パツケージ

Publications (1)

Publication Number Publication Date
JPH05152455A true JPH05152455A (ja) 1993-06-18

Family

ID=18331464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33985591A Withdrawn JPH05152455A (ja) 1991-11-27 1991-11-27 高周波素子用パツケージ

Country Status (1)

Country Link
JP (1) JPH05152455A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574314A (en) * 1994-07-28 1996-11-12 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device including shielded inner walls
JP2011204885A (ja) * 2010-03-25 2011-10-13 Kyocera Corp 入出力端子、素子収納用パッケージ、並びに実装構造体
CN105845581A (zh) * 2016-03-30 2016-08-10 中国电子科技集团公司第十三研究所 高频高速陶瓷封装外壳用陶瓷件、外壳、层压模具及烧结模具
US9468089B2 (en) 2013-09-20 2016-10-11 Kabushiki Kaisha Toshiba EBG structure, semiconductor device, and circuit board
US9698482B2 (en) 2013-07-19 2017-07-04 Kabushiki Kaisha Toshiba Antenna device
US9848504B2 (en) 2014-08-25 2017-12-19 Kabushiki Kaisha Toshiba Electronic device having a housing for suppression of electromagnetic noise

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574314A (en) * 1994-07-28 1996-11-12 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device including shielded inner walls
JP2011204885A (ja) * 2010-03-25 2011-10-13 Kyocera Corp 入出力端子、素子収納用パッケージ、並びに実装構造体
US9698482B2 (en) 2013-07-19 2017-07-04 Kabushiki Kaisha Toshiba Antenna device
US9468089B2 (en) 2013-09-20 2016-10-11 Kabushiki Kaisha Toshiba EBG structure, semiconductor device, and circuit board
US9848504B2 (en) 2014-08-25 2017-12-19 Kabushiki Kaisha Toshiba Electronic device having a housing for suppression of electromagnetic noise
CN105845581A (zh) * 2016-03-30 2016-08-10 中国电子科技集团公司第十三研究所 高频高速陶瓷封装外壳用陶瓷件、外壳、层压模具及烧结模具

Similar Documents

Publication Publication Date Title
US4881116A (en) Package for integrated circuit
US5574314A (en) Packaged semiconductor device including shielded inner walls
US6204448B1 (en) High frequency microwave packaging having a dielectric gap
JPH07114323B2 (ja) マイクロ波集積回路パツケ−ジ
JP3493301B2 (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
US6936921B2 (en) High-frequency package
JPH05152455A (ja) 高周波素子用パツケージ
JP3439969B2 (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JPS6244855B2 (ja)
JPS63192262A (ja) 高周波数装置用のセラミックパッケージ
JP2970723B2 (ja) 半導体パッケージおよびその製造方法
JP2603310B2 (ja) 高周波集積回路用パッケージ
JPH05121913A (ja) 高周波素子用パツケージ
US4340901A (en) Lead connecting structure for a semiconductor device
JP4009169B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3922551B2 (ja) 高周波用伝送線路基板
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2003273276A (ja) 入出力端子および半導体素子収納用パッケージ
JPH05166957A (ja) 高周波素子用パッケージ
JP3362881B2 (ja) 半導体パッケージ
US6239400B1 (en) Method and device for connecting two millimeter elements
JP2794888B2 (ja) セラミックパッケージ
JPH05226496A (ja) 電子部品用パッケージ
JP2002057239A (ja) 入出力端子および半導体素子収納用パッケージ
JP3752472B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990204