JP2794888B2 - セラミックパッケージ - Google Patents
セラミックパッケージInfo
- Publication number
- JP2794888B2 JP2794888B2 JP8423590A JP8423590A JP2794888B2 JP 2794888 B2 JP2794888 B2 JP 2794888B2 JP 8423590 A JP8423590 A JP 8423590A JP 8423590 A JP8423590 A JP 8423590A JP 2794888 B2 JP2794888 B2 JP 2794888B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- metal layer
- hole
- ceramic package
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体ペレットを搭載し密封するセラミッ
クパッケージに関し、特にパッケージ自身が有する、接
地インダクタンスを軽減しうるセラミックパッケージに
関する。
クパッケージに関し、特にパッケージ自身が有する、接
地インダクタンスを軽減しうるセラミックパッケージに
関する。
従来のこの種のセラミックパッケージは、第３図の部
分断面図に示すように、セラミックの誘電体基板１の下
面に第１の金属導電層２が、また、誘電体基板１の上面
には第２の金属導体層３がそれぞれ印刷焼成等の技術に
より形成されており、第１の金属層２は、パッケージの
補強あるいは、放熱等を目的とした金属板４にロウ材７
によりロウ付されている。一方、誘電体基板１には少な
くとも１ヶ所に内径が一定の貫通穴15が形成されてお
り、貫通穴15には、第３の金属層６は充填されており、
第３の金属層６により、第２の金属層３の一部と第１の
金属層２との間の電気的導通を保っていた。
分断面図に示すように、セラミックの誘電体基板１の下
面に第１の金属導電層２が、また、誘電体基板１の上面
には第２の金属導体層３がそれぞれ印刷焼成等の技術に
より形成されており、第１の金属層２は、パッケージの
補強あるいは、放熱等を目的とした金属板４にロウ材７
によりロウ付されている。一方、誘電体基板１には少な
くとも１ヶ所に内径が一定の貫通穴15が形成されてお
り、貫通穴15には、第３の金属層６は充填されており、
第３の金属層６により、第２の金属層３の一部と第１の
金属層２との間の電気的導通を保っていた。
〔発明が解決しようとする課題〕 従来のこの種のセラミックパッケージにおいて、誘電
体基板の上面に電気回路を構成する場合、電気回路の集
積度を向上させるために誘電体基板に形成される貫通穴
の径を小さくすると、貫通穴に充填される金属導体層に
よるインダクタンス成分が増大することになる。通常こ
の種のパッケージを用いる半導体製品は、誘電体基板の
下面にロウ付された金属板を接地電位として用いること
が多く、この場合、電気回路上での接地インダクタンス
を等価的に増大し、素子の特性、特に増幅器などの増幅
率を落とすなどの悪影響を及ぼす結果となる。又、この
影響は使用する周波数の増加に伴ない大きくなる。この
ような理由により、従来パッケージでは、誘電体基板に
形成する貫通穴の径を小さくすることに制約を受けて、
回路の高集積化に不都合であった。
体基板の上面に電気回路を構成する場合、電気回路の集
積度を向上させるために誘電体基板に形成される貫通穴
の径を小さくすると、貫通穴に充填される金属導体層に
よるインダクタンス成分が増大することになる。通常こ
の種のパッケージを用いる半導体製品は、誘電体基板の
下面にロウ付された金属板を接地電位として用いること
が多く、この場合、電気回路上での接地インダクタンス
を等価的に増大し、素子の特性、特に増幅器などの増幅
率を落とすなどの悪影響を及ぼす結果となる。又、この
影響は使用する周波数の増加に伴ない大きくなる。この
ような理由により、従来パッケージでは、誘電体基板に
形成する貫通穴の径を小さくすることに制約を受けて、
回路の高集積化に不都合であった。
前述した従来のセラミックパッケージに対し、本発明
のセラミックパッケージは、誘電体基板に形成される貫
通穴の形状が、誘電体基板の上面から下面にかけて広が
る円錐台形状あるいは貫通穴の径が誘電体基板の上面か
ら下面にかけて段階的に大きくなっていく形状を有して
いる。
のセラミックパッケージは、誘電体基板に形成される貫
通穴の形状が、誘電体基板の上面から下面にかけて広が
る円錐台形状あるいは貫通穴の径が誘電体基板の上面か
ら下面にかけて段階的に大きくなっていく形状を有して
いる。
次に本発明について図面を参照して説明する。第１図
は、本発明のセラミックパッケージの一実施例の部分断
面図であり、厚さ0.6mm程度のアルミナの誘電体基板１
の下面にはタングステン等による第１の金属層２が印刷
焼成等の技術により厚さ15μｍ程度に形成されており、
第１の金属層２には、厚さ1mm程度の胴タングステンに
よる金属板４が、銀ロウ等のロウ材７でロウ付されてい
る。また、誘電体基板１の上面には、タングステン等に
よる第２の金属層３が形成されている。また、誘電体基
板には、貫通穴５が形成されているが、貫通穴５の形状
は、その内径が誘電体基板１の上面では、直径約0.2mm
であり、誘電体基板１の下面では、直径約0.4mmである
ような円錐台形状をしている。貫通穴５には、タングス
テン等の第３の金属層６が充填されており、第３の金属
層６により、第２の金属層３と第１の金属層２及び第１
の金属層２にロウ付された金属板４とが電気的導通を保
っている。概算で、貫通穴の径を直径0.2mm一定とした
場合に、0.2nH程度あるインダクタンス成分が、上記構
造とすることにより、0.04nH程度に軽減できる。
は、本発明のセラミックパッケージの一実施例の部分断
面図であり、厚さ0.6mm程度のアルミナの誘電体基板１
の下面にはタングステン等による第１の金属層２が印刷
焼成等の技術により厚さ15μｍ程度に形成されており、
第１の金属層２には、厚さ1mm程度の胴タングステンに
よる金属板４が、銀ロウ等のロウ材７でロウ付されてい
る。また、誘電体基板１の上面には、タングステン等に
よる第２の金属層３が形成されている。また、誘電体基
板には、貫通穴５が形成されているが、貫通穴５の形状
は、その内径が誘電体基板１の上面では、直径約0.2mm
であり、誘電体基板１の下面では、直径約0.4mmである
ような円錐台形状をしている。貫通穴５には、タングス
テン等の第３の金属層６が充填されており、第３の金属
層６により、第２の金属層３と第１の金属層２及び第１
の金属層２にロウ付された金属板４とが電気的導通を保
っている。概算で、貫通穴の径を直径0.2mm一定とした
場合に、0.2nH程度あるインダクタンス成分が、上記構
造とすることにより、0.04nH程度に軽減できる。
第２図は、本発明のセラミックパッケージの第２の実
施例の部分断面図であり、第１図の実施例と同様に厚さ
0.6mm程度のアルミナの誘電体基板１の下面及び上面に
形成された厚さ15μｍ程度のタングステン等による第１
の金属層２と第２の金属層３を有し、第１の金属層に
は、厚さ1mm程度の銅タングステン等の金属板４がロウ
材７によりロウ付されており、かつ誘電体基板１には貫
通穴5aが形成されているが、本実施例では、貫通穴5aの
内径が、誘電体基板１の上面から深さ0.2mmまでは直径
約0.2mm,深さ0.2mmから0.4mmまでは直径0.3mm,深さ0.4m
mの箇所から誘電体基板下面までは直径0.4mmとなるよう
な段階的に広がっている。貫通穴５には、タングステン
等の第３の金属層６が充填されており、第３の金属層６
により、第２の金属層３と第１の金属層２及び第１の金
属層２にロウ付された金属板４が電気的に導通してい
る。本例の場合も第１の実施例とほぼ同等の効果があ
る。
施例の部分断面図であり、第１図の実施例と同様に厚さ
0.6mm程度のアルミナの誘電体基板１の下面及び上面に
形成された厚さ15μｍ程度のタングステン等による第１
の金属層２と第２の金属層３を有し、第１の金属層に
は、厚さ1mm程度の銅タングステン等の金属板４がロウ
材７によりロウ付されており、かつ誘電体基板１には貫
通穴5aが形成されているが、本実施例では、貫通穴5aの
内径が、誘電体基板１の上面から深さ0.2mmまでは直径
約0.2mm,深さ0.2mmから0.4mmまでは直径0.3mm,深さ0.4m
mの箇所から誘電体基板下面までは直径0.4mmとなるよう
な段階的に広がっている。貫通穴５には、タングステン
等の第３の金属層６が充填されており、第３の金属層６
により、第２の金属層３と第１の金属層２及び第１の金
属層２にロウ付された金属板４が電気的に導通してい
る。本例の場合も第１の実施例とほぼ同等の効果があ
る。
以上説明したように本発明は、誘電体基板に形成した
貫通穴により電気回路の接地をとる構造となっているセ
ラミックパッケージのもつ接地インダクタンスを、誘電
体基板の上面に構成される電気回路の集積度を悪くする
ことなく、軽減できる効果を有する。また、この効果
は、使用する周波数が高いほど大きくなる。
貫通穴により電気回路の接地をとる構造となっているセ
ラミックパッケージのもつ接地インダクタンスを、誘電
体基板の上面に構成される電気回路の集積度を悪くする
ことなく、軽減できる効果を有する。また、この効果
は、使用する周波数が高いほど大きくなる。
第１図は、本発明の第１の実施例の部分断面図、第２図
は本発明の第２の実施例の部分断面図、第３図は、従来
のセラミックパッケージの部分断面図である。 １……誘電体基板、２……第１の金属層、３……第２の
金属層、４……金属板、5,5a,15……貫通穴、６……第
３の金属層、７……ロウ材。
は本発明の第２の実施例の部分断面図、第３図は、従来
のセラミックパッケージの部分断面図である。 １……誘電体基板、２……第１の金属層、３……第２の
金属層、４……金属板、5,5a,15……貫通穴、６……第
３の金属層、７……ロウ材。
Claims (1)
- 【請求項１】セラミックの誘電体基板と、この誘電体基
板の下面に形成された第１の金属層と、この第１の金属
層とロウ付けされた金属板と、前記誘電体基板の上面に
形成された第２の金属層と、前記誘電体基板の少くとも
一箇所に形成された上下貫通の貫通穴と、この貫通穴に
充填され、前記第１と第２の金属層との間の導電接続を
する第３の金属層とを有するセラミックパッケージにお
いて、前記貫通穴の径が前記誘電体基板の上面から下面
にかけて連続的または段階的に広がっていることを特徴
とするセラミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8423590A JP2794888B2 (ja) | 1990-03-30 | 1990-03-30 | セラミックパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8423590A JP2794888B2 (ja) | 1990-03-30 | 1990-03-30 | セラミックパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283641A JPH03283641A (ja) | 1991-12-13 |
| JP2794888B2 true JP2794888B2 (ja) | 1998-09-10 |
Family
ID=13824810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8423590A Expired - Fee Related JP2794888B2 (ja) | 1990-03-30 | 1990-03-30 | セラミックパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2794888B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183019A (ja) * | 1991-12-27 | 1993-07-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH07235645A (ja) * | 1993-12-29 | 1995-09-05 | Mitsubishi Electric Corp | スタティック型半導体記憶装置およびその製造方法 |
| US6322903B1 (en) * | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
-
1990
- 1990-03-30 JP JP8423590A patent/JP2794888B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03283641A (ja) | 1991-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635751A (en) | High frequency transistor with reduced parasitic inductance | |
| US3753056A (en) | Microwave semiconductor device | |
| US4067040A (en) | Semiconductor device | |
| US6936921B2 (en) | High-frequency package | |
| JP2794888B2 (ja) | セラミックパッケージ | |
| JP2728322B2 (ja) | 半導体装置 | |
| JP6082114B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
| JPH0322060B2 (ja) | ||
| US3710202A (en) | High frequency power transistor support | |
| US4340901A (en) | Lead connecting structure for a semiconductor device | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004281470A (ja) | 配線基板 | |
| JP2668999B2 (ja) | 半導体装置用パッケージ | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP6608728B2 (ja) | 回路基板および電子装置 | |
| JP2000277872A (ja) | 配線基板 | |
| JP2537834Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS6056298B2 (ja) | 半導体装置 | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JP3838888B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JP3780503B2 (ja) | 配線基板 | |
| JP3872399B2 (ja) | 配線基板 | |
| JPS6336688Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |