JPS63192262A - 高周波数装置用のセラミックパッケージ - Google Patents

高周波数装置用のセラミックパッケージ

Info

Publication number
JPS63192262A
JPS63192262A JP62317609A JP31760987A JPS63192262A JP S63192262 A JPS63192262 A JP S63192262A JP 62317609 A JP62317609 A JP 62317609A JP 31760987 A JP31760987 A JP 31760987A JP S63192262 A JPS63192262 A JP S63192262A
Authority
JP
Japan
Prior art keywords
ceramic
semiconductor package
base
semiconductor device
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62317609A
Other languages
English (en)
Other versions
JPH0322060B2 (ja
Inventor
ウイリアム　エス．フイー
ジェームズ　エム．アーリー
ケビン　ジェイ．ニーガス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of JPS63192262A publication Critical patent/JPS63192262A/ja
Publication of JPH0322060B2 publication Critical patent/JPH0322060B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Casings For Electric Apparatus (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 弦１汰万一 本発明は、大略、半導体装置用のパッケージの構成及び
製造に関するものである。更に詳細には、本発明は、パ
ッケージ内の高周波数信号劣化を減少させる為に、改良
した接地面、向上させたリード間分離、及び改良したリ
ードインピーダンスを持ったセラミック半導体装置パッ
ケージに関するものである。
従】Ｕえ胤 シリコンバイポーラ装置の設計及び製造における最近の
進歩は、ナノ秒以下のゲート遅延を与え。
ギガヘルツ範囲における動作周波数を発生させている。
然し乍ら、この様な高周波数装置のパッケージングは問
題があるものと思われる。パッケージングは全体的なチ
ップ毎の通信システムの一部のみであるが、パッケージ
レベルでの信号劣化は、屡々、全体的なシステムにおけ
る劣化の不釣合な割合を占めている。
信号劣化は、多様な要因から発生することが可能である
。例えば、（１）信号ラインインピーダンスにおける変
動があり、それはノイズの主要発生源である信号反射を
発生させる。（２）内部パッケージ伝送ラインにおける
抵抗性損失があり、それは信号減衰を発生させる。（３
）隣接する信号伝送ライン間の容量性結合があり、それ
はノイズの別の主要発生源であるクロストークを発生さ
せる。
（４）特に電源及び接地接続部における誘導性結合があ
り、それは種々の信号間の波形劣化及びクロストークを
発生させる。
上にリストした劣化要因の幾つか又は全てを最小とさせ
る半導体パッケージを提供することが所望される。特に
、信号伝送ラインインピーダンスにおける変動を最小と
し、信号伝送ラインにおける抵抗性損失を最小とし、隣
接する信号伝送ライン間の容量性結合を減少させ、且つ
電源及び／又は接地接続部における誘導性結合を減少さ
せることが望ましい。
Ｇ１１ｂｅｒｔ　ｅｔ　ａｌ、の米国特許第４，５５１
，７４６号は、ビア即ち貫通導体及びメタライズした鋸
歯状部によって、メタライズしたダイ取り付けパッドを
メタリゼーション区域へ接続させたセラミック半導体パ
ッケージを開示している。５ｃｈａｐｅｒの（１９８１
）国際パッケージングソサエティの第１回年次会議のプ
ロシーディングズ、クリーブランド、オハイオ、１１月
９−１０日、ｐＰ、３８−４２、は高周波数半導体装置
において発生することのあるインダクタンスの問題を記
載している（特に、ＶＩＩＩ節参照）６本願出願人へ譲
渡されている米国特許庁へ係属中の米国特許出願第５５
７．１１９号は、リードフレームと分離した接地面上に
装着した半導体装置を持った低誘導性インピーダンスデ
ュアルインラインパッケージを記載している。該接地面
は装置の接地部へ接続されている。
月−」η 本発明は１以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、シリコンエミッタ結
合型論理（Ｅ　ＣＬ）及び電流モード論理（ＣＭＬ）装
置及びギガヘルツ範囲における動作周波数を持った種々
のガリウム砒素装置の如き高周波数装置に使用するのに
特に適した改良型セラミック半導体装置パッケージを提
供することを目的とする。
且−戊 本パッケージは、平行で離隔された接地面を有しており
、それらは高度に連続的で且つ一様な接地、即ち主要交
流帰還経路、を与えている。この様な接地は誘導性結合
を減少させ、且つ、信号伝送ラインの近傍に適切に位置
させた場合には、この様な伝送ラインにおけるインピー
ダンス変動を減少させ且つ信号反射から発生するノイズ
を低下させる。
本発明の例示的な実施例において、半導体装置パッケー
ジは、両側の面上に形成した接地面を持ったベースを有
する多層セラミックパッケージである。該接地面は、通
常、該ベースの周辺部の周りに形成した複数個の導体に
よって電気的に相互接続されている。該半導体装置は、
好適には、該面の一方の中に形成した空洞内に装着され
、従って、それは以後内部接地面として言及する接地面
の第１のものによって囲続されている。セラミックスベ
ーシング（間隔）層が該内部接地面上に形成されており
、且つ複数個の信号伝送ラインが該間隔層上に形成され
ている。該信号伝送ラインの内側端部は該空洞の周辺部
の周りで終端しており。
一方該ラインの他端は該パッケージの外側周辺部へ延在
している。
特に好適な実施例においては、半導体装置は、該装置の
周辺部の周りに配設した複数個の信号ポンディングパッ
ドを有している。該ポンディングパッドを取り囲ん゛で
接地リングが設けられており、且つ該接地リングは、典
型的に、隣接するポンディングパッド間を突出する延長
部を有している。
該信号伝送ラインの内側端部は、典型的にはワイヤボン
ディング又はテープボンディングによって。
ポンディングパッドへ接続されており、且つ該半導体装
置上の接地リングから該内部接地面の一露出部分へ接地
接続がなされ、該信号接続と接地接続とは交互に設けら
れている。この様な構成は、クロストークを最小とさせ
る為に、該信号ラインの接地シールドを最大とさせてい
る。
その結果得られるパッケージは、従来の態様で、１つ又
はそれ以上の付加的なセラミック又はその他の層によっ
て完成される。該パッケージを、典型的にはプリント回
路基板である従来の基板上に装着させ、該ベース上の第
２（外部）接地面を該プリント回路基板上の適宜の接地
接続部へ取付ける。
去Ｊ１昧 以下、添付の図面を参考に、本願発明の具体的実施の態
様に付いて詳細に説明する。
第１図を参照すると１本発明・の原理に基づいて構成さ
れた半導体装置パッケージ１０は、セラミックベース１
２と、セラミックスベーシング（間隔）層１４と、セラ
ミック分離層１６とを有している。セラミックベース１
２は、上部面２０のほぼ中央に形成した空洞１８を有し
ている。内部接地面２２がセラミックベース１２の上部
表面２０上に形成されており、且つ、大略、空洞１８の
周辺部からベース１２の外側周辺部へ延在している。
好適には、内部接地面２２は、短絡を発生させる可能性
のある該接地部の外部への露出を回避する為に、該周辺
部から内側へ離隔されている。複数個の信号伝送ライン
２４がセラミック間陽暦１４上に形成されており、且つ
、大略、空洞１８からパッケージ１０の外側周辺部へ延
在し、そこで。
図示した如くに、下方へ延在する。伝送ライン２４の外
側露出端部２５は、プリント回路基板又はその他の基板
へ接続する為に使用され、一方、更に詳細に後述する如
く、該内側端部は半導体装置３０上のコンタクトパッド
へ接続される。
パッケージ１０の構成は、分離セラミック層１６上に形
成した封止用セラミック層３２、及びパッケージ封止を
完成する被覆用層３４及び３６で完成される。
本発明の半導体パッケージ１０は、分離層１６を除いて
、従来のセラミック製造技術によって製造される。典型
的にはアルミナであるセラミック物質からなるシートを
、セラミック粉末の分散又はスラリーを適宜の溶媒中で
キャスティングさせることによって用意し、所望の厚さ
を持った薄いシートとさせる。乾燥させた後に、伝送ラ
イン２４を、典型的にタングステンインクを使用して、
間隔層の上部上にスクリーン形成させ、且つ該シートを
所定の寸法へ切断する０次いで、空洞１８を画定する孔
を刻設する。好適には、ベース１２は約１５乃至２５ミ
ルの厚さとし、且つ別々の層１２ａ及び１２ｂから形成
することが可能である。
上部層１２ｂのみを介して孔をパンチングによって形成
させる。ベース１２ｂの上部上に接地面２２を形成した
後（後述する如く）、該セラミックシートをプレスラミ
ネート即ち抑圧ラミネート化させ、且つその構成体全体
を、典型的に１，５００℃以上の高温で焼成して、モノ
リシックな焼結構成体を形成することが可能である。
該ラミネート化構成体を焼結させた後に、該伝送ライン
２４の露出端部及び接地面２２の露出表面はリード取り
付けの為の準備をせねばならない。
典型的に、該メタル表面は、ボンディング特性を改善し
且つ酸化に対して保護する為に、金で鍍金されている。
分離層１６は、好適には、低誘電率（Ｅ１／ε２）物質
で典型的には約７以下の誘電率を持っており。
更に好適には約５以下の誘電率を持っている物質である
。このことは、約９．５という比較的高い誘電率を持っ
たセラミックパッケージング技術において使用される従
来のアルミナセラミックスと比較される。適宜のセラミ
ック物質は、酸化ベリリウム及び特別に形成した低誘電
率アルミナを有している。
該誘電性物質の厚さは特に臨界的なものではなく、所望
の分離を与えるべく選択され１通常約５乃至３０ミルの
範囲内であり、更に通常には約２５ミルである。封止用
セラミック層３２は、典型的に、約５ミルの厚さであり
、一方被覆層３４及び３６は約２０ミルの厚さである。
第２図を参照すると、伝送ライン２４が、空洞１８の近
接部からパッケージ１０の外側周辺部へ外側へ延在して
いる。外側端部１０において、伝送ライン２４が垂直コ
ンタクト部材６０へ合流される。コンタクト部材６０は
パッケージ１０の側部に沿って下方向へ延在し且つ該パ
ッケージの底部と同一面状の面に沿って該パッケージか
ら外側へ突出してコンタクト部材２５を形成する。コン
タクト部材２５は、前述した如く、プリント回路基板等
の従来の基板へ接続させることが可能である。外部接地
面２６がベース１２の底部上に形成されており、且つそ
れと内部接地面の両方が、タングステンメタリゼーショ
ン等の従来の方法によって形成される。
次に第３図を参照すると、伝送ライン２４及び内部接地
面２２への半導体３０の接続に付いて説明する。半導体
装置３ｏは、周辺部の周りに形成した複数個の信号ポン
ディングパッド４２を持った活性表面４ｏを有している
。接地リング４４がポンディングパッド４２を取り込ん
でおり且つ隣接するポンディングパッド４２の間に突出
する延長部４６を有している。ポンディングパッド４２
と伝送ライン２４の内側端部との間に複数個のボンディ
ング要素４８が形成されている。ボンディング要素４８
は、典型的にワイアボンディングかテープボンディング
である任意の従来の技術によって形成することが可能で
あり、好適にはテープボンディングを使用する。何故な
らば、テープボンディングでは、抵抗及びインダクタン
スを減少させ、且つ信号損失を低下させる。付加的なボ
ンディング要素５０は、内部接地面の露出部分への接地
リング４４の延長部４６から形成されている。
該露出部分は、第１図及び第２図に最も良く示した如く
、間隔層１４のセットパックから派生している。上に説
明した如くに接地リード及び信号リードのボンディング
の結果、信号リード４８は接地リード５０と交互に離隔
されて、信号リードのシールディングを最大とさせて、
該リード間のクロストークを制限する。
第４図及び第５図に最も良く示した如く、内部接地面２
２及び外部接地面２６は、複数個の周辺導体６２によっ
て電気的に相互接続されている。
該導体６２は、ベース１２の外側周辺部の周りに等間隔
に離隔された垂直なチャンネル（鋸歯状形状）６４内に
形成されている。導体６２はチャンネル６４内に付着さ
せたメタル層を有しており。
且つ一端部が内部接地面２２へ接続され且つ他端部が外
部接地面２６へ接続される。通常、該メタルは接地面２
２及び２６と同一であり、且つ伝送ライン２４及び外側
コンタクト部材６０と少なくとも同数の導体６２を設け
る。この様に、外側コンタクト部材６０を隣接する周辺
導体６２間に位置させることが可能であり、それは、基
準電位に維持されるので、該コンタクト部材を互いにシ
ールドすべく作用する。更に、複数個の周辺導体６２が
接地面２２及び２６上の全ての点での接地の一様性を確
保することに貢献する。
以上１本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く１本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図は本発明の原理に基づいて構成されたセラミック
半導体パッケージの一部破断斜視図、第２図は第１図の
パッケージの縦断断面図、第３図は半導体装置からパッ
ケージ伝送ライン及び接地面への交互の信号及び接地接
続部を示した第１図のパッケージの一部の詳細を示した
拡大斜視図、第４図は離隔した接地面を接続させる周辺
導体を示した一部詳細断面図、第５図は第４図の５−５
線に沿って取った一部破断斜視図、である。 （符号の説明） １０：パッケージ １２：ベース １４：間隔層 １６：分離層 １８：空洞 ２２：内部接地面 ２４：信号伝送ライン ３０：半導体装置 特許出願人　　　　フェアチャイルド　セミコ、ンダク
タ　コーポレーショ ン 代理人　　小　橋　−男、−５） Ｒ＆」５

Claims (1)

  1. 【特許請求の範囲】 １、セラミック半導体パッケージにおいて。 平行な面及び前記面間に周辺端部を持っており前記面の
    第１のものが半導体装置を取付ける為の個所を具備して
    いるセラミックベース、前記面の前記第１のものの上に
    形成されており且つ前記取り付け個所から前記周辺端部
    へ実質的に延在する内部接地面、前記面の第２のもの上
    に形成されており且つ実質的にその全面積を被覆する外
    部接地面、前記内部接地面を前記外部接地面へ電気的に
    接続させる手段、前記セラミックベースの前記第１の面
    上で前記内部接地面の上方のセラミック間隔層、前記セ
    ラミック間隔層上方に形成された複数個の信号伝送ライ
    ン、前記セラミック間隔層上方に形成されており且つ隣
    接する導体間のスペースを充填するセラミック分離層、
    被覆層、を有することを特徴とするセラミック半導体パ
    ッケージ。 ２、特許請求の範囲第１項において、前記取り付け個所
    が前記セラミックベース内に形成した空洞であることを
    特徴とするセラミック半導体パッケージ。 ３、特許請求の範囲第１項において、前記内部及び外部
    接地面が、前記ベースの周辺部の周りに離隔されており
    且つ前記第１及び第２の面の間に延在する複数個の導体
    によって接続されていることを特徴とするセラミック半
    導体パッケージ。 ４、特許請求の範囲第３項において、前記離隔した導体
    は前記平行な面の間に延在するチャンネル内に凹設され
    ていることを特徴とするセラミック半導体パッケージ。 ５、セラミックベースと、前記ベース上に装着した半導
    体装置と、前記半導体装置を包囲する前記ベース上の複
    数個のセラミック層と、隣接するセラミック層間におい
    て且つ前記半導体装置近傍から本パッケージの周辺部へ
    延在する面内に設けられた複数個の導体とを有するタイ
    プの改良型半導体パッケージにおいて、前記導体面と平
    行な前記ベースの第１の表面上に形成された内部接地面
    、前記導体面に平行な前記ベースの第２表面上に形成し
    た外部接地面、前記内部接地面と外部接地面とを互いに
    電気的に接続させる手段、前記ベースの周辺部又はその
    近傍において前記内部接地面を前記半導体装置上の接地
    部へ電気的に接続させる手段、を有することを特徴とす
    る改良型半導体パッケージ。 ６、特許請求の範囲第５項において、前記半導体装置は
    その活性表面の周りに形成された接地リングを有してお
    り、且つ前記接地リングは前記内部接地面へ電気的に接
    続されていることを特徴とする改良型半導体パッケージ
    。 ７、特許請求の範囲第６項において、前記半導体装置上
    の前記接地リングは、前記半導体装置の周辺部の周りに
    離隔されている複数個のボンディング部材によって前記
    パッケージの内部接地面へ接続されていることを特徴と
    する改良型半導体パッケージ。 ８、特許請求の範囲第７項において、前記半導体装置上
    の信号接続パッドがボンディング部材によって隣接する
    セラミック層間の前記導体へ接続されており、且つ前記
    信号ボンディング部材及び接地ボンディング部材が交互
    にされて接地接続における一様性を改善すると共に隣接
    する信号ボンディング部材間の結合を減少させているこ
    とを特徴とする改良型半導体パッケージ。 ９、特許請求の範囲第８項において、前記ボンディング
    部材はワイヤボンディングであることを特徴とする改良
    型半導体パッケージ。 １０、特許請求の範囲第８項において、前記ボンディン
    グ部材はテープボンドであることを特徴とする改良型半
    導体パッケージ。 １１、特許請求の範囲第５項において、前記半導体装置
    は前記ベースの前記第１の表面内に形成した空洞内に装
    着されており、従って前記半導体装置の活性表面は前記
    ベースの第１の表面と実質的に同一の面内に位置される
    ことを特徴とする改良型半導体パッケージ。１２、特許
    請求の範囲第５項において、前記半導体装置上の信号接
    続パッドがワイヤボンドによって隣接するセラミック層
    間の導体へ接続されていることを特徴とする改良型半導
    体パッケージ。 １３、特許請求の範囲第５項において、前記半導体装置
    上の信号接続パッドがテープボンドによって隣接するセ
    ラミック層間の導体へ接続されていることを特徴とする
    改良型半導体パッケージ。 １４、特許請求の範囲第５項において、前記内部及び外
    部接地面を電気的に接続する手段が、前記ベースの周辺
    部の周りに離隔され且つ前記第１及び第２の面の間に延
    在する複数個の導体を有していることを特徴とする改良
    型半導体パッケージ。 １５、特許請求の範囲第１４項において、前記セラミッ
    クベースの周辺部は前記第１及び第２の面の間に延在す
    るチャンネルを有しており、且つ前記離隔した導体は前
    記チャンネル内に凹設されていることを特徴とする改良
    型半導体パッケージ。 １６、特許請求の範囲第１５項において、前記導体が前
    記ベースの周辺部において終端接続部を有していること
    を特徴とする改良型半導体パッケージ。 １７、特許請求の範囲第１６項において、前記終端接続
    部は隣接する離隔した導体間に位置されていることを特
    徴とする改良型半導体パッケージ。
JP62317609A 1986-12-19 1987-12-17 高周波数装置用のセラミックパッケージ Granted JPS63192262A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94449986A 1986-12-19 1986-12-19
US944499 1992-09-14

Publications (2)

Publication Number Publication Date
JPS63192262A true JPS63192262A (ja) 1988-08-09
JPH0322060B2 JPH0322060B2 (ja) 1991-03-26

Family

ID=25481524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62317609A Granted JPS63192262A (ja) 1986-12-19 1987-12-17 高周波数装置用のセラミックパッケージ

Country Status (3)

Country Link
EP (1) EP0272188A3 (ja)
JP (1) JPS63192262A (ja)
KR (1) KR900008995B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0331289A3 (en) * 1988-02-26 1991-04-03 Hitachi, Ltd. Semiconductor device with impedance matching means
JP2592308B2 (ja) * 1988-09-30 1997-03-19 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
US4994902A (en) * 1988-11-30 1991-02-19 Hitachi, Ltd. Semiconductor devices and electronic system incorporating them
EP0375461A3 (en) * 1988-12-23 1991-07-03 Kabushiki Kaisha Toshiba Semiconductor device being packaged
US4899118A (en) * 1988-12-27 1990-02-06 Hughes Aircraft Company Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits
ATE120883T1 (de) * 1990-05-28 1995-04-15 Siemens Ag Ic-gehäuse, bestehend aus drei beschichteten dielektrischen platten.
US7602050B2 (en) 2005-07-18 2009-10-13 Qualcomm Incorporated Integrated circuit packaging
CN112018066B (zh) * 2020-07-27 2022-09-20 中国电子科技集团公司第十三研究所 基于htcc的高频垂直互联结构及封装结构
CN114256188A (zh) 2020-09-22 2022-03-29 华为技术有限公司 封装基板、封装结构、电子设备及制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS492789A (ja) * 1972-04-28 1974-01-11
JPS5640674A (en) * 1979-09-11 1981-04-16 Fujimoto Seiyaku Kk Novel cyclic urethane compound and its preparation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1305115A (fr) * 1960-11-10 1962-09-28 Rca Corp Microélément de circuit électronique et ses modes de réalisation
US3683241A (en) * 1971-03-08 1972-08-08 Communications Transistor Corp Radio frequency transistor package
US3908185A (en) * 1974-03-06 1975-09-23 Rca Corp High frequency semiconductor device having improved metallized patterns
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS492789A (ja) * 1972-04-28 1974-01-11
JPS5640674A (en) * 1979-09-11 1981-04-16 Fujimoto Seiyaku Kk Novel cyclic urethane compound and its preparation

Also Published As

Publication number Publication date
KR880008441A (ko) 1988-08-31
EP0272188A2 (en) 1988-06-22
JPH0322060B2 (ja) 1991-03-26
EP0272188A3 (en) 1988-10-26
KR900008995B1 (ko) 1990-12-17

Similar Documents

Publication Publication Date Title
US4839717A (en) Ceramic package for high frequency semiconductor devices
US5796165A (en) High-frequency integrated circuit device having a multilayer structure
US4038488A (en) Multilayer ceramic multi-chip, dual in-line packaging assembly
US4879588A (en) Integrated circuit package
US5717245A (en) Ball grid array arrangement
US3683241A (en) Radio frequency transistor package
US5225709A (en) Package having a structure for stabilizing and/or impedance-matching a semiconductor IC device accommodated therein
JPH07307416A (ja) 半導体チップの実装方法及び半導体デバイス
JPH0321089B2 (ja)
JPH11150225A (ja) リードフレームベースの垂直相互接続パッケージ
JPS63192262A (ja) 高周波数装置用のセラミックパッケージ
US5523621A (en) Semiconductor device having a multilayer ceramic wiring substrate
US5126827A (en) Semiconductor chip header having particular surface metallization
JP3203228B2 (ja) 半導体装置とその製造方法
JPH0645504A (ja) 半導体装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2002190540A (ja) 半導体素子収納用パッケージ
JPH0645401A (ja) 半導体装置用パッケージ
JPH05152455A (ja) 高周波素子用パツケージ
JPH0312465B2 (ja)
JP2668999B2 (ja) 半導体装置用パッケージ
JP2004048617A (ja) 高周波用伝送線路基板
JP2509904B2 (ja) 半導体装置用パツケ−ジ
JP3640463B2 (ja) Ｍｍｉｃパッケージ
JP2883458B2 (ja) 混成集積回路用配線板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees