JP2509904B2 - 半導体装置用パツケ−ジ - Google Patents
半導体装置用パツケ−ジInfo
- Publication number
- JP2509904B2 JP2509904B2 JP60015904A JP1590485A JP2509904B2 JP 2509904 B2 JP2509904 B2 JP 2509904B2 JP 60015904 A JP60015904 A JP 60015904A JP 1590485 A JP1590485 A JP 1590485A JP 2509904 B2 JP2509904 B2 JP 2509904B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- side wall
- grounding
- external lead
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置用パッケージに係り、特に、超
高周波回路用半導体装置に使用され半導体チップを搭載
するパッケージの構成に関す。
高周波回路用半導体装置に使用され半導体チップを搭載
するパッケージの構成に関す。
超高周波回路用半導体装置例えばGaAs系FETを具えGHz
帯で動作する半導体装置は、半導体チップの性能向上に
伴いそのチップの性能発揮を阻害しないパッケージを使
用するのが望ましい。
帯で動作する半導体装置は、半導体チップの性能向上に
伴いそのチップの性能発揮を阻害しないパッケージを使
用するのが望ましい。
然も、回路装置を比較的廉価にする場合には使用する
半導体装置も廉価であることが必要で、そのコストの一
部を負担するパッケージも廉価であることが望まれる。
半導体装置も廉価であることが必要で、そのコストの一
部を負担するパッケージも廉価であることが望まれる。
超高周波回路用半導体装置に使用される従来の比較的
廉価なパッケージの代表例の要部構成は第２図の平面図
（ａ）と部分断面側面図（ｂ）に示す如くである。
廉価なパッケージの代表例の要部構成は第２図の平面図
（ａ）と部分断面側面図（ｂ）に示す如くである。
同図において、１は角板状をなすセラミックの底板、
２は底板１上にあり角枠状をなすセラミックの側壁、３
は底板１および側壁２の一辺において底板１の上面、側
面、底面および側壁２の外側面に互いに連通して被着さ
れた金属例えばタングステンの接地用メタライズ膜、４
は底板１の一辺において上面、側面、底面に互いに連通
して被着された金属例えばタングステンの入出力端用メ
タライズ膜、５は側壁２の上面にメタライズ膜３に連通
して被着された金属例えばタングステンの蓋シール用メ
タライズ膜である。
２は底板１上にあり角枠状をなすセラミックの側壁、３
は底板１および側壁２の一辺において底板１の上面、側
面、底面および側壁２の外側面に互いに連通して被着さ
れた金属例えばタングステンの接地用メタライズ膜、４
は底板１の一辺において上面、側面、底面に互いに連通
して被着された金属例えばタングステンの入出力端用メ
タライズ膜、５は側壁２の上面にメタライズ膜３に連通
して被着された金属例えばタングステンの蓋シール用メ
タライズ膜である。
メタライズ膜３および４は、異なる辺でそれぞれ対向
して二個宛設けられ、底板１、側壁２、各メタライズ膜
３〜５は一緒に焼成されて一体に形成されている。
して二個宛設けられ、底板１、側壁２、各メタライズ膜
３〜５は一緒に焼成されて一体に形成されている。
この焼成体のメタライズ膜３と４との底面部分にそれ
ぞれ金属例えばコバールの接地用外部リード端子６と入
出力用端外部リード端子７とがろう付けされ、金めっき
が施されてパッケージの本体が形成されている。
ぞれ金属例えばコバールの接地用外部リード端子６と入
出力用端外部リード端子７とがろう付けされ、金めっき
が施されてパッケージの本体が形成されている。
半導体チップＣの搭載は、チップＣを底板１上面の略
中央に固定し、メタライズ膜３と４の側壁２の内部に表
出する部分をそれぞれ接地用内部接続端子８と入出力用
端用内部接続端子９にして、チップＣの各電極との間を
ワイヤボンディングにより接続ワイヤＷで接続して行
う。この後、図示されない蓋を側壁２上にメタライズ膜
５を介しろう付けしてパッケージの封止を完了する。
中央に固定し、メタライズ膜３と４の側壁２の内部に表
出する部分をそれぞれ接地用内部接続端子８と入出力用
端用内部接続端子９にして、チップＣの各電極との間を
ワイヤボンディングにより接続ワイヤＷで接続して行
う。この後、図示されない蓋を側壁２上にメタライズ膜
５を介しろう付けしてパッケージの封止を完了する。
この構成のパッケージは、接地用外部リード端子６か
ら接地用内部接続端子８および蓋シール用メタライズ膜
５に至る接続が接地用メタライズ膜３によってなされて
いる。
ら接地用内部接続端子８および蓋シール用メタライズ膜
５に至る接続が接地用メタライズ膜３によってなされて
いる。
メタライズ膜３は、厚さが数μｍの金属であるため超
高周波回路の周波数が高くなった場合にはインダクタン
ス成分の作用が接地機能を低下させる。
高周波回路の周波数が高くなった場合にはインダクタン
ス成分の作用が接地機能を低下させる。
このため、使用可能周波数が高くなった半導体チップ
を搭載し使用周波数を高くすると、所定の利得が得られ
なかったり、メタライズ膜５を介して出力から入力への
帰還が生じて動作が不安定になったりして、半導体チッ
プの性能発揮を阻害する問題が発生し、製造された半導
体装置の実用に耐える周波数の上限はおよそ12GHz程度
に制限される欠点がある。
を搭載し使用周波数を高くすると、所定の利得が得られ
なかったり、メタライズ膜５を介して出力から入力への
帰還が生じて動作が不安定になったりして、半導体チッ
プの性能発揮を阻害する問題が発生し、製造された半導
体装置の実用に耐える周波数の上限はおよそ12GHz程度
に制限される欠点がある。
上記問題点は、接地端子を外部に導出する接地用外部
リードと、信号端子を外部に導出する信号用外部リード
と、肉厚全体が金属製で、パッケージ側壁の一部を構成
し、且つ前記接地用外部リードと一体に形成されてそれ
を導出する第１の側壁と、前記第１の側壁とともにパッ
ケージ側壁を構成し、前記信号用外部リードが導出され
る第２の側壁とを備え、前記パッケージ側壁内に半導体
チップを封止する半導体装置用パッケージおよび、前記
パッケージ側壁上の全周上に、その蓋との間に介在して
前記半導体チップを封止する金属環を備えることを特徴
とする半導体装置用パッケージによって解決される。
リードと、信号端子を外部に導出する信号用外部リード
と、肉厚全体が金属製で、パッケージ側壁の一部を構成
し、且つ前記接地用外部リードと一体に形成されてそれ
を導出する第１の側壁と、前記第１の側壁とともにパッ
ケージ側壁を構成し、前記信号用外部リードが導出され
る第２の側壁とを備え、前記パッケージ側壁内に半導体
チップを封止する半導体装置用パッケージおよび、前記
パッケージ側壁上の全周上に、その蓋との間に介在して
前記半導体チップを封止する金属環を備えることを特徴
とする半導体装置用パッケージによって解決される。
上記構成により、従来の接地用メタライズ膜は厚さが
極めて厚くなった金属壁に替わるので、その部分のイン
ダクタンス成分が大幅に減少し使用周波数が高くなって
も十分な接地機能が確保されて、利得の低減や出力から
入力への帰還を抑制することが出来る。
極めて厚くなった金属壁に替わるので、その部分のイン
ダクタンス成分が大幅に減少し使用周波数が高くなって
も十分な接地機能が確保されて、利得の低減や出力から
入力への帰還を抑制することが出来る。
然も、この構成の大局は従来のパッケージのセラミッ
ク部の一部を金属に置換したものであり、従来と同様に
経済性は失われない。
ク部の一部を金属に置換したものであり、従来と同様に
経済性は失われない。
かくして、比較的低廉でありながら、使用可能周波数
が高くなった半導体チップに対して性能発揮の阻害を低
減させるパッケージが提供出来て、使用可能周波数の高
い半導体装置を比較的低廉に実現させることを可能にす
る。
が高くなった半導体チップに対して性能発揮の阻害を低
減させるパッケージが提供出来て、使用可能周波数の高
い半導体装置を比較的低廉に実現させることを可能にす
る。
以下本発明によるパッケージの一実施例についてその
要部構成を示す第１図の平面図（ａ）と部分断面側面図
（ｂ）により説明する。全図を通じ同一符号は同一対象
物を示す。
要部構成を示す第１図の平面図（ａ）と部分断面側面図
（ｂ）により説明する。全図を通じ同一符号は同一対象
物を示す。
第１図（ａ）と（ｂ）はそれぞれ第２図（ａ）と
（ｂ）に対応する図である。第１図図示のパッケージの
第２図図示パッケージとの主な相違点は、セラミックで
角枠状にした側壁２における接地用外部リード端子６導
出側の辺を金属（金属壁2b）にし、金属壁2bから接地用
内部接続端子と接地用外部リード端子を導出させた点で
ある。またこれに伴い入出力端用外部リード端子を底板
１の底面位置から上面位置に移動してある。
（ｂ）に対応する図である。第１図図示のパッケージの
第２図図示パッケージとの主な相違点は、セラミックで
角枠状にした側壁２における接地用外部リード端子６導
出側の辺を金属（金属壁2b）にし、金属壁2bから接地用
内部接続端子と接地用外部リード端子を導出させた点で
ある。またこれに伴い入出力端用外部リード端子を底板
１の底面位置から上面位置に移動してある。
即ち、第１図において、１は従来と同様な底板、2aは
従来の側壁２の入出力端用外部リード端子７導出側辺部
を占めるセラミックの絶縁体壁、2bは同じく接地用外部
リード端子６導出側辺部を占める金属例えば無酸素銅の
金属壁である。金属壁2bは同一材料の接地用外部リード
端子6aおよび接地用内部接続端子8aと一体に製造されて
端子ブロック10を形成している。
従来の側壁２の入出力端用外部リード端子７導出側辺部
を占めるセラミックの絶縁体壁、2bは同じく接地用外部
リード端子６導出側辺部を占める金属例えば無酸素銅の
金属壁である。金属壁2bは同一材料の接地用外部リード
端子6aおよび接地用内部接続端子8aと一体に製造されて
端子ブロック10を形成している。
また、3aおよび3bはそれぞれ底板１および絶縁体壁2a
の端子ブロック10との接合面部に被着された金属例えば
タングステンの接合用メタライズ膜、4aは従来の４の底
板１上面部分のみで構成する入出力端用メタライズ膜、
5aは従来の５に代わり同様にして絶縁体壁2aの上面に被
着された接合用メタライズ膜である。なお絶縁体壁2aは
メタライズ膜4aの外側端部が表出するような形をなして
いる。
の端子ブロック10との接合面部に被着された金属例えば
タングステンの接合用メタライズ膜、4aは従来の４の底
板１上面部分のみで構成する入出力端用メタライズ膜、
5aは従来の５に代わり同様にして絶縁体壁2aの上面に被
着された接合用メタライズ膜である。なお絶縁体壁2aは
メタライズ膜4aの外側端部が表出するような形をなして
いる。
底板１、絶縁体壁2a、各メタライズ膜3a〜5aは一緒に
焼成されて一体に形成されている。
焼成されて一体に形成されている。
この焼成体の所定の位置に端子ブロック10が、また入
出力端用メタライズ膜4aの外側端部に金属例えばコバー
ルの入出力端用外部リード端子7aがろう付けされ、更に
角環板状をなす金属例えばコバールの蓋シール用金属環
11が絶縁体壁2aおよび金属壁2bの上にろう付けされ、金
めっきが施されてパッケージの本体が形成されている。
出力端用メタライズ膜4aの外側端部に金属例えばコバー
ルの入出力端用外部リード端子7aがろう付けされ、更に
角環板状をなす金属例えばコバールの蓋シール用金属環
11が絶縁体壁2aおよび金属壁2bの上にろう付けされ、金
めっきが施されてパッケージの本体が形成されている。
半導体チップＣの搭載は、接地用内部接続端子が８か
ら8aに替わるのみで従来と同様にして行う。この後、図
示されない従来と同様な蓋を絶縁体壁2aおよび金属壁2b
の上に金属環11を介しろう付けしてパッケージの封止を
完了する。
ら8aに替わるのみで従来と同様にして行う。この後、図
示されない従来と同様な蓋を絶縁体壁2aおよび金属壁2b
の上に金属環11を介しろう付けしてパッケージの封止を
完了する。
この構成のパッケージは、接地用外部リード端子6aか
ら接地用内部接続端子8aおよび蓋シール用金属環11に至
る接続が肉厚の金属壁2bによってなされているためその
部分のインダクタンス成分が従来より大幅に減少し、使
用する周波数が高くなっても接地機能が従来のような低
下することがない。
ら接地用内部接続端子8aおよび蓋シール用金属環11に至
る接続が肉厚の金属壁2bによってなされているためその
部分のインダクタンス成分が従来より大幅に減少し、使
用する周波数が高くなっても接地機能が従来のような低
下することがない。
然も、先に述べた従来のパッケージと略同程度のコス
トで製造可能であるため、従来の特徴である経済性は失
われない。
トで製造可能であるため、従来の特徴である経済性は失
われない。
本願の発明者は、GaAs-FETを有する半導体チップを搭
載するのに、第２図図示のパッケージを使用した際には
その半導体装置の実用周波数の上限がおよそ12GHzであ
ったのが、第１図図示のパッケージを使用することによ
っておよそ20GHzまで高めた半導体装置を得ることが出
来きた。
載するのに、第２図図示のパッケージを使用した際には
その半導体装置の実用周波数の上限がおよそ12GHzであ
ったのが、第１図図示のパッケージを使用することによ
っておよそ20GHzまで高めた半導体装置を得ることが出
来きた。
以上説明したように、本発明の構成によれば、比較的
低廉でありながら、使用可能周波数が高くなった半導体
チップに対して性能発揮の阻害を低減させるパッケージ
が提供出来て、使用可能周波数の高い半導体装置を比較
的低廉に実現させることを可能にさせる効果がある。
低廉でありながら、使用可能周波数が高くなった半導体
チップに対して性能発揮の阻害を低減させるパッケージ
が提供出来て、使用可能周波数の高い半導体装置を比較
的低廉に実現させることを可能にさせる効果がある。
図面において、 第１図は本発明によるパッケージの一実施例の要部構成
を示す平面図（ａ）と部分断面側面図（ｂ）、 第２図は従来のパッケージの代表例の要部構成を示す平
面図（ａ）と部分断面側面図（ｂ）である。 また、図中において、 １は底板、２は側壁、2aは絶縁体壁、2bは金属壁、３は
接地用メタライズ膜、3a、3b、5aは接合用メタライズ
膜、４、4aは入出力端用メタライズ膜、５は蓋シール用
メタライズ膜、６、6aは接地用外部リード端子、７、7a
は入出力端用外部リード端子、８、8aは接地用内部接続
端子、９は入出力端用内部接続端子、10は端子ブロッ
ク、11は蓋シール用金属環、Ｃは半導体チップ、Ｗは接
続ワイヤ、をそれぞれ示す。
を示す平面図（ａ）と部分断面側面図（ｂ）、 第２図は従来のパッケージの代表例の要部構成を示す平
面図（ａ）と部分断面側面図（ｂ）である。 また、図中において、 １は底板、２は側壁、2aは絶縁体壁、2bは金属壁、３は
接地用メタライズ膜、3a、3b、5aは接合用メタライズ
膜、４、4aは入出力端用メタライズ膜、５は蓋シール用
メタライズ膜、６、6aは接地用外部リード端子、７、7a
は入出力端用外部リード端子、８、8aは接地用内部接続
端子、９は入出力端用内部接続端子、10は端子ブロッ
ク、11は蓋シール用金属環、Ｃは半導体チップ、Ｗは接
続ワイヤ、をそれぞれ示す。
Claims (2)
- 【請求項１】接地端子を外部に導出する接地用外部リー
ドと、 信号端子を外部に導出する信号用外部リードと、 肉厚全体が金属製で、パッケージ周辺側壁の一部を構成
し、且つ前記接地用外部リードと一体に形成されてそれ
を導出する第１の側壁と、 前記第１の側壁とともにパッケージ周辺側壁を構成し、
前記信号用外部リードが導出される第２の側壁とを備
え、 前記パッケージ側壁内に半導体チップを封止する半導体
装置用パッケージ。 - 【請求項２】前記パッケージ側壁上の全周上に、その蓋
との間に介在して前記半導体チップを封止する金属環を
備えることを特徴とする特許請求の範囲第一項記載の半
導体装置用パッケージ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60015904A JP2509904B2 (ja) | 1985-01-30 | 1985-01-30 | 半導体装置用パツケ−ジ |
| CA500274A CA1264380C (en) | 1985-01-30 | 1986-01-24 | SEMICONDUCTOR DEVICE BOX WITH INTEGRATED GROUNDING CONDUCTOR AND SIDEWALL |
| DE8686400160T DE3688205T2 (de) | 1985-01-30 | 1986-01-28 | Packungsstruktur fuer einen halbleiterchip. |
| EP86400160A EP0190077B1 (en) | 1985-01-30 | 1986-01-28 | A package structure for a semiconductor chip |
| AU52794/86A AU564928B2 (en) | 1985-01-30 | 1986-01-29 | Package structure for ultra-high frequency semiconductor chip |
| KR1019860000613A KR900001246B1 (ko) | 1985-01-30 | 1986-01-30 | 반도체장치 |
| US07/147,633 US4825282A (en) | 1985-01-30 | 1988-01-25 | Semiconductor package having side walls, earth-bonding terminal, and earth lead formed in a unitary structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60015904A JP2509904B2 (ja) | 1985-01-30 | 1985-01-30 | 半導体装置用パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61174747A JPS61174747A (ja) | 1986-08-06 |
| JP2509904B2 true JP2509904B2 (ja) | 1996-06-26 |
Family
ID=11901760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60015904A Expired - Lifetime JP2509904B2 (ja) | 1985-01-30 | 1985-01-30 | 半導体装置用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2509904B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6291354B2 (ja) * | 2014-05-28 | 2018-03-14 | 日本特殊陶業株式会社 | 配線基板 |
-
1985
- 1985-01-30 JP JP60015904A patent/JP2509904B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61174747A (ja) | 1986-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3946428A (en) | Encapsulation package for a semiconductor element | |
| US4839717A (en) | Ceramic package for high frequency semiconductor devices | |
| US4172261A (en) | Semiconductor device having a highly air-tight package | |
| EP0488783A2 (en) | Lead frame for semiconductor device comprising a heat sink | |
| GB2264001A (en) | High frequency high-power transistor | |
| JPH0846073A (ja) | 半導体装置 | |
| US6531775B1 (en) | High-frequency module | |
| US4825282A (en) | Semiconductor package having side walls, earth-bonding terminal, and earth lead formed in a unitary structure | |
| JP2509904B2 (ja) | 半導体装置用パツケ−ジ | |
| JP2728322B2 (ja) | 半導体装置 | |
| EP0272188A2 (en) | Ceramic package for high frequency semiconductor devices | |
| JPH0812888B2 (ja) | 半導体装置用パツケ−ジ | |
| JPH083011Y2 (ja) | 半導体装置用パツケ−ジ | |
| JPH08139216A (ja) | 半導体装置用パッケージ | |
| JPH10321762A (ja) | 半導体装置 | |
| JP3126503B2 (ja) | 半導体装置 | |
| JP2666588B2 (ja) | 半導体装置 | |
| JPH05347324A (ja) | 半導体パッケージ | |
| JP3362881B2 (ja) | 半導体パッケージ | |
| JPS6365649A (ja) | 半導体用パツケ−ジ | |
| JPS63228647A (ja) | マイクロ波集積回路装置 | |
| JPH01165148A (ja) | 半導体装置 | |
| JPS582060Y2 (ja) | 超高周波トランジスタ装置 | |
| JPS6336688Y2 (ja) | ||
| JPH0312465B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |