JPS63228647A - マイクロ波集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 マイクロ波集積回路を気密封止したパッケージの筺体取
付面の一部に切欠部を形成すると共に、キャリアに突出
部を形成し、パッケージとキャリアとの接合面の間隙に
よって生じるインダクタンス成分を小さくして、高周波
特性の劣化を防止したものである。

〔産業上の利用分野〕

本発明は、パッケージ内にマイクロ波集積回路を気密封
止し、このパフケージを用いて構成したマイクロ波集積
回路装置に関するものである。

マイクロ波用トランジスタ等と整合回路やフィルタ等と
を集積回路化し、それを気密封止したパッケージを用い
てマイクロ波通信装置を構成している。このようなマイ
クロ波通信装置に於いて、パッケージとの接続による高
周波特性の改善が要望されている。

〔従来の技術〕

第３図は従来例の説明図であり、銅等からなるキャリア
３１上に、ＧａＡｓ電界効果トランジスタ等のマイクロ
波用トランジスタ３２とセラミック基板３３とが搭載さ
れ、セラミック基板３３上にマイクロストリップ線路３
４が形成され、マイクロ波用トランジスタ３２の入出力
端子と接続され、且つ隣接するキャリア３１間のマイク
ロストリップ線路３４は、金リボン３５により接続され
る。この場合、マイクロ波用トランジスタ３２は、通常
のトランジスタ等と同様にパッケージ内に封入されてい
るものである。

このような構成に於いては、マイクロ波用トランジスタ
・チップのみがパッケージ内に封止されるものであるか
ら、整合回路等が外付けとなり、接続線路の長さが高周
波特性に影響を及ぼすことになる。

そこで、第４図に示すように、整合回路等を含めてパフ
ケージ４２内に封止する構成が採用されている。なお、
同図は上蓋を取り除いた状態を示し、４１は筐体へ取付
ける為のフランジ、４２はパッケージ、４３はマイクロ
波用トランジスタ・チップ、４４はセラミック基板、４
５はマイクロストリップ線路、４６は入出力端子である
。

セラミック基板４４上にマイクロストリップ線路４５に
より例えば整合回路が構成され、マイクロ波用トランジ
スタ・チップ４３と金等のワイヤにより接続され、入出
力端子４６は水平方向に導出されている。従って、マイ
クロ波用トランジスタ・チップ４３に近接して整合回路
等を接続することができるので、高周波特性を改善する
ことができる。

このようなパッケージを用いてマイクロ波通信装置を構
成すると、例えば、第５図に示す構成となる。同図に於
いて、５１はパッケージ、５２はマイクロ波用トランジ
スタ・チップ、５３はマイクロストリップ線路が形成さ
れたセラミック基板、５４は入出力端子、５５は端子導
出用の端子絶縁部、５６は上蓋、５７はキャリア、５８
はマイクロストリップ線路が形成されたセラミック基板
、５９は筐体、６０はパッケージとキャリアとの間の間
隙である。

マイクロ波用トランジスタ・チップ５２とセラミック基
板５３上に形成された整合回路等と金等のワイヤで接続
されて、パッケージ５１内に気密封止される。又セラミ
ック基板５３上の整合回路等の金等のワイヤで接続され
た入出力端子５４は、端子絶縁部５５により金属のパッ
ケージ本体と絶縁されて、筺体取付面に対して水平方向
に導出される。この入出力端子５４と、キャリア５７上
のセラミック基板５８に形成されたマイクロストリップ
線路と半田等により接続される。

〔発明が解決しようとする問題点〕

マイクロ波用トランジスタ・チップのみをパッケージ内
に気密封止した構成により、マイクロ波通信装置を構成
した第３図に示す従来例に於いては、マイクロ波用トラ
ンジスタ・チップに近接して整合回路等を接続すること
ができないので、高周波特性が劣化することになる。又
キャリア３１を含めて気密封止するには大型過ぎるので
、気密構造を採用することが困難であった。

又第４図及び第５図に示す従来例に於いては、マイクロ
波用トランジスタ・チップ４３．５２と整合回路等とを
、パッケージ４２．５１により気密封止するもので、マ
イクロ波用トランジスタ・チップ４３．５２に近接して
整合回路等を接続することができるから、高周波特性を
改善することができる。又マイクロ波用トランジスタ・
チップ４３．５２等の能動素子を含むマイクロ波集積回
路のみでなく、受動素子のみのマイクロ波集積回路につ
いても、回路ブロック毎にパッケージにより気密封止す
ることができる。そして、パッケージ間の接続等により
マイクロ波通信装置を構成することができる。

第３図に示すようなキャリア３１を用いた場合は、金属
の高精度加工によりキャリア３１間の間隙を無視できる
程度に小さくできるが、パッケージ４２．５１に於いて
は、端子絶縁部５５等のセラミックを含むから、金属の
みの場合のように寸法精度を高くすることが容易でない
ものである。

従って、パッケージ５１とキャリア５７との間に間隙６
０が形成される。この間隙６０により、入出力端子５４
とセラミック基板５８上のマイクロストリップ線路との
間に、パッケージ５１の厚さに相当する長さの等価イン
ダクタンスが接続されたことになり、高周波特性が劣化
する欠点があった。

本発明は、前述の等価インダクタンスを小さくして、高
周波特性の劣化を防止することを目的とするものである
。

〔問題点を解決するための手段〕

本発明のマイクロ波集積回路装置は、第１図を参照して
説明すると、マイクロ波集積回路１を気密封止し、且つ
入出力端子２ａ、２ｂを筺体取付面に対して水平方向に
導出したパフケージ３の少なくとも入出力端子’ｌａ、
　　２ｂ直下の筺体取付面を切欠或いは突出させた凹凸
部６ａ、６ｂを形成し、この凹凸部６ａ、６ｂに嵌合す
る形状の凹凸部７ａ、７ｂをキャリア４ａ、４ｂに形成
したものである。

〔作用〕

パフケージ３の凹凸部６ａ、６ｂと、キャリア４ａ、４
ｂの凹凸部７ａ、７ｂとの嵌合により、それらの水平面
で接合するから、両者間で間隙が生じたとしても、間隙
８ａ、８ｂの長さは、入出力端子２ａ、２ｂと接合して
いる水平面までの長さとなり、パッケージ３の厚さに比
較して短くなるから、等価インダクタンスも小さくなる
。従って、パフケージ３とキャリア４ａ、４ｂとの間の
間隙３ａ、３ｂによる高周波特性の劣化を防止すること
ができる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第１図は本発明の実施例の断面図であり、マイクロ波集
積回路１は、マイクロ波用トランジスタ１１と、整合回
路等が形成されたセラミック基板１２．１３とにより構
成され、マイクロ波用トランジスタ１１とセラミック基
板１２．１３上のマイクロストリップ線路とは、例えば
、金等のワイヤにより接続され、パッケージ３内に気密
封止される。

このパッケージ３は、金属の本体１５と、入出力端子２
ａ、　　２ｂを導出する為のセラミックの端子絶縁部１
６．１８と、側壁１９と、気密封止する為の上蓋２０と
から構成され、端子絶縁部１６上にメタライズ部１７が
形成され、このメタライズ部１７に入出力端子２ａ、２
ｂが鑞付けされ、入出力端子２ａ、　　２ｂは本体１５
の下面の筺体取付面に対して水平方向に導出される。又
メタライズ部１７とセラミック基板１２．１３上のマイ
クロストリップ線路とは金等のワイヤにより接続される
。

又金属のキャリア４ａ、４ｂ上に、マイクロストリップ
線路が形成されたセラミック基板２１ａ、２１ｂが設け
られ、入出力端子２ａ、２ｂとセラミック基板２１ａ、
２１ｂ上のマイクロストリップ線路とが半田等により接
続される。

パッケージ３の入出力端子２ａ、２ｂ直下の筺体取付面
に凹凸部５ａ、５ｂを形成するものであり、第１図に於
いては、筺体取付面を切欠して凹部を形成した場合を示
している。この凹凸部６ａ、６ｂに対応してキャリア４
ａ、４ｂにも凹凸部７ａ、７ｂを形成するものであり、
第１図に於いては、突出部を形成した場合を示している
。反対に、パッケージ３に突出部を形成し、キャリア４
ａ、４ｂに凹部を形成することも可能である。このよう
な凹凸部６ａ、６ｂ、７ａ、７ｂは、金属加工で形成す
ることができるから、凹凸部６ａ。

６ｂ、７ａ、７ｂが接合する水平面を容易に正確に形成
することができる。

筐体に、パッケージ３とキャリア４ａ、４ｂとを取付け
ると、パッケージ３の凹凸部６ａ、６ｂと、キャリア４
ａ、４ｂの凹凸部７ａ、７ｂとが嵌合されて、水平面で
接合されるから、間隙８ａ、８ｂの長さは、入出力端子
２ａ、２ｂから接合水平面までの長さとなり、パッケー
ジ３の厚さより小さくなる。即ち、等価インダクタンス
を小さくすることができる。なお、筺体取付面側の間隙
は、入出力端子２ａ、２ｂに対する回路要素とはならな
い。

第２図は損失特性曲線図であり、点線曲線、ａは本発明
の実施例による挿入損失、実線曲線すは従来例（第５図
参照）の挿入損失、点線曲線Ｃは本発明の実施例による
リターン損失、実線曲線ｄは従来例のリターン損失を、
２〜２０ＧＨｚの周波数について示すものである。同図
からも判るように、本発明によれば、挿入損失を小さく
することができる。

〔発明の効果〕

以上説明したように、本発明は、マイクロ波用トランジ
スタ・チップ１１等の能動素子を含むマイクロ波集積回
路１或いはフィルタ等の受動素子のみからなるマイクロ
波集積回路１をパッケージ３に気密封止し、入出力端子
’ｌａ、　　２ｂ直下の筺体取付面を切欠或いは突出さ
せた凹凸部６ａ、６ｂを形成し、この凹凸部５ａ、５ｂ
に嵌合する形状の凹凸部７ａ、７ｂをキャリア４ａ、４
ｂに形成したもので、パフケージ３とキャリア４ａ、４
ｂとの間に、寸法精度の関係で間隙８ａ、８ｂが形成さ
れたとしても、その間隙８ａ、８ｂの長さは、入出力端
子’ｌａ、２ｂと、凹凸部５ａ、５ｂ、７ａ、７ｂの接
合水平面との間の長さとなり、パッケージ３の厚さに比
較して短くなるから、等価インダクタンスを従来例に比
較して小さくすることができる。従って、高周波特性の
劣化を防止することができる利点がある。

【図面の簡単な説明】 第１図は本発明の実施例の断面図、第２図は損失特性曲
線図、第３図、第４図は従来例の説明図、第５図は従来
例の断面図である。 ■はマイクロ波集積回路、２ａ、２ｂは入出力端子、３
はパッケージ、４ａ、４ｂはキャリア、６ａ、６ｂ、７
ａ、７ｂは凹凸部、８ａ、３ｂは間隙、１１はマイクロ
波用トランジスタ・チップ、１２．１３はセラミック基
板、１５はパッケージの本体、１６．１８は端子絶縁部
、１７はメタライズ部、１９は側壁、２０は上蓋である
。

Claims (1)

1. 【特許請求の範囲】 マイクロ波集積回路（１）を気密封止し、該マイクロ波
   集積回路（１）の入出力端子（２ａ、２ｂ）を筺体取付
   面に対して水平方向に導出したパッケージ（３）を有し
   、前記入出力端子（２ａ、２ｂ）とキャリア（４ａ、４
   ｂ）上のマイクロ波回路（５ａ、５ｂ）とを接続したマ
   イクロ波集積回路に於いて、 前記パッケージ（３）の少なくとも前記入出力端子（２
   ａ、２ｂ）の直下の前記筺体取付面を切欠或いは突出さ
   せた凹凸部（６ａ、６ｂ）を形成し、 前記キャリア（４ａ、４ｂ）に、前記パッケージ（３）
   の凹凸部（６ａ、６ｂ）と嵌合する形状の凹凸部（７ａ
   、７ｂ）を形成した ことを特徴とするマイクロ波集積回路装置。