JPH0812888B2 - 半導体装置用パツケ−ジ - Google Patents

半導体装置用パツケ−ジ

Info

Publication number
JPH0812888B2
JPH0812888B2 JP60207503A JP20750385A JPH0812888B2 JP H0812888 B2 JPH0812888 B2 JP H0812888B2 JP 60207503 A JP60207503 A JP 60207503A JP 20750385 A JP20750385 A JP 20750385A JP H0812888 B2 JPH0812888 B2 JP H0812888B2
Authority
JP
Japan
Prior art keywords
bottom plate
metal
package
grounding
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60207503A
Other languages
English (en)
Other versions
JPS6266650A (ja
Inventor
潤 深谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60207503A priority Critical patent/JPH0812888B2/ja
Priority to CA500274A priority patent/CA1264380C/en
Priority to DE8686400160T priority patent/DE3688205T2/de
Priority to EP86400160A priority patent/EP0190077B1/en
Priority to AU52794/86A priority patent/AU564928B2/en
Priority to KR1019860000613A priority patent/KR900001246B1/ko
Publication of JPS6266650A publication Critical patent/JPS6266650A/ja
Priority to US07/147,633 priority patent/US4825282A/en
Publication of JPH0812888B2 publication Critical patent/JPH0812888B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

【発明の詳細な説明】 〔概要〕 超高周波用半導体装置に使用するパッケージにおい
て、 側壁の一部を金属にして接地用外部リード端子を導出
させ、更に底板の中央部を含む領域を金属にしてその上
に半導体チップをボンディングさせることにより、 実用可能な周波数の上限を高め且つ半導体チップに対
する放熱性を向上させたものである。
〔産業上の利用分野〕
本発明は、半導体装置用パッケージに係り、特に、超
高周波用半導体装置に使用されるパッケージの構成に関
す。
超高周波用半導体装置例えばガリウム砒素（GaAs）系
電界効果トランジスタ（FET）を備えＧHz帯で動作する
半導体装置は、半導体チップの性能向上に伴い使用され
るパッケージもそのチップの性能を発揮出来るように改
良されることが必要である。
〔従来の技術〕
超高周波用半導体装置に使用される従来のパッケージ
例の要部構成は第２図の平面図（ａ）と部分断面側面図
（ｂ）（ｃ）に示す如くである。
同図において、１は角板状をなすセラミックの底板、
２は底板１上にあり角枠状をなすセラミックの側壁、３
は底板１および側壁２の一辺において底板１の上面、側
面、底面および側壁２の外側面に互いに連通して被着さ
れた金属例えばタングステンの接地用メタライズ膜、４
は底板１の一辺において上面、側面、底面に互いに連通
して被着されメタライズ膜３と同様な入出力端用メタラ
イズ膜、５は側壁２の上面にメタライズ膜３に連通して
被着されメタライズ膜３と同様な蓋シール用メタライズ
膜、である。
メタライズ膜３および４は、異なる辺でそれぞれ対向
して二個宛設けられ、底板１、側壁２、各メタライズ膜
３〜５は一緒に焼成されて一体に形成されている。
この焼成体のメタライズ膜３と４との底面部分にそれ
ぞれ金属例えばコバールの接地用外部リード端子６と入
出力端用外部リード端子７とがろう付けされ、金めっき
が施されてパッケージの本体が形成されている。
半導体チップＣの搭載は、チップＣを底板１上面の略
中央にボンディングし、メタライズ膜３と４の側壁２内
部に表出する部分をそれぞれ接地用内部接続端子８と入
出力端用内部接続端子９にして、チップＣの各電極との
間をワイヤボンディングにより接続ワイヤＷで接続して
行う。この後、例えばコバールなどからなる蓋10を側壁
２上にメタライズ膜５を介しろう付けしてパッケージの
封止を完了する。
〔発明が解決しようとする問題点〕
この構成のパッケージは、接地用外部リード端子６か
ら接地用内部接続端子８および蓋シール用メタライズ膜
５に至る接続が接地用メタライズ膜３によってなされて
いる。そしてメタライズ膜３は、厚さが数μｍの金属膜
であるため超高周波の周波数が高くなった場合にはイン
ダクタンス成分の作用が接地機能を低下させる。
このため、使用可能周波数が高くなった半導体チップ
Ｃを搭載して使用周波数を高くすると、所定の利得が得
られなかったり、メタライズ膜５や蓋10を介した出力か
ら入力への帰還により動作が不安定になったりして、半
導体チップＣの性能を発揮させることが出来ない問題が
ある。
またこの構成のパッケージは、半導体チップＣをセラ
ミックの底板１にボンディングする。
このためチップＣは、十分な放熱性が得られずして使
用中の温度上昇が大きくなり、例えば寿命が短くなるな
ど半導体装置として信頼性が低下する問題がある。
〔問題点を解決するための手段〕
第１図は本発明によるパッケージ実施例の平面図
（ａ）と部分断面側面図（ｂ）（ｃ）である。
上記問題点は、第１図に示される如く、側壁は周囲方
向に連接された金属壁2aおよび絶縁体壁2bからなって金
属壁2aは接地用外部リード端子6aを導出し、底板は中央
部をを含む領域を形成する金属底板1aおよびその他の領
域を形成する絶縁体底板1bからなって金属底板1a上に半
導体チップＣがボンディングされる本発明の半導体装置
用パッケージによって解決される。
〔作用〕
本発明の構成により、第２図図示従来例の接地用メタ
ライズ膜３は厚さが極めて厚くなった金属壁ａに替わる
ので、その部分のインダクタンス成分が大幅に減少し使
用周波数が高くなっても十分な接地機能が確保されて、
利得の低減や出力から入力への帰還を抑制することが出
来る。
また、金属底板1aの存在により半導体チップＣに対す
る放熱性が従来例より大幅に向上してチップＣの温度上
昇が低減し、寿命が伸びるなど半導体装置としての信頼
性が向上する。
〔実施例〕
以下、第１図を用い実施例について説明する。なお第
１図の図（ａ）〜（ｃ）はそれぞれ第２図の図（ａ）〜
（ｃ）に対応する図である。
第１図図示パッケージの第２図図示従来例との主な相
違の第一点は、セラミックで角枠状にした従来例側壁２
における接地用外部リード端子６導出側の辺を金属（金
属壁2a）にし、金属壁2aから接地用外部リード端子を導
出させた点であり、第二点は、従来例底板１における一
部を金属（金属底板1a）にし、金属底板1aに半導体チッ
プＣをボンディングするようにした点である。なお第一
の相違点は本願発明者が先に特願昭60−015904号により
開示した構成と同様のものである。
即ち第１図において、1aは金属例えば無酸素銅からな
り従来例底板１の中央部を形成する金属底板、1bはセラ
ミックからなり同じく周辺部を形成する絶縁体底板、2a
は金属例えば無酸素銅からなる従来例側壁２の接地用外
部リード端子６導出側辺部を形成する金属壁、2bはセラ
ミックからなり同じく入出力端用外部リード端子７導出
側辺部を形成する絶縁体壁である。金属壁2aは同一材料
の接地用外部リード端子6aおよび接地用内部接続端子8a
と一体に製造された端子ブロック11を形成している。
また、12は絶縁体底板1bの金属底板1aとの接合面部に
被着された金属例えばタングステンの接合用メタライズ
膜、13および14はそれぞれ絶縁体底板1bおよび絶縁体壁
2bの端子ブロック11との接合部に被着されメタライズ膜
12と同様な接合用メタライズ膜、4aは従来例メタライズ
膜４に相当して絶縁体底板1bの上面と絶縁体壁2bの下面
に被着された入出力端用メタライズ膜、5aは従来例メタ
ライズ膜５と同様に絶縁体壁2b上に被着された接合用メ
タライズ膜である。
絶縁体底板1b、絶縁体壁2b、各メタライズ膜4a、5aお
よび12〜14は一緒に焼成されて一体に形成されている。
この焼成体の所定の位置に金属底板1aと端子ブロック
11が、また入出力端用メタライズ膜4aの絶縁体壁2b下部
に金属例えばコバールの入出力端用外部リード端子7a
が、更に金属壁2aおよび絶縁体壁2bの上に角環板状をな
す金属例えばコバールの蓋シール用金属環15がろう付け
され、金めっきが施されてパッケージの本体が形成され
ている。
半導体チップＣの搭載は、チップＣのボンディング位
置が金属底板1a上に変わり、接地用内部接続端子８が8a
に替わるのみで従来例と同様にして行う。この後、従来
例と同様な蓋10を金属環15上にろう付けしてパッケージ
の封止を完了する。
この構成のパッケージは、接地用外部リード端子6aか
ら接地用内部接続端子8aおよび蓋シール用金属環15に至
る接続が肉厚の金属壁2aによってなされるため、その部
分のインダクタンス成分が従来例より大幅に減少して、
使用する周波数が高くなっても接地機能が従来例のよう
に低下することがない。
ちなみに、従来例のパッケージを使用した際には実用
可能な周波数の上限が凡そ12GHzであったのに対し、実
施例のパッケージを使用すると凡そ20GHzまで高めるこ
とが出来る。
またこの構成のパッケージは、半導体チップＣが金属
底板1aにボンディングされてチップＣに対する放熱性を
従来例より大幅に向上させるため、使用中におけるチッ
プＣの温度上昇が低減して、寿命が延びるなど半導体装
置としての信頼性を向上させる。
ちなみに本願発明者の一測定によれば、チップＣにお
けるFET部の温度上昇は従来例の場合より凡そ100℃程度
低減した。これは寿命が３桁以上延びることに相当す
る。
なお上述した実施例における金属底板1aは、端子ブロ
ック11から電気的に切り離すため底板の中央部のみを占
める大きさにしたが、金属底板1aと端子ブロック11との
接続が許されるならば、金属底板1aを接地用内部接続端
子8aとオーバラップするように大きくしても良い。その
場合半導体チップＣに対する放熱性は更に大きくなる。
〔発明の効果〕
以上説明したように本発明の構成によれば、実用可能
な周波数の上限を高め且つ半導体チップに対する放熱性
を向上させた半導体装置用パッケージが提供出来て、超
高周波領域において使用可能周波数が高くなった半導体
チップの特性を発揮し且つ信頼性を高めた半導体装置の
提供を可能にさせる効果がある。
【図面の簡単な説明】
第１図は本発明によるパッケージ実施例の平面図（ａ）
と部分断面側面図（ｂ）（ｃ）、 第２図は従来のパッケージ例の平面図（ａ）と部分断面
側面図（ｂ）（ｃ）、である。 図において、 １は底板、 1aは金属底板、 1bは絶縁体底板、 ２は側壁、 2aは金属壁、 2bは絶縁体壁、 ３は接地用メタライズ膜、 ４、4aは入出力端用メタライズ膜、 ５は蓋シール用メタライズ膜、 ６、6aは接地用外部リード端子、 ７、7aは入出力端用外部リード端子、 ８、8aは接地用内部接続端子、 ９は入出力端用内部接続端子、 10は蓋、 11は端子ブロック、 5a、12〜14は接合用メタライズ膜、 15は蓋シール用金属環、 Ｃは半導体チップ、 Ｗは接続ワイヤ、である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】側壁は周囲方向に連接された金属壁（2a）
    および絶縁体壁（2b）からなって該金属壁（2a）は接地
    用外部リード端子（6a）を導出し、底板は中央部を含む
    領域を形成する金属底板（1a）およびその他の領域を形
    成する絶縁体底板（1b）からなって該金属底板（1a）上
    に半導体チップ（Ｃ）がボンディングされることを特徴
    とする半導体装置用パッケージ。
JP60207503A 1985-01-30 1985-09-19 半導体装置用パツケ−ジ Expired - Fee Related JPH0812888B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP60207503A JPH0812888B2 (ja) 1985-09-19 1985-09-19 半導体装置用パツケ−ジ
CA500274A CA1264380C (en) 1985-01-30 1986-01-24 SEMICONDUCTOR DEVICE BOX WITH INTEGRATED GROUNDING CONDUCTOR AND SIDEWALL
DE8686400160T DE3688205T2 (de) 1985-01-30 1986-01-28 Packungsstruktur fuer einen halbleiterchip.
EP86400160A EP0190077B1 (en) 1985-01-30 1986-01-28 A package structure for a semiconductor chip
AU52794/86A AU564928B2 (en) 1985-01-30 1986-01-29 Package structure for ultra-high frequency semiconductor chip
KR1019860000613A KR900001246B1 (ko) 1985-01-30 1986-01-30 반도체장치
US07/147,633 US4825282A (en) 1985-01-30 1988-01-25 Semiconductor package having side walls, earth-bonding terminal, and earth lead formed in a unitary structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60207503A JPH0812888B2 (ja) 1985-09-19 1985-09-19 半導体装置用パツケ−ジ

Publications (2)

Publication Number Publication Date
JPS6266650A JPS6266650A (ja) 1987-03-26
JPH0812888B2 true JPH0812888B2 (ja) 1996-02-07

Family

ID=16540794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60207503A Expired - Fee Related JPH0812888B2 (ja) 1985-01-30 1985-09-19 半導体装置用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPH0812888B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231356A (ja) * 1988-03-11 1989-09-14 Nec Corp 半導体装置
JPH04369250A (ja) * 1991-06-17 1992-12-22 Nissan Motor Co Ltd 半導体素子の実装構造
JPH07193158A (ja) * 1993-12-27 1995-07-28 Nec Corp 高周波トランジスタのパッケージ
JP2001156196A (ja) * 1999-09-17 2001-06-08 Toshiba Corp 高周波パッケージおよびその製造方法

Also Published As

Publication number Publication date
JPS6266650A (ja) 1987-03-26

Similar Documents

Publication Publication Date Title
US3946428A (en) Encapsulation package for a semiconductor element
US4172261A (en) Semiconductor device having a highly air-tight package
US5574314A (en) Packaged semiconductor device including shielded inner walls
EP0110997B1 (en) Semiconductor device package
JPH11214578A (ja) Ｍｍｉｃパッケージ
US3801938A (en) Package for microwave semiconductor device
US3478161A (en) Strip-line power transistor package
JPH0812888B2 (ja) 半導体装置用パツケ−ジ
US4825282A (en) Semiconductor package having side walls, earth-bonding terminal, and earth lead formed in a unitary structure
US4566027A (en) Pre-matched module for an ultra-high frequency diode with high heat dissipation
JP2509904B2 (ja) 半導体装置用パツケ−ジ
JPH083011Y2 (ja) 半導体装置用パツケ−ジ
JPH05315467A (ja) 混成集積回路装置
JPH0511443U (ja) 半導体素子収納用パツケージ
JP2005285872A (ja) 半導体素子収納用パッケージおよび半導体装置
JPS603781B2 (ja) 超高周波トランジスタ装置の組立法
JPH10321762A (ja) 半導体装置
JPS6255721B2 (ja)
JPS5929377Y2 (ja) 高周波高出力トランジスタ装置
JPS6365649A (ja) 半導体用パツケ−ジ
JPS63228647A (ja) マイクロ波集積回路装置
JPH01165148A (ja) 半導体装置
JPS5910075B2 (ja) 電界効果型トランジスタ
JPS582060Y2 (ja) 超高周波トランジスタ装置
JP2799262B2 (ja) 半導体素子収納用パッケージの接合構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees