JPS6266650A - 半導体装置用パツケ−ジ - Google Patents

半導体装置用パツケ−ジ

Info

Publication number
JPS6266650A
JPS6266650A JP60207503A JP20750385A JPS6266650A JP S6266650 A JPS6266650 A JP S6266650A JP 60207503 A JP60207503 A JP 60207503A JP 20750385 A JP20750385 A JP 20750385A JP S6266650 A JPS6266650 A JP S6266650A
Authority
JP
Japan
Prior art keywords
bottom plate
wall
metal
package
grounding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60207503A
Other languages
English (en)
Other versions
JPH0812888B2 (ja
Inventor
Jun Fukaya
深谷　潤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60207503A priority Critical patent/JPH0812888B2/ja
Priority to CA500274A priority patent/CA1264380C/en
Priority to DE8686400160T priority patent/DE3688205T2/de
Priority to EP86400160A priority patent/EP0190077B1/en
Priority to AU52794/86A priority patent/AU564928B2/en
Priority to KR1019860000613A priority patent/KR900001246B1/ko
Publication of JPS6266650A publication Critical patent/JPS6266650A/ja
Priority to US07/147,633 priority patent/US4825282A/en
Publication of JPH0812888B2 publication Critical patent/JPH0812888B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 超高周波用半導体装置に使用するパッケージにおいて、 側壁の一部を金属にして接地用外部リード端子を導出さ
せ、更に底板の中央部を含む領域を金属にしてそのヒに
半導体チ・／プをボンディングさせることにより、 実用可能な周波数の上限を高め且つ半導体チップに対す
る放熱性を向上させたものである。
〔産業上の利用分野〕
本発明は、半導体装置用パッケージに係り、特に、超高
周波用半導体装置に使用されるパッケージの構成に関す
。
超高周波用半導体装置例えばガリウム砒素（ＧａへＳ）
系電界効果トランジスタ　（ＦＥＴ）を備えＧ旧帯で動
作する半導体装置は、半導体チップの性能向上に伴い使
用されるパッケージもそのチップの性能を発揮出来るよ
うに改良されることが必要である。
〔従来の技術〕
超高周波用半導体装置に使用される従来のパッケージ例
の要部構成は第２図の平面図ｆａｌと部分断面側面図（
ｂ）　（ｅ）に示す如くである。
同図において、■は角板状をなすセラミックの底板、２
は底板１上にあり角枠状をなすセラミックの側壁、３は
底板ｌおよび側壁２の一辺において底板１の上面、側面
、底面および側壁２の外側面に互いに連通して被着され
た金属例えばタングステンの接地用メタライズ膜、４は
底板１の一辺において上面、側面、底面に互いに連通し
て被着されメタライズ膜３と同様な入出力端用メタライ
ズ膜、５は側壁２の一ヒ面にメタライズ膜３に連通して
被着されメタライズ膜３と同様な蓋シール用メタライズ
膜、である。
メタライズ膜３および４は、異なる辺でそれぞれ対向し
て二個完投けられ、底板１、側壁２、各メタライズ膜３
〜５は一緒に焼成されて一体に形成されている。
この焼成体のメタライズ膜３と４との底面部分にそれぞ
れ金属例えばコバールの接地用外部リード端子６と入出
力端用外部リード端子７とがろう付けされ、金めつきが
施されてパッケージの本体が形成されている。
半導体装ノブＣの搭載は、チップＣを底板ＩＬ面の略中
央にボンディングし、メタライズ膜３と４の側壁２内部
に表出する部分をそれぞれ接地用内部接続端子８と入出
力端用内部接続端子９にして、チップＣの各電極との間
をワイヤボンディングにより接続ワイヤＷで接続して行
う。この後、例えばコバールなどからなる蓋１０を側壁
２上にメタライズ膜５を介しろう付けしてパッケージの
封１ヒを完了する。
〔発明が解決しようとする問題点〕
この構成のパッケージは、接地用外部リード端子６から
接地用内部接続端子８および蓋シール用メタライズ膜５
に至る接続が接地用メタライズ膜３によってなされてい
る。そしてメタライズ膜３は、厚さが数μｍの金属膜で
あるため超高周波の周波数が高くなった場合にはインダ
クタンス成分の作用が接地機能を低下させる。
このため、使用可能周波数が高くなった半導体チップＣ
を搭載して使用周波数を高くすると、所定の利得が得ら
れなかったり、メタライズ膜５やｍｌＯを介した出力か
ら人力への帰還により動作が不安定になったりして、半
導体チップＣの性能を発揮させることが出来ない問題が
ある。
またこの構成のパッケージは、半導体チップＣをセラミ
ックの底板１にボンディングする。
このためチップＣは、十分な放熱性が得られずして使用
中の温度−上昇が大きくなり、例えば寿命が短（なるな
ど半導体装置として信頼性が低下する問題がある。
〔問題点を解決するための手段〕
第１図は本発明によるパッケージ実施例の平面図（ａ）
と部分断面側面図（ｂｌ　（Ｃ１である。
上記問題点は、第１図に示される如く、側壁は周囲方向
に連接された金属壁２ａおよび絶縁体壁２ｂからなって
金属壁２ａは接地用外部リード端子６ａを導出し、底板
は中央部をを含む領域を形成する金属底板１ａおよびそ
の他の領域を形成する絶縁体底板１ｂからなって金属底
板１ａ、ｈに半導体チップＣがボンディングされる本発
明の半導体装置用パフケージによって解決される。
〔作用〕
本発明の構成により、第２図図示従来例の接地用メタラ
イズ膜３は厚さが極めて厚くなった金属壁２ａに替わる
ので、その部分のインダクタンス成分が大幅に減少し使
用周波数が高くなっても十分な接地機能が確保されて、
利得の低減や出力から入力への帰還を抑制することが出
来る。
また、金属底板１ａの存在により半導体チップＣに対す
る放熱性が従来例より大幅に向上してチップＣの温度上
昇が低減し、寿命が延びるなど半導体装置としての信頼
性が向旧する。
〔実施例〕
以下、第１図を用い実施例について説明する。
なお第１図の図（ａ）〜（Ｃ）はそれぞれ第２図の図（
ａｌ〜（Ｃ１に対応する図である。
第１図図示パッケージの第２図図示従来例との主な相違
の第一点は、セラミックで角枠状にした従来例側壁２に
おける接地用外部リード端子６導出側の辺を金属（金属
壁２ａ）にし、金属壁２ａから接地用外部リード端子を
導出させた点であり、第に 点は、従来例底板ｌにおける一部を金属（金属底板１ａ
）にし、金属底板１ａに半導体チップＣをボンディング
するようにした点である。なお第一の相違点は本廓発明
者が先に特願昭６０−０１５９０４号により開示した構
成と同様のものである。
即ち第１図において、１ａは金属例えば無酸素銅からな
り従来例底板１の中央部を形成する金属底板、１ｂはセ
ラミックからなり同じく周ψ部を形成する絶縁体底板、
２ａは金属例えば無酸素銅からなり従来例側壁２の接地
用外部リード端子６導出側辺部を形成する金属壁、２ｂ
はセラミックからなり同しく入出力端用外部リード端子
７′４出側辺部を形成する絶縁体壁である。金属壁２ａ
は同一材料の接地用外部リード端子６ａおよび接地用内
部接続端子８ａと一体に製造されて端子ブロック１１を
形成している。
また、１２は絶縁体底板１ｂの金属底板１ａとの接合面
部に被着された金属例えばタングステンの接合用メタラ
イズ膜、１３および１４はそれぞれ絶縁体底板１ｂおよ
び絶縁体壁２ｂの端子ブロック１１との接合部に被着さ
れメタライズＢｆＪ４１２と同様な接合用メタライズ膜
、４ａは従来例メタライズ膜４に相当して絶縁体底板１
ｂの上面と絶縁体壁２ｂの下面に被着された入出力端用
メタライズ膜、５ａは従来例メタライズ膜５と同様に絶
縁体壁２ｂ上に被着された接合用メタライズ肱である。
絶縁体底板１ｂ、絶縁体壁２ｂ、各メタライズ膜４ａ、
５ａおよび１２〜１４は一緒に焼成されて一体に形成さ
れている。
この焼成体の所定の位置に金属底板１ａと端子ブロック
１１が、また入出力端用メタライズ１ｆｉ４ａの絶縁体
壁２ｂ下部に金属例えばコバールの入出力端用外部リー
ド端子７ａが、更に金属壁２ａおよび絶縁体壁２１の上
に角層板状をなす金属例えばコバールの蓋シール用金属
環１５がろう付けされ、金めつきが施されてパッケージ
の本体が形成されている。
半導体チップＣの搭載は、チップＣのボンディング位置
が金属底板１ａ上に変わり、接地用内部接続端子８が８
８に替わるのみで従来例と同様にして行う。この後、従
来例と同様な蓋１０を金属環１５上にろう付けしてパッ
ケージの封止を完了する。
この構成のパッケージは、接地用外部リード端子６ａか
ら接地用内部接続端子８ａおよび蓋シール用金属環１５
に至る接続が肉厚の金属壁２ａによってなされるため、
その部分のインダクタンス成分が従来例よ゛り大幅に減
少して、使用する周波数が高くなっても接地機能が従来
例のように低下することがない。
ちなみに、従来例のパッケージを使用した際には実用可
能な周波数の上限が凡そ１２ＧＨｚであったのに対し、
実施例のパッケージを使用すると凡そ２０Ｇｌｌｚまで
高めることが出来る。
またこの構成のパッケージは、半導体チップＣが金属底
板１ａにボンディングされてチップＣに対する放熱性を
従来例より大幅に向上させるため、使用中におけるチッ
プＣの温度上昇が低減して、寿命が延びるなど半導体装
置としての信頼性を向上させる。
ちなみに本願発明者の一渕定によれば、チップＣにおけ
るＦＥＴ部の温度上昇は従来例の場合より凡そ１００℃
程度低減した。これは寿命が３桁以上延びることに相当
する。
なおＬ述した実施例における金属底板１ａは、端子ブロ
ック１１から電気的に切り離すため底板の中央部のみを
占める大きさにしたが、金属底板１ａと端子ブロック１
１との接続が許されるならば、金属底板１ａを接地用内
部接続端子８ａとオーバラップするように大きくしても
良い。その場合半導体チップＣに対する放熱性は更に大
きくなる。
゛　〔発明の効果〕 以上説明したように本発明の構成によれば、実用可能な
周波数の一ヒ限を商め珪つ半導体チップに対する放熱性
を向上させた半導体装置用パッケージが提供出来て、超
高周波Ｖ４域において使用可能周波数が高くなった半導
体チップの特性を発揮し且つ信頼性を高めた半導体装置
の提供を可能にさせる効果がある。
【図面の簡単な説明】
第１図は本発明によるパッケージ実施例の平面図（ａ）
と部分断面側面図（ｔｅｌ　（Ｃ）、第２図は従来のパ
ッケージ例の平面図（ａｌと部分断面側面図（ｂｌ　（
Ｃ１、である。 図において、 １は底板、 Ｉａは金属底板、 １ｂは絶縁体底板、 ２は側壁、 ２ａは金属壁、 ２ｂは絶縁体壁、 ３は接地用メタライズ膜、 ４．４ａは入出力端用メタライズ膜、 ５は蓋シール用メタライズ膜、 ６．６ａは接地用外部リード端子、 ７．７ａは入出力端用外部リード端子、８．８ａは接地
用内部接続端子、 ９は入出力端用内部接続端子、 １０は蓋、 １１は端子ブロック、 ５ａ、　１２〜１４は接合用メタライズ膜、１５は蓋シ
ール用金属環、 Ｃは半導体チップ、 Ｗは接続ワイヤ、である。 ｂ 不発■月実茨ヒイν１の平面図（仄ンと部分様ｎ面側面
図Ｃｂ）（Ｃ）第　１図 （１）　　　　　　　　　　　　　　　　　（ｂ）＜ｃ
＞　　　　　　　　　Ｗ 肩ｊ日列の平面図（ａ）と、＃ｊｍ面イ面白四面図’）
（Ｃ）第　２　図

Claims (1)

    【特許請求の範囲】
  1. 側壁は周囲方向に連接された金属壁（２ａ）および絶縁
    体壁（２ｂ）からなって該金属壁（２ａ）は接地用外部
    リード端子（６ａ）を導出し、底板は中央部を含む領域
    を形成する金属底板（１ａ）およびその他の領域を形成
    する絶縁体底板（１ｂ）からなって該金属底板（１ａ）
    上に半導体チップ（Ｃ）がボンディングされることを特
    徴とする半導体装置用パッケージ。
JP60207503A 1985-01-30 1985-09-19 半導体装置用パツケ−ジ Expired - Fee Related JPH0812888B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP60207503A JPH0812888B2 (ja) 1985-09-19 1985-09-19 半導体装置用パツケ−ジ
CA500274A CA1264380C (en) 1985-01-30 1986-01-24 SEMICONDUCTOR DEVICE BOX WITH INTEGRATED GROUNDING CONDUCTOR AND SIDEWALL
DE8686400160T DE3688205T2 (de) 1985-01-30 1986-01-28 Packungsstruktur fuer einen halbleiterchip.
EP86400160A EP0190077B1 (en) 1985-01-30 1986-01-28 A package structure for a semiconductor chip
AU52794/86A AU564928B2 (en) 1985-01-30 1986-01-29 Package structure for ultra-high frequency semiconductor chip
KR1019860000613A KR900001246B1 (ko) 1985-01-30 1986-01-30 반도체장치
US07/147,633 US4825282A (en) 1985-01-30 1988-01-25 Semiconductor package having side walls, earth-bonding terminal, and earth lead formed in a unitary structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60207503A JPH0812888B2 (ja) 1985-09-19 1985-09-19 半導体装置用パツケ−ジ

Publications (2)

Publication Number Publication Date
JPS6266650A true JPS6266650A (ja) 1987-03-26
JPH0812888B2 JPH0812888B2 (ja) 1996-02-07

Family

ID=16540794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60207503A Expired - Fee Related JPH0812888B2 (ja) 1985-01-30 1985-09-19 半導体装置用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPH0812888B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231356A (ja) * 1988-03-11 1989-09-14 Nec Corp 半導体装置
JPH04369250A (ja) * 1991-06-17 1992-12-22 Nissan Motor Co Ltd 半導体素子の実装構造
JPH07193158A (ja) * 1993-12-27 1995-07-28 Nec Corp 高周波トランジスタのパッケージ
US6559533B1 (en) * 1999-09-17 2003-05-06 Kabushiki Kaisha Toshiba High-frequency package and the method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231356A (ja) * 1988-03-11 1989-09-14 Nec Corp 半導体装置
JPH04369250A (ja) * 1991-06-17 1992-12-22 Nissan Motor Co Ltd 半導体素子の実装構造
JPH07193158A (ja) * 1993-12-27 1995-07-28 Nec Corp 高周波トランジスタのパッケージ
US6559533B1 (en) * 1999-09-17 2003-05-06 Kabushiki Kaisha Toshiba High-frequency package and the method for manufacturing the same

Also Published As

Publication number Publication date
JPH0812888B2 (ja) 1996-02-07

Similar Documents

Publication Publication Date Title
US4340902A (en) Semiconductor device
US6731002B2 (en) High frequency power device with a plastic molded package and direct bonded substrate
EP0488783A2 (en) Lead frame for semiconductor device comprising a heat sink
US5109270A (en) High frequency semiconductor device
US5126827A (en) Semiconductor chip header having particular surface metallization
JPS6266650A (ja) 半導体装置用パツケ−ジ
CA1264380A (en) Semiconductor device package with integral earth lead and side wall
US3471752A (en) Semiconductor device with an insulating body interposed between a semiconductor element and a part of a casing
US4297722A (en) Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island
JP2023549784A (ja) Ｐｃｂルーティングを備えるパッケージングされたｒｆ電力装置
JP2509904B2 (ja) 半導体装置用パツケ−ジ
JPH083011Y2 (ja) 半導体装置用パツケ−ジ
JPH0348436A (ja) 高周波半導体装置
JPH05315467A (ja) 混成集積回路装置
JPS6241433B2 (ja)
JPS60143653A (ja) パツケ−ジの封止冷却機構
JPH10321762A (ja) 半導体装置
JPS6130742B2 (ja)
JPS639664B2 (ja)
JP2501279B2 (ja) 半導体パッケ―ジ
JPH08139216A (ja) 半導体装置用パッケージ
JPS6365649A (ja) 半導体用パツケ−ジ
JPS5929377Y2 (ja) 高周波高出力トランジスタ装置
JPS6120768Y2 (ja)
JPS5910075B2 (ja) 電界効果型トランジスタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees