JPH11214578A - Ｍｍｉｃパッケージ - Google Patents

Ｍｍｉｃパッケージ

Info

Publication number
JPH11214578A
JPH11214578A JP10012851A JP1285198A JPH11214578A JP H11214578 A JPH11214578 A JP H11214578A JP 10012851 A JP10012851 A JP 10012851A JP 1285198 A JP1285198 A JP 1285198A JP H11214578 A JPH11214578 A JP H11214578A
Authority
JP
Japan
Prior art keywords
mmic
substrate
base substrate
composite capacitor
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10012851A
Other languages
English (en)
Other versions
JP3013831B2 (ja
Inventor
Hideki Kusamitsu
秀樹 草光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10012851A priority Critical patent/JP3013831B2/ja
Priority to US09/237,349 priority patent/US6124636A/en
Publication of JPH11214578A publication Critical patent/JPH11214578A/ja
Application granted granted Critical
Publication of JP3013831B2 publication Critical patent/JP3013831B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 フリップチップ実装時に問題になる電気特性
変化を抑え、必要な信頼性を確保する手段を備えたＭＭ
ＩＣパッケージを提供する。 【解決手段】 ベース基板１の上には、セラミックス板
の両面に平板状金属パターン２ａ、２ｇを形成すること
でコンデンサとして作用する複合コンデンサ基板２が搭
載されている。複合コンデンサ基板２上にはＭＭＩＣ３
がフェースダウンボンディングされている。複合コンデ
ンサ基板２にフリップチップ実装されたＭＭＩＣ３の裏
面には導電性のカバー５が取り付けられ、このカバー５
はベース基板１とで、ベース基板１上の複合コンデンサ
基板２およびＭＭＩＣ３を封じ込めている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波用半導体素
子であるＭＭＩＣ（Monolithic Microwave IC）ベア
チップを組み入れたＭＭＩＣパッケージに関する。
【０００２】
【従来の技術】図１０は従来のＭＭＩＣパッケージの一
例の構造を示す断面図、図１１は図１０に示したＭＭＩ
Ｃ周辺の構造をキャップを取り外した状態で見た斜視図
である。これらの図に示した従来のＭＭＩＣパッケージ
は、銅、あるいは銅タングステン製の金属製のヘッダー
１０１と、ヘッダー１０１上にダイボンディングされた
ＭＭＩＣ１０２と、ヘッダー１０１上のＭＭＩＣ１０２
の電源端子の近くにダイボンディングされた小板１０３
とを備えている。小板１０３は、高誘電率基板であるセ
ラミック板の両面をメッキして構成されており、対向す
るメッキ面の間に容量をもつコンデンサとして機能す
る。ＭＭＩＣ１０２に対する電源入力、および高周波信
号の入出力は、金属ヘッダー１０１に挿入されている外
部端子（ピン）１０４によって行われている。ピン１０
４とＭＭＩＣ１０２の間を金などのボンディングワイヤ
ー１０５によって接続するのが一般的である。また、Ｍ
ＭＩＣ１０２の電源端子からコンデンサ１０３の表面に
ボンディングワイヤーを接続し、さらにコンデンサ１０
３の表面からピン１０４にボンディングワイヤーを接続
することによって、ＭＭＩＣ１０２の電源ラインとＧＮ
Ｄ（この場合、金属ヘッダー表面がＧＮＤ面となる）の
間に高周波信号バイパス用としてのコンデンサが挿入さ
れる形になる。最後に、ＭＭＩＣ１０２全体がキャップ
１０６で覆われ、シーム溶接やろう付けなどでキャップ
１０６が金属ヘッダー１０１上に取り付けられる。
【０００３】このような構成では、高周波信号をＭＭＩ
Ｃに入力するために直径２０μｍ程度の直径のボンディ
ングワイヤーを使用しているので、ワイヤーそのものが
持つインダクタンス成分により、ＭＭＩＣベアチップ単
体と、ＭＭＩＣパッケージになった場合とでは外部から
見た場合の電気特性、特に入出力インピーダンスが異な
る。その結果、入出力電力効率を高くとる為にいわゆる
インピーダンスマッチングを行なう必要が生じる。通
常、ワイヤーのインダクタンス成分を打ち消すためにコ
ンデンサの容量成分をもってインピーダンスマッチング
を行うわけだが、この場合、インピーダンスマッチング
可能な周波数範囲が狭くなるために、ＭＭＩＣの使用可
能な周波数範囲を広くとるように設計したとしても、パ
ッケージに実装する段階でその特性を損なうことにな
る。
【０００４】このような理由から、ＭＭＩＣの特性をで
きるだけ損なわないパッケージングを行なう為にはワイ
ヤーのインダクタンス成分ができるだけ少なくなるよう
に、つまりボンディングワイヤー長ができるだけ短くな
るように実装を行なう必要がある。よって、ワイヤーの
代わりにバンプをＭＭＩＣ表面の電極に形成し、ＭＭＩ
Ｃ表面側を下に向け、ＭＭＩＣをバンプを介して基板上
に実装する、いわゆるフリップチップ実装方法が、接続
長の最短化を実現しＭＭＩＣの電気特性を最大限に生か
せる方法として注目されている。
【０００５】
【発明が解決しようとする課題】ところが、バンプによ
る最短接続に関しては実用化する為にはいくつかの問題
点がある。
【０００６】まず、ＭＭＩＣの電源端子の直下に、電源
ラインのインピーダンスを低く抑えるためのバイパスコ
ンデンサを配置できないことである。よって、バイパス
コンデンサはＭＭＩＣから離れた場所に実装されること
になり、バイパスコンデンサとＭＭＩＣの電源端子との
間に配線によるインダクタンス成分が生じ、これが高周
波に対しては阻止デバイスとして作用するために電源ラ
インのインピーダンスを低く抑えられない恐れがある。
【０００７】また、フリップチップ実装方法ではベアチ
ップの電極と基板上の配線パッドとの接続長が短いゆえ
に、材料の熱膨張係数差や衝撃などに対しそのストレス
を吸収できず、非常に脆弱である。よって、ベアチップ
と基板の間のギャップに、エポキシ樹脂をベースとした
封止樹脂、いわゆるアンダーフィル材を流し込むことに
よって、基板とベアチップとの間を補強し、バンプ接続
部分にかかるストレスを緩和させ、接続部分の信頼性を
確保するのが一般的である。ところが、通常、ＭＭＩＣ
の場合、ベアチップ周囲状態が空気（比誘電率＝１）の
場合で設計されているため、ベアチップ周囲にエポキシ
樹脂のような誘電体があると、設計値が変わって電気特
性の変化が懸念される。よって、通常設計されているベ
アチップにフリップチップ実装方法をそのまま採用した
場合、ストレス緩和のための樹脂封止を行なえない場合
がある。この傾向は使用周波数が高くなるに従い顕著に
あらわれる。
【０００８】さらに、通常設計されるＭＭＩＣは回路が
マイクロストリップ構造で設計される場合が大半であ
る。この場合、ベアチップ裏面がＧＮＤ面となる為、フ
リップチップ実装を行った場合ＧＮＤ面が上面になり、
ベアチップを搭載する基板に形成されているＧＮＤ面と
の接続が困難になる。ベアチップのＧＮＤ面が搭載基板
のＧＮＤ面と同電位に確保できない場合、不要共振など
ＭＭＩＣの電気特性に影響を与える恐れがある。
【０００９】本発明の目的は、上記の問題点に鑑み、フ
リップチップ実装時に問題になる電気特性変化を抑え、
必要な信頼性を確保する手段を備えたＭＭＩＣパッケー
ジを提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＭＭＩＣパッケージは、ベース基板と、該
ベース基板上に搭載されたセラミックス板からなる複合
コンデンサ基板と、該複合コンデンサ基板上にフェース
ダウンボンディングされた高周波用半導体素子であるＭ
ＭＩＣベアチップと、前記ベース基板とで前記ＭＭＩＣ
ベアチップを覆う導電性のカバーとから構成される。前
記ベース基板の表面には信号端子、電源端子およびＧＮ
Ｄパターンが設けられ、前記ベース基板の裏面には前記
信号端子、電源端子およびＧＮＤパターンの各々とスル
ーホールを介して接続された外部端子が複数設けられて
いる。
【００１１】前記ＭＭＩＣベアチップの表面には信号端
子および電源端子が設けられ、前記ＭＭＩＣベアチップ
の裏面全体にはＧＮＤパターンが設けられている。
【００１２】前記複合コンデンサ基板の表面には前記Ｍ
ＭＩＣベアチップ表面の電源端子とバンプを介して接続
された平板状金属パターンと、前記ＭＭＩＣベアチップ
表面の信号端子とバンプを介して接続された金属パッド
とが設けられている。
【００１３】前記複合コンデンサ基板の裏面には前記複
合コンデンサ基板表面の平板状金属パターンと対向する
とともに前記ベース基板表面のＧＮＤパターンと接続さ
れた平板状金属パターンと、前記複合コンデンサ基板表
面の金属パッドにスルーホールを介して接続されるとと
もに前記ベース基板表面の信号端子に接続された信号用
金属パッドと、前記複合コンデンサ基板表面の平板状金
属パターンにスルーホールを介して接続されるとともに
前記ベース基板表面の電源端子に接続された電源用金属
パッドとが設けられている。
【００１４】このような構成において、前記複合コンデ
ンサ基板は、前記セラミック板の表裏面の対向する平板
状金属パターン間で容量を形成している。
【００１５】また、ＭＭＩＣベアチップの電源端子直下
に、複合コンデンサ基板を構成するセラミックス板の表
面の平板状金属パターンが配置されており、前記セラミ
ックス板の裏面に形成された、平板状金属パターンと対
向する平板状金属パターンがベース基板表面のＧＮＤパ
ターンに接続されている。その結果、 ＭＭＩＣベアチ
ップの電源端子とＭＭＩＣパッケージのＧＮＤ端子との
間にバイパスコンデンサが挿入された形となる。したが
って、電源ラインのインピーダンスによる電気特性への
影響を最小限に抑えることができる。
【００１６】また本発明では、上記のＭＭＩＣパッケー
ジの構造に加えて、前記ＭＭＩＣベアチップ裏面のＧＮ
Ｄパターンと前記カバーの内側面、および前記カバーの
周囲と前記ベース基板表面のＧＮＤパターンとが導電性
接着材により接着されているＭＭＩＣパッケージを提供
する。このパッケージ構造によれば、フリップチップ実
装の場合でも、ＭＭＩＣベアチップ裏面のＧＮＤとベー
ス基板のＧＮＤとが同電位となる。したがって、パッケ
ージ内部の不要な電気的共振を防ぐことができる。
【００１７】このＭＭＩＣパッケージにおいて、前記導
電性接着材が熱伝導率３５Ｗ／ｍ・Ｋ以上の材料からな
り、前記カバーがＳｉＣ焼結体からなっている場合は、
ＭＭＩＣパッケージの外部への放熱効率を上げることが
可能である。
【００１８】前記カバーが、表面を金属化処理されたプ
ラスチック成形品である場合は金属を用いる場合に比べ
て軽量化が可能である。
【００１９】また、前記ベース基板がガラスセラミック
ス基板である場合は、ＭＭＩＣパッケージを搭載する一
般的なガラスエポキシ基板との熱膨張係数差が少なくな
り、熱ストレスによる接続不良が低減する。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【００２１】図１は本発明の実施の一形態であるＭＭＩ
Ｃパッケージの構造を表す断面図である。この図は説明
の便宜上、ＭＭＩＣの電源端子を通るように切った断面
を表している。
【００２２】図１で示す形態のＭＭＩＣパッケージはセ
ラミックス材料（代表的なものとしてアルミナ）からな
るベース基板１を有する。そして、ベース基板１の表面
に信号端子（不図示）と電源端子１ｂが形成され、これ
ら以外の表面は全てＧＮＤ端子としての平板状金属パタ
ーン１ｃで被覆されている。そして、ベース基板１の裏
面には別の回路基板と接続するための外部端子である複
数のパッド１ｄが設けられている。各パッド１ｄは前記
の信号端子（不図示）および、電源端子１ｂ、ＧＮＤ端
子としての平板状金属パターン１ｃの各々とスルーホー
ルを介して接続されている。このように本形態のＭＭＩ
Ｃパッケージは、いわゆるＬＣＣ（リードレスチップキ
ャリア）構造をとる。
【００２３】このベース基板１の上には複合コンデンサ
基板２が搭載されており、この複合コンデンサ基板２上
にはＭＭＩＣ３がフリップチップ実装、すなわちフェー
スダウンボンディングされている。ＭＭＩＣ３の実装手
段としては熱圧着による金−金固相拡散接合方法が一般
的に用いられる。複合コンデンサ基板２とＭＭＩＣ３の
電気的接続をとるための金バンプ４は、ワイヤーボンデ
ィングと同等の手段で、ＭＭＩＣ３側あるいは複合コン
デンサ基板２側のパッド上に形成されている。図２は、
ＭＭＩＣ３の構成を示す斜視図である。この形態のＭＭ
ＩＣ３は、デバイス表面の周辺に複数の信号端子３ａ及
び電源端子３ｂが形成され、デバイス裏面全体がＧＮＤ
面３ｃとなっている一般的なＭＭＩＣである。なお、図
２には信号端子が２個、電源端子が４個で示されている
が、これらの数量は一例であって特に限定されない。
【００２４】図３は複合コンデンサ基板の詳細な構造を
示しており、（ａ）は複合コンデンサ基板の斜視図、
（ｂ）は複合コンデンサ基板のベアチップ搭載側の平面
図、（ｃ）は複合コンデンサ基板のベース基板側の平面
図である。なお、これらの図において基板上の金属パタ
ーンは斜線で表した。
【００２５】複合コンデンサ基板２は、比誘電率の高い
（一般に２０以上）セラミックス材料で作られた平らな
基板の表裏にそれぞれ図３に示すようなパターンを形成
し、これらのパターン間で所望の容量（キャパシタン
ス）を形成したものである。すなわち、ＭＭＩＣ３がフ
ェースボンディングされる側の基板面には図３（ｂ）に
示すように、ＭＭＩＣ３の４つの電源端子３ｂ（図２参
照）の各々と個別に接続される４つの平板状金属パター
ン２ａと、ＭＭＩＣ３の２つの信号端子３ａ（図２参
照）の各々と個別に接続される２つの金属パッド２ｃと
が配設されている。一方、ベース基板１に搭載する側の
基板面には図３（ｃ）に示すように、各平板状金属パタ
ーン２ａと電源取出用スルーホール２ｂを介して接続さ
れる金属パッド２ｅと、各金属パッド２ｃと信号取出用
スルーホール２ｄを介して接続される金属パッド２ｆと
が配設され、これら以外の表面には平板状金属パターン
２ｇが形成されている。なお、スルーホール２ｂ、２ｄ
はレーザー加工法で容易に形成可能である。
【００２６】このようにパターン形成された基板を、図
３（ａ）に示す電源取出用スルーホール２ｂを通るＡ−
Ａ線で切ったときの断面図が図４である。この図に示す
ように、各平板状金属パターン２ａはセラミックス基板
を介して平板状金属パターン２ｇと対向する。これによ
り、平板状金属パターン２ａと２ｇの間でコンデンサが
構成される。さらに、各平板状金属パターン２ａは、Ｍ
ＭＩＣ３の電源端子３ｂと電気的に接続されるととも
に、電源取出用スルーホール２ｂ及び金属パッド２ｅを
通じてベース基板１の電源端子１ｂと電気的に接続され
る。一方、平板状金属パターン２ｇはベース基板１のＧ
ＮＤ端子としての平板状金属パターン１ｃと接続され
る。このように接続されることで、図５に示すような、
電源ラインとＧＮＤの間にコンデンサが挿入された回路
が得られる。
【００２７】以上のような複合コンデンサ基板２にフリ
ップチップ実装されたＭＭＩＣ３の裏面には図１に示す
ように導電性のカバー５が取り付けられ、このカバー５
はベース基板１とで、ベース基板１上の複合コンデンサ
基板２およびＭＭＩＣ３を封じ込めている。また、カバ
ー３は、ＭＭＩＣ３の裏面に形成されたＧＮＤ面３ｃと
ベース基板１に形成されたＧＮＤ端子としての平板状金
属パターン１ｃとを一体化する為に金属で形成されるの
が望ましい。さらに、カバー３は放熱フィンの付いた構
造にしてもよい。ＭＭＩＣ３の裏面とカバー５の内部と
の接着、およびカバー５とベース基板１との接着には１
５０℃程度の低温で硬化可能な導電性接着材６としての
導電性エポキシ樹脂（例えばテクノアルファ社のポリソ
ルダー）を用いることにより可能である。
【００２８】次に、図６から図９に基づき、本形態のＭ
ＭＩＣパッケージの構成部品を組立工程に沿って説明す
る。図６から図９は本形態のＭＭＩＣパッケージの組立
工程を説明するための図であり、各図の（ａ）は組立部
品の斜視図を、（ｂ）は（ａ）の組立中のＭＭＩＣの電
源端子を通るＡ−Ａ線で切ったときの断面図を表してい
る。
【００２９】まず、図６に示すようにベース基板１上に
複合コンデンサ基板２を搭載する。このとき、複合コン
デンサ基板２裏面の金属パッド２ｅがベース基板１表面
の電源端子１ｂと電気的に接続され、複合コンデンサ基
板２裏面の金属パッド２ｆ（図３（ｃ）参照）がベース
基板１表面の信号端子１ａと電気的に接続される。複合
コンデンサ基板２裏面の平板状金属パターン２ｇはベー
ス基板１表面のＧＮＤ端子としての平板状金属パターン
１ｃと電気的に接続される。複合コンデンサ基板２の接
着にはフリップチップ熱圧着工程での熱履歴を考慮して
金−シリコン系のような融点３００℃以上のろう材７を
用いる。
【００３０】次に、図７に示すように複合コンデンサ基
板２上にＭＭＩＣ３をフリップチップ実装方法にて搭載
する。このとき、ＭＭＩＣ３表面を下に向けてＭＭＩＣ
３表面の電源端子３ｂが複合コンデンサ基板２表面の平
板状金属パターン２ａに電気的に接続され、ＭＭＩＣ３
の信号端子（図２の符号３ａ参照）が複合コンデンサ基
板２表面の金属パッド２ｃに電気的に接続される。フリ
ップチップ実装手段としては金−金の熱圧着工法を用い
る。この場合、加圧力は１バンプ当たり１００ｇ程度、
温度は３００℃以下が望ましい。
【００３１】最後に、図８に示すようにＭＭＩＣ３を覆
うようにベース基板１上に金属製のカバー５を取り付け
る。このとき、導電性接着材６として導電性エポキシ樹
脂材料もしくは共晶はんだをＭＭＩＣ３の裏面及びベー
ス基板１の周辺面に塗布して、カバー５をＭＭＩＣ３の
裏面及びベース基板１の周辺面に固定する。導電性エポ
キシ樹脂材料としてテクノアルファ社のポリソルダーを
使用する場合、硬化条件は温度１５０℃で時間５分とす
る。このようなカバーの取付けにより、ＭＭＩＣ３が封
止される。また、ＭＭＩＣ３のＧＮＤ面３ｃが金属製の
カバー５を介して、ベース基板１上のＧＮＤ端子として
の平板状金属パターン１ｃに電気的に接続される。
【００３２】以上の組立工程により、図９に示すＭＭＩ
Ｃパッケージが完成する。
【００３３】このような形態によれば、ＭＭＩＣ３の電
源端子３ｂ直下に、複合コンデンサ基板２を構成するセ
ラミックス板の表面の平板状金属パターン２ａが配置さ
れており、前記セラミックス板の裏面に形成された、平
板状金属パターン２ａと対向する平板状金属パターン２
ｇはベース基板１のＧＮＤ端子としての平板状金属パタ
ーン１ｃに接続されている。その結果、 ＭＭＩＣ３の
電源端子３ｂとＭＭＩＣパッケージのＧＮＤ端子との間
にバイパスコンデンサが挿入された形となる。さらに、
一般にＭＭＩＣ３のチップ裏面はＧＮＤ面になっている
ので、金属製カバー５に導電性樹脂６でＭＭＩＣ３裏面
を接着し、かつ、カバー５の周囲とベース基板１表面
の、ＧＮＤ端子としての平板状金属パターン１ｃとを導
電性樹脂６で接着することにより、ＭＭＩＣ３裏面のＧ
ＮＤとベース基板１のＧＮＤとが同電位となる。
【００３４】以上説明した形態によるＭＭＩＣパッケー
ジの構成部品においては、次のような材料を選択する事
がより好ましい。
【００３５】本パッケージにパワー系などの高放熱ベア
チップを組み込む場合は、ＭＭＩＣ３裏面からの放熱を
効率よく行う為にＭＭＩＣ３裏面の導電性接着材６を共
晶半田の代わりに熱伝導率の良い材料、例えばダイマッ
ト社のＤＭ６０３Ｈｋ（熱伝導率５０Ｗ／ｍＫ、ちなみ
に共晶半田は３５Ｗ／ｍＫ程度）を用いる。また、カバ
ー５の材料として一般的なコバールの代わりに熱伝導率
の高いＳｉＣ焼結体（熱伝導率１８０Ｗ／ｍＫ、ちなみ
にコバールは３〜６Ｗ／ｍＫ程度）を用いる。この事に
より、パッケージ外部への放熱効率を上げることが可能
である。
【００３６】さらに、カバー５として、表面に金属化処
理を行ったプラスチックを用いることにより金属のみを
用いる場合に比べてパッケージの軽量化が可能となる。
【００３７】さらに、本パッケージを一般的なガラスエ
ポキシ系のプリント配線板上に半田を介して接続させる
場合、前記プリント配線板とパッケージのベース基板１
との熱膨張率の違いにより、熱ストレスで半田接合部に
疲労破壊に伴う接続不良が発生する事が考えられる。こ
れを防ぐ為にベース基板１に、アルミナ基板に比べて熱
膨張率の高いガラスセラミック基板（熱膨張率＝１１ｐ
ｐｍ／℃、ちなみにアルミナ基板は６〜８ｐｐｍ／℃）
を用いることにより、マザーボード（ガラスエポキシ基
板で熱膨張率１４ｐｐｍ／℃）とパッケージベース基板
との熱膨張係数差を近づけて半田接続部への熱ストレス
を低減させ、接続寿命を向上させることが可能となる。
【００３８】
【発明の効果】以上のように構成された本発明のＭＭＩ
Ｃパッケージでは、ＭＭＩＣベアチップの表面の信号端
子や電源端子が複合コンデンサ基板表面の金属パッドや
平板状金属パターンと接続され、この金属パッドや平板
状金属パターンがスルーホールを介して複合コンデンサ
基板表面の信号用金属パッドや電極用金属パッドに接続
され、この信号用金属パッドや電極用金属パッドが、ベ
ース基板に設けたスルーホールによって、パッケージの
外部端子に接続されている。その為、ＭＭＩＣベアチッ
プ表面の電極からパッケージの外部端子までの接続長
が、ワイヤボンディング法を用いた従来のＭＭＩＣパッ
ケージと比較して短くなり、寄生インダクタンスの影響
によるＭＭＩＣの電気特性、特に動作帯域幅の劣化が少
ない。
【００３９】また、上記のような最短接続を実現したう
えに、ＭＭＩＣベアチップの電源端子直下にバイパスコ
ンデンサが配置された構造である為、電源ラインのイン
ピーダンスを高帯域に渡って低く抑えることができ、そ
の結果、電源ラインのインピーダンスによる電気特性へ
の影響を最小限に抑えることができる。
【００４０】また、ＭＭＩＣベアチップ裏面を導電性の
カバーに接着する構造となっている為、フリップチップ
実装に必要なアンダーフィル材を使用しなくても機械的
衝撃に対しバンプ部に負荷がかからずバンプ接続信頼性
を確保することができる。
【００４１】また、アンダーフィル材が不要となる為、
ＭＭＩＣの電気特性の劣化が少ない。
【００４２】また、ＭＭＩＣ裏面に形成されているＧＮ
Ｄパターンは導電性のカバーを介してパッケージのＧＮ
Ｄと同電位となるので、パッケージ内部の不要な電気的
共振を防ぐことができ、結果として安定した電気特性
（周波数特性）が得られる。
【００４３】また、従来パッケージと比較して小型、薄
型化が可能である。
【図面の簡単な説明】
【図１】本発明の実施の一形態であるＭＭＩＣパッケー
ジの構造を表す断面図である。
【図２】図１に示すＭＭＩＣの構成例を示す斜視図であ
る。
【図３】本発明の実施の一形態であるＭＭＩＣパッケー
ジに備わる複合コンデンサ基板の詳細な構造を示してお
り、（ａ）は複合コンデンサ基板の斜視図、（ｂ）は複
合コンデンサ基板のベアチップ搭載側の平面図、（ｃ）
は複合コンデンサ基板のベース基板側の平面図である。
【図４】本発明の実施の一形態であるＭＭＩＣパッケー
ジに備わる複合コンデンサ基板を、図３（ａ）の電源取
出用スルーホールを通るＡ−Ａ線で切ったときの断面図
である。
【図５】本発明の実施の一形態であるＭＭＩＣパッケー
ジにおいて、図３に示した複合コンデンサ基板をベース
基板及びＭＭＩＣと接続することによって得られる回路
を示す図である。
【図６】本発明の実施の一形態であるＭＭＩＣパッケー
ジの組立工程の一部について説明するための図であり、
（ａ）は斜視図を、（ｂ）はＭＭＩＣの電源端子を通る
ように切ったときの断面図を表している。
【図７】本発明の実施の一形態であるＭＭＩＣパッケー
ジの組立工程の一部について説明するための図であり、
（ａ）は斜視図を、（ｂ）はＭＭＩＣの電源端子を通る
ように切ったときの断面図を表している。
【図８】本発明の実施の一形態であるＭＭＩＣパッケー
ジの組立工程の一部について説明するための図であり、
（ａ）は斜視図を、（ｂ）はＭＭＩＣの電源端子を通る
ように切ったときの断面図を表している。
【図９】本発明の実施の一形態であるＭＭＩＣパッケー
ジの組立工程の一部について説明するための図であり、
（ａ）は斜視図を、（ｂ）はＭＭＩＣの電源端子を通る
ように切ったときの断面図を表している。
【図１０】従来のＭＭＩＣパッケージの一例の構造を示
す断面図である。
【図１１】図１０に示したＭＭＩＣ周辺の構造をキャッ
プを取り外した状態で見た斜視図である。
【符号の説明】
１ ベース基板 １ｂ 電源端子 １ｃ 平板状金属パターン １ｄ パッド ２ 複合コンデンサ基板 ２ａ、２ｇ 平板状金属パターン ２ｂ 電源取出用スルーホール ２ｃ、２ｅ、２ｆ、２ｈ 金属パッド ２ｄ 信号取出用スルーホール ３ ＭＭＩＣ ３ａ ＭＭＩＣの信号端子 ３ｂ ＭＭＩＣの電源端子 ３ｃ ＭＭＩＣのＧＮＤ面 ４ バンプ ５ カバー ６ 導電性接着材

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ベース基板と、該ベース基板上に搭載さ
    れたセラミックス板からなる複合コンデンサ基板と、該
    複合コンデンサ基板上にフェースダウンボンディングさ
    れた高周波用半導体素子であるＭＭＩＣベアチップと、
    前記ベース基板とで前記ＭＭＩＣベアチップを覆う導電
    性のカバーとから構成され、前記ベース基板の表面には
    信号端子、電源端子およびＧＮＤパターンが設けられ、 前記ベース基板の裏面には前記信号端子、電源端子およ
    びＧＮＤパターンの各々とスルーホールを介して接続さ
    れた外部端子が複数設けられ、 前記ＭＭＩＣベアチップの表面には信号端子および電源
    端子が設けられ、 前記ＭＭＩＣベアチップの裏面全体にはＧＮＤパターン
    が設けられ、 前記複合コンデンサ基板の表面には前記ＭＭＩＣベアチ
    ップ表面の電源端子とバンプを介して接続された平板状
    金属パターンと、前記ＭＭＩＣベアチップ表面の信号端
    子とバンプを介して接続された金属パッドとが設けら
    れ、 前記複合コンデンサ基板の裏面には前記複合コンデンサ
    基板表面の平板状金属パターンと対向するとともに前記
    ベース基板表面のＧＮＤパターンと接続された平板状金
    属パターンと、前記複合コンデンサ基板表面の金属パッ
    ドにスルーホールを介して接続されるとともに前記ベー
    ス基板表面の信号端子に接続された信号用金属パッド
    と、前記複合コンデンサ基板表面の平板状金属パターン
    にスルーホールを介して接続されるとともに前記ベース
    基板表面の電源端子に接続された電源用金属パッドとが
    設けられたＭＭＩＣパッケージ。
  2. 【請求項２】 前記複合コンデンサ基板は、前記セラミ
    ック板の表裏面の対向する平板状金属パターン間で容量
    を形成している請求項１に記載のＭＭＩＣパッケージ。
  3. 【請求項３】 前記ＭＭＩＣベアチップ裏面のＧＮＤパ
    ターンと前記カバーの内側面、および前記カバーの周囲
    と前記ベース基板表面のＧＮＤパターンとが導電性接着
    材により接着されている請求項２に記載のＭＭＩＣパッ
    ケージ。
  4. 【請求項４】 前記導電性接着材が熱伝導率３５Ｗ／ｍ
    ・Ｋ以上の材料からなり、前記カバーがＳｉＣ焼結体か
    らなる請求項３に記載のＭＭＩＣパッケージ。
  5. 【請求項５】 前記カバーは、表面を金属化処理された
    プラスチック成形品である請求項３に記載のＭＭＩＣパ
    ッケージ。
  6. 【請求項６】 前記ベース基板はガラスセラミックス基
    板である請求項３に記載のＭＭＩＣパッケージ。
JP10012851A 1998-01-26 1998-01-26 Ｍｍｉｃパッケージ Expired - Fee Related JP3013831B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10012851A JP3013831B2 (ja) 1998-01-26 1998-01-26 Ｍｍｉｃパッケージ
US09/237,349 US6124636A (en) 1998-01-26 1999-01-26 MMIC package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10012851A JP3013831B2 (ja) 1998-01-26 1998-01-26 Ｍｍｉｃパッケージ

Publications (2)

Publication Number Publication Date
JPH11214578A true JPH11214578A (ja) 1999-08-06
JP3013831B2 JP3013831B2 (ja) 2000-02-28

Family

ID=11816912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10012851A Expired - Fee Related JP3013831B2 (ja) 1998-01-26 1998-01-26 Ｍｍｉｃパッケージ

Country Status (2)

Country Link
US (1) US6124636A (ja)
JP (1) JP3013831B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355745B1 (ko) * 2000-10-25 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US6995448B2 (en) * 2001-04-02 2006-02-07 Amkor Technology, Inc. Semiconductor package including passive elements and method of manufacture
US7224040B2 (en) 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
KR100754069B1 (ko) 2004-06-02 2007-08-31 삼성전기주식회사 플립칩 실장 기술을 이용한 반도체 패키지 및 패키징 방법
JP2009111069A (ja) * 2007-10-29 2009-05-21 National Institute Of Information & Communication Technology 極微弱光検出器
KR101369436B1 (ko) * 2007-05-21 2014-03-04 세메스 주식회사 몰딩용 필름 및 이를 포함하는 반도체 패키지
KR20170030184A (ko) * 2015-09-09 2017-03-17 삼성전자주식회사 반도체 장치

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19851458C2 (de) * 1998-11-09 2000-11-16 Bosch Gmbh Robert Monolithisch integrierte Schaltung mit mehreren, einen Nebenschluß nach Masse bildenden Kapazitäten und Verstärkerschaltung
US6262489B1 (en) * 1999-11-08 2001-07-17 Delphi Technologies, Inc. Flip chip with backside electrical contact and assembly and method therefor
US6507110B1 (en) * 2000-03-08 2003-01-14 Teledyne Technologies Incorporated Microwave device and method for making same
US6362972B1 (en) 2000-04-13 2002-03-26 Molex Incorporated Contactless interconnection system
US6612852B1 (en) 2000-04-13 2003-09-02 Molex Incorporated Contactless interconnection system
FR2808164B1 (fr) * 2000-04-21 2002-06-07 Wavecom Sa Procede de blindage d'au moins la partie superieure d'un module de radiocommunication, et module de radiocommunication correspondant
TW502492B (en) * 2000-05-30 2002-09-11 Alps Electric Co Ltd Electronic circuit unit
US7027789B2 (en) * 2000-09-11 2006-04-11 Xytrans, Inc. Self-tuned millimeter wave RF transceiver module
US6873044B2 (en) 2000-09-11 2005-03-29 Xytrans, Inc. Microwave monolithic integrated circuit package
US6759743B2 (en) * 2000-09-11 2004-07-06 Xytrans, Inc. Thick film millimeter wave transceiver module
JP2002202441A (ja) * 2000-11-02 2002-07-19 Nippon Telegr & Teleph Corp <Ntt> Ｌａｎ用光アクティブコネクタプラグ及びコネクタポート
US6828663B2 (en) 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
US6483404B1 (en) 2001-08-20 2002-11-19 Xytrans, Inc. Millimeter wave filter for surface mount applications
US6498551B1 (en) * 2001-08-20 2002-12-24 Xytrans, Inc. Millimeter wave module (MMW) for microwave monolithic integrated circuit (MMIC)
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
WO2003032484A1 (de) * 2001-09-28 2003-04-17 Epcos Ag Verfahren zur verkapselung eines elektrischen bauelementes und damit verkapseltes oberflächenwellenbauelement
US6635958B2 (en) 2001-12-03 2003-10-21 Dover Capital Formation Group Surface mount ceramic package
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
US6660564B2 (en) * 2002-01-25 2003-12-09 Sony Corporation Wafer-level through-wafer packaging process for MEMS and MEMS package produced thereby
AU2003217883A1 (en) * 2002-02-25 2003-09-09 Molex Incorporated Power delivery to base of processor
US6933603B2 (en) * 2002-07-11 2005-08-23 Teledyne Technologies Incorporated Multi-substrate layer semiconductor packages and method for making same
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
US20050088258A1 (en) * 2003-10-27 2005-04-28 Xytrans, Inc. Millimeter wave surface mount filter
US7581994B2 (en) * 2006-08-10 2009-09-01 The Boeing Company Method and assembly for establishing an electrical interface between parts
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
KR100870134B1 (ko) * 2007-10-05 2008-11-24 한국전자통신연구원 초고주파 단일 집적회로용 초광대역 밀봉 표면 실장 패키지
US20090250808A1 (en) * 2008-04-07 2009-10-08 Northrop Grumman Systems Corporation Reliability improvement in a compound semiconductor mmic
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
US8343806B2 (en) * 2009-03-05 2013-01-01 Raytheon Company Hermetic packaging of integrated circuit components
US8581406B1 (en) 2012-04-20 2013-11-12 Raytheon Company Flip chip mounted monolithic microwave integrated circuit (MMIC) structure
JP6075782B2 (ja) * 2012-12-05 2017-02-08 株式会社神戸製鋼所 Ｌｎｇ気化器用伝熱管の製造方法およびｌｎｇ気化器用伝熱管
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
KR101834201B1 (ko) * 2016-01-27 2018-03-05 한양대학교 에리카산학협력단 콘크리트용 금속용사공법
JP2019047141A (ja) * 2016-03-29 2019-03-22 日本電産エレシス株式会社 マイクロ波ｉｃ導波路装置モジュール、レーダ装置およびレーダシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045820A (en) * 1989-09-27 1991-09-03 Motorola, Inc. Three-dimensional microwave circuit carrier and integral waveguide coupler
US5138436A (en) * 1990-11-16 1992-08-11 Ball Corporation Interconnect package having means for waveguide transmission of rf signals
US5521406A (en) * 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355745B1 (ko) * 2000-10-25 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US6995448B2 (en) * 2001-04-02 2006-02-07 Amkor Technology, Inc. Semiconductor package including passive elements and method of manufacture
US7224040B2 (en) 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
KR100754069B1 (ko) 2004-06-02 2007-08-31 삼성전기주식회사 플립칩 실장 기술을 이용한 반도체 패키지 및 패키징 방법
KR101369436B1 (ko) * 2007-05-21 2014-03-04 세메스 주식회사 몰딩용 필름 및 이를 포함하는 반도체 패키지
JP2009111069A (ja) * 2007-10-29 2009-05-21 National Institute Of Information & Communication Technology 極微弱光検出器
KR20170030184A (ko) * 2015-09-09 2017-03-17 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US6124636A (en) 2000-09-26
JP3013831B2 (ja) 2000-02-28

Similar Documents

Publication Publication Date Title
JP3013831B2 (ja) Ｍｍｉｃパッケージ
US7268426B2 (en) High-frequency chip packages
US6828663B2 (en) Method of packaging a device with a lead frame, and an apparatus formed therefrom
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US6261868B1 (en) Semiconductor component and method for manufacturing the semiconductor component
JP2000114413A (ja) 半導体装置、その製造方法および部品の実装方法
JP3789410B2 (ja) 表面実装型電子部品モジュールおよびその製造方法
CN110140205B (zh) 半导体装置
US6531775B1 (en) High-frequency module
JP2001168443A (ja) 光半導体素子収納用パッケージ
KR20040063784A (ko) 반도체장치
JP3810276B2 (ja) 光半導体素子収納用パッケージ
JP3860831B2 (ja) 光半導体素子収納用パッケージ
JP2007157801A (ja) 半導体モジュールとその製造方法
JP2003229521A (ja) 半導体モジュール及びその製造方法
JP3410041B2 (ja) ハイブリッドモジュール
WO1996012296A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
JPH10275879A (ja) 半導体パッケージ
JP3568534B6 (ja) 半導体装置及びその製造方法
JPWO2006001087A1 (ja) 半導体装置
JP2005285872A (ja) 半導体素子収納用パッケージおよび半導体装置
KR100708038B1 (ko) 반도체칩의 실장 구조 및 그 방법
JP2001044243A (ja) フリップチップ実装構造
JP2006041272A (ja) 半導体装置用パッケージ、および半導体装置
CN116207073A (zh) 在集成电路管芯之间具有内插器的电子封装件

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees