JP2001168443A - 光半導体素子収納用パッケージ - Google Patents

光半導体素子収納用パッケージ

Info

Publication number
JP2001168443A
JP2001168443A JP34602999A JP34602999A JP2001168443A JP 2001168443 A JP2001168443 A JP 2001168443A JP 34602999 A JP34602999 A JP 34602999A JP 34602999 A JP34602999 A JP 34602999A JP 2001168443 A JP2001168443 A JP 2001168443A
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor element
package
optical
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34602999A
Other languages
English (en)
Inventor
Satoshi Oike
智 大池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP34602999A priority Critical patent/JP2001168443A/ja
Publication of JP2001168443A publication Critical patent/JP2001168443A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Led Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】駆動回路素子で発生する熱を電極パッドおよび
導体バンプ等の接続端子を介して外部に効率良く放熱さ
せ、光半導体素子に対する熱的影響を抑制して光半導体
素子が正常に機能するようにし、また軽量化および薄型
化すること。 【解決手段】光半導体素子４および駆動回路素子５を収
納する光パッケージにおいて、基体１の下面に、光半導
体素子４および駆動回路素子５と外部電気回路基板１１
とを電気的に接続する直径約０．１〜０．７ｍｍの略円
形の電極パッド１０を２個／ｍｍ2以上の密度で設け
た。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ等の
光半導体素子を収納するための光半導体素子収納用パッ
ケージに関する。
【０００２】
【従来の技術】従来の半導体レーザ，ＬＥＤ等の光半導
体素子を収納する光半導体素子収納用パッケージ（以
下、光パッケージという）を図３に示す。同図に示すよ
うに、光パッケージは、一般に鉄（Ｆｅ）−ニッケル
（Ｎｉ）−コバルト（Ｃｏ）合金（コバール）や銅（Ｃ
ｕ）−タングステン（Ｗ）合金等の金属、合金からな
り、その上面中央部に光半導体素子４が搭載される載置
部１ａを有する基体１と、コバール等からなり前記載置
部１ａを囲むようにして基体１上の周辺部に銀（Ａｇ）
ろう等のろう材を介して接合され、側部に設けられた貫
通孔にアルミナセラミックス等からなり外部接続用のリ
ード端子を有するセラミック端子部材（図示せず）を側
部の内部から外部に貫通するように設置した枠体２とか
ら主に構成される。
【０００３】また、コバール等からなり、枠体２の他の
側部に形成された貫通孔２ａに挿入設置され、光半導体
素子４と外部との光信号の授受を行う光ファイバ９およ
び集光用の透光性部材８ａが内部に挿入固定される筒状
の固定部材８が設けられ、さらに枠体２の上面に接合さ
れて光半導体素子４を気密に封止する蓋体３が設けられ
る。この蓋体３は、コバール等からなるシールリング３
ａを介して枠体２上面に銀―銅材によるシーム溶接で接
合固定され、光ファイバ９用の固定部材８はコバール等
からなるパイプを枠体２の側部に銀―銅材等でろう付け
して固定される。そして、光半導体素子４に信号の入出
力を行うために、コバール等からなるリード端子１４を
基体１下面に銀―銅材でろう付け固定する構成も採り得
る。なお、同図において、６は光半導体素子４の下面に
配置されシリコン等からなる基板、７は光半導体素子４
と外部の駆動回路とを接続するためのボンディングワイ
ヤである。
【０００４】上記光パッケージには、セラミックスから
なるセラミック端子部材が使用されているが、セラミッ
ク端子部材の表面には配線パターンを自由に形成できる
という利点があり、この配線パターンはタングステンの
金属ペーストを塗布印刷し、アルミナ（Ａｌ2Ｏ3）セラ
ミックス等のセラミックスとの同時焼成により、セラミ
ックス表面に強固に形成でき、その後酸化防止や半田接
合のためにＮｉメッキやＡｕメッキを電解メッキ法によ
り施す。
【０００５】そして、このような光パッケージを用いた
光半導体装置は、例えば外部の駆動回路等から供給され
る駆動信号によって光半導体素子４を光励起させ、光励
起されたレーザ光等の光を透光性部材８ａを通して光フ
ァイバ９に授受させるとともに、その光ファイバ９によ
り光信号を伝送させることによって大容量の情報を伝送
する光通信用の光電変換装置として機能する。
【０００６】近年、上記光半導体装置は、マルチチップ
モジュール化に伴い駆動回路部を光パッケージ内に取り
込むようになってきている。
【０００７】
【発明が解決しようとする課題】しかしながら、光半導
体装置がマルチチップモジュール化されると、小型軽量
化は成されるが、一方ＬＳＩ等の駆動回路素子を光半導
体素子の近傍に設置することから、駆動回路素子で発生
する熱が光半導体素子に加わり、光半導体装置が正常に
機能するのがきわめて困難になるという問題点があっ
た。
【０００８】例えば、２Ｗの出力（パワー）を有する駆
動回路素子の近傍では約２００℃まで加熱される。そし
て、光半導体素子は、自らの発熱を含めて７０℃以上に
なると光信号を発生する機能が低下するため、７０℃以
下の温度状態にしておく必要がある。しかし、上記の如
く、駆動回路素子の発する熱が光半導体素子の機能に悪
影響を与え、光半導体素子の機能を低下させて正常に動
作するのを妨げていた。
【０００９】そこで、光半導体素子の下部にペルチェ素
子等の電子冷却素子を設置して冷却する構成も採り得る
が、この構成は軽量化および薄型化の点で不利であり、
実用性に劣る。
【００１０】従って、本発明は上記事情に鑑みて完成さ
れたものであり、その目的は、光パッケージに光半導体
素子とともに内臓される駆動回路素子から光半導体素子
に対する熱的影響を抑制して、光半導体素子が正常に機
能するようにし、また軽量化および薄型化が可能なもの
とすることにある。
【００１１】
【課題を解決するための手段】本発明の光半導体素子収
納用パッケージは、上面に光半導体素子および駆動回路
素子が載置される載置部を有する基体と、該基体の上面
に前記載置部を囲繞するように取着され、側部に貫通孔
が設けられた枠体と、前記貫通孔に挿入固定され、前記
枠体の外側の端面より光ファイバが挿入固定される筒状
の固定部材と、該固定部材の内側に設置される透光性部
材とを具備する光半導体素子収納用パッケージにおい
て、前記基体の下面に、光半導体素子および駆動回路素
子と外部電気回路基板とを電気的に接続する直径約０．
１〜０．７ｍｍの略円形の電極パッドを２個／ｍｍ2以
上の密度で設けたことを特徴とする。
【００１２】本発明は、上記構成により、光パッケージ
内に駆動回路素子を収納し、その駆動回路素子で発生す
る熱を電極パッドおよび導体バンプ等の接続端子を介し
て外部に効率良く放熱させることができ、従って駆動回
路素子から光半導体素子に対する熱的影響を抑制して、
光半導体素子が正常に機能するようにし、また軽量化お
よび薄型化が可能となる。
【００１３】本発明において、好ましくは、前記電極パ
ッドを１ｍｍ2の単位面積を２〜９個に等分割した各分
割領域にそれぞれ配置されるように設けたことを特徴と
する。これにより、電極パッドを通じての放熱特性を基
体の下面全体で容易に均一化できる。より好ましくは、
電極パッドを２〜９個／ｍｍ2の密度で略等間隔の格子
状に設ける。
【００１４】また、好ましくは、前記基体の載置部の駆
動回路素子が載置される部分に開口が形成され、該開口
内に下面に前記電極パッドが設けられたヒートシンクが
設置され、かつ該ヒートシンク上に前記駆動回路素子が
載置されていることを特徴とする。
【００１５】本発明は、このような構成により、駆動回
路素子で発生した熱をヒートシンクにより効率良く下方
へ伝熱および放熱させ、さらに電極パッドおよび接続端
子を介して有効に放熱させることができる。
【００１６】さらに好ましくは、前記電極パッドは導体
バンプを介して外部電気回路基板の電極パッドに接続さ
れることを特徴とする。これにより、電極パッドおよび
導体バンプを介して効率良く放熱できるとともに、リー
ド端子を介して外部電気回路基板に接続する場合と比較
して、導体バンプでの高周波信号の反射を小さくするこ
とができ、その結果外部電気回路基板に実装し易い接続
構造となるとともに、高周波信号を伝送損失を小さくし
て伝達可能なものとなる。
【００１７】
【発明の実施の形態】本発明の光パッケージについて以
下に説明する。図１は本発明の光パッケージを示し、同
図において、１は基体、２は枠体、３は蓋体である。こ
れらの基体１と枠体２と蓋体３とで、内部に光半導体素
子４とＬＳＩ，ＩＣ等からなる駆動回路素子５とが収納
される容器が基本的に構成される。
【００１８】この基体１は光半導体素子４および駆動回
路素子５を支持する支持部材として機能し、その上面に
は光半導体素子４および駆動回路素子５を載置する載置
部１ａを有し、その載置部１ａに光半導体素子４が、シ
リコン等からなる放熱性および加工性の良好な基板６を
介してＡｕ−Ｇｅ半田等の半田材により接着固定され
る。また、基体１は多層のセラミック基板から成ってい
てもよく、枠体２も同様にセラミックスを成形して作製
してもよい。あるいは、基体１および／または枠体２を
コバール等の金属により構成してもよい。なお、基体１
と枠体２の表面あるいは内部に配線パターン用として形
成されるＷやＭｎ等からなるメタライズ層は、その外表
面に耐食性に優れかつろう材に対して濡れ性の良好な金
属層、例えば厚さ２〜６μｍのＮｉメッキ層と厚さ０．
５〜５μｍのＡｕメッキ層を順次被着させておくと、基
体１が酸化腐食するのを有効に防止できるとともに基体
１上面に配置される基板６を強固に接着固定することが
できる。
【００１９】上記のごとく、基体１の上面に光半導体素
子４を搭載し、基体１の下面に外部接続用の略円形状の
電極パッド１０を設けるが、この電極パッド１０は、放
熱性を良好にするとともに、高周波信号を伝送損失を小
さくして外部インターフェイス基板等の外部電気回路基
板１１に伝達させるように設けられ、ＷやＭｏ−Ｍｎ等
のメタライズ層からなる。
【００２０】また、電極パッド１０の表面にはＮｉメッ
キ層およびＡｕメッキ層等の耐食性に優れかつろう材お
よび半田材と濡れ性の良好な金属メッキ層を、０．１〜
２０μｍの厚さで被着させておくと、導体バンプ１２の
酸化腐食が有効に防止できる。
【００２１】そして、本発明において、略円形状の電極
パッド１０の直径は０．１〜０．７ｍｍが良く、０．１
ｍｍ未満では製造時の外部雰囲気との温度差から半田破
壊が生じ易く、その結果高周波信号の損失が大きくな
る。一方、０．７ｍｍを超えると、導体バンプ１２での
高周波信号の反射損失が大きくなり、１ＧＨｚ以上の高
周波信号の伝送には不向きなものとなるとともに、電極
パッド１０の密度が低下して放熱特性が低下する。
【００２２】そして、本発明において、電極パッド１０
は２個／ｍｍ2以上の密度で設けるが、１ｍｍ2（１ｍｍ
×１ｍｍ）の単位面積を２〜９個に等分割する各分割領
域にそれぞれ配置されるようにするのが好ましく、また
より好ましくは２〜９個／ｍｍ2の密度で略等間隔の格
子状に設けるものであり、それらの具体例を図４に示
す。
【００２３】同図において、（ａ）は前記単位面積を対
角線で２分割しその各分割面にそれぞれ略円形の電極パ
ッド１０を設けたもの、（ｂ）は前記単位面積を対角線
で４分割しその各分割面にそれぞれ略円形の電極パッド
１０を設けたもの、（ｃ）は前記単位面積を対角線で４
分割し、さらに各分割面を面の中心を通る分割線により
２分割することにより合計８分割し、それぞれ略円形の
電極パッド１０を設けたもの、（ｄ）は前記単位面積を
縦線または横線で２分割しその各分割面にそれぞれ略円
形の電極パッド１０を設けたもの、（ｅ）は前記単位面
積を縦線または横線で３分割しその各分割面にそれぞれ
略円形の電極パッド１０を設けたもの、（ｆ）は前記単
位面積を縦線で３分割し、さらに横線で２分割すること
により合計６分割し、その各分割面にそれぞれ略円形の
電極パッド１０を設けたもの、（ｇ）は前記単位面積を
中心を通る縦線および横線で４分割し、その各分割面に
それぞれ略円形の電極パッド１０を設けることにより、
電極パッド１０が等間隔の格子状に配置されるようにし
たもの、（ｆ）は前記単位面積を縦線２本および横線２
本で等分に９分割し、その各分割面にそれぞれ略円形の
電極パッド１０を設けることにより、電極パッド１０が
等間隔の格子状に配置されるようにしたものである。
【００２４】なお、図４の例では５分割、７分割の例に
ついては示していないが、同様の分割法または他の分割
法により５分割、７分割することもできる。
【００２５】この電極パッド１０の密度は２個／ｍｍ2
以上あるが、２個／ｍｍ2未満の場合、基体１と外部電
気回路基板１１の熱膨張係数差による応力を緩和するの
に不十分であり、また均一な放熱特性を得るのが困難で
ある。好ましくは４個／ｍｍ2以上であり、特に図４
（ｇ）に示すような形態がより好ましい。また、９個／
ｍｍ2以下がよく、９個／ｍｍ2を超えると、個々の電極
パッド１０が小さくなりすぎ放熱効率が低下し易くなる
とともに作製が困難となる。
【００２６】また本発明では、図２に示すように、基体
１の載置部１ａの駆動回路素子５に対応する部分に開口
２１を形成し、その開口２１内にヒートシンク２０を設
置し、かつそのヒートシンク２０の下面に電極パッド１
０を設けるのがよい。このヒートシンク２０は、駆動回
路素子５を載置可能な大きさを有し、また基体１の所定
の個所にヒートシンク２０が嵌合するようなヒートシン
ク２０の相補形状とされた開口２１内に設置され、ヒー
トシンク２０の下面は基体１の下面に面一となる。そし
て、ヒートシンク２０の下面にも本発明の構成の電極パ
ッド１０が設けられる。
【００２７】このヒートシンク２０の材料は、熱伝導率
が５０〜５００Ｗ／ｍ・Ｋのものがよく、具体的にはＣ
ｕ−Ｗ合金，Ｃｕ−Ｍｏ合金，Ｃｕ，ＡｌＮ等である。
５０Ｗ／ｍ・Ｋ未満では熱伝導性が小さ過ぎるため放熱
性が劣化し、５００Ｗ／ｍ・Ｋを超えると、ヒートシン
ク２０用として加工性が良く低コストで入手可能な適切
な金属材料が殆どなくなる。
【００２８】本発明において、光半導体素子の駆動信号
である高周波信号の周波数は特に限定するものではない
が、１ＧＨｚ〜１００ＧＨｚ程度であり、光通信の高速
伝送用として１ＧＨｚ以上が実用的である。また、１０
０ＧＨｚを超えると電極パッド１０や導体バンプ１２で
の信号の反射が大きくなり易い。
【００２９】また、本発明においては、電極パッド１０
は突起状あるいはボール状の導体バンプ１２（接合後に
は円筒状、樽状となる）を介して外部電気回路基板１１
の電極パッド１３に接続される構成、所謂ＢＧＡ（Ｂａ
ｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造とするのが好まし
い。この場合、接続端子としての導体バンプ１２での高
周波信号の反射を小さくすることができ、その結果、外
部電気回路基板１１に実装し易い接続構造となるととも
に、高周波信号を伝送損失を小さくして伝達可能とな
る。
【００３０】この導体バンプ１２は、Ｓｎ／Ｐｂ共晶半
田、Ｓｎ／Ａｇ半田等の低融点のろう材等の材料からな
り、そのサイズは電極パッド１０と同程度の直径のもの
が、実装信頼性や電気的特性の面で好ましい。導体バン
プ１２の直径が電極パッド１０の直径よりも大きくなる
と、それらのピッチが狭まり、キャパシタンスの増加や
電気絶縁性の点で問題が生じ易くなる。
【００３１】本発明の枠体２は、その側部に貫通孔２ａ
が設けてあり、その貫通孔２ａに筒状の固定部材８が銀
ろう材等を介して接合される。この固定部材８はＦｅ−
Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料から成
り、例えば前記金属材料のインゴット（塊）をプレス加
工により筒状とすることによって作製される。
【００３２】そして、筒状の固定部材８の内部には光フ
ァイバ９が挿入固定され、固定部材８の光パッケージ内
部側の端部には集光用の透光性部材８ａ、即ち凸レン
ズ，球レンズ等の集光レンズが配置され、光ファイバ９
と光半導体素子４との間で光信号の授受を行い得るよう
になっている。この固定部材８と光ファイバ９とは、半
田材や接着用樹脂により光パッケージ内部が気密になる
ように接合され固定される。この時、半田材により接合
する場合、予め接合部にメタライズ層をスパッタリング
法等の薄膜法で形成しておくと、接合強度が向上し好ま
しい。
【００３３】上記枠体２の上面には、例えばＦｅ−Ｎｉ
−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料からなる蓋体
３が接合され、これによって基体１と枠体２と蓋体３と
から成る容器の内部に光半導体素子４が気密状態で収納
されることとなる。この蓋体３の枠体２上面への接合
は、例えばシームウェルド法等の溶接法によって行われ
る。
【００３４】かくして、本発明は、駆動回路素子で発生
する熱を電極パッドおよび導体バンプ等の接続端子を介
して外部に効率良く放熱させることができ、従って駆動
回路素子から光半導体素子に対する熱的影響を抑えて、
光半導体素子が正常に機能するようにし、また軽量化お
よび薄型化が可能となる。
【００３５】また、例えば図２において、ヒートシンク
２０の下面全面にＷ等のメタライズ層を形成した場合に
は、そのメタライズ層にクラックや剥がれが経時的に発
生し信頼性に劣るのに対し、本発明の構成では前記劣化
が発生せず信頼性の高いものであることが判った。
【００３６】尚、本発明は上記実施形態に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は何等差し支えない。例えば、光ファイバ９を
挿入固定する固定部材8は筒状に限らず、上面に溝を形
成した断面形状がU字状のものでもよい。また、基体１
は金属基板、多層セラミック基板でなくともよく、例え
ばポリイミド等の樹脂を多層に積層させたものでもよ
い。
【００３７】
【発明の効果】本発明は、光半導体素子および駆動回路
素子を収納する光パッケージにおいて、基体の下面に、
光半導体素子および駆動回路素子と外部電気回路基板と
を接続する直径約０．１〜０．７ｍｍの略円形の電極パ
ッドを２個／ｍｍ2以上の密度で設けたことにより、駆
動回路素子で発生する熱を電極パッドおよび導体バンプ
等の接続端子を介して外部に効率良く放熱させることが
でき、従って光半導体素子に対する熱的影響を抑制し
て、光半導体素子が正常に機能するようにし、また軽量
化および薄型化が可能となる。
【００３８】本発明は、好ましくは、電極パッドを１ｍ
ｍ2（１ｍｍ×１ｍｍ）の単位面積を２〜９個に等分割
した各分割領域にそれぞれ配置されるように設ける、よ
り好ましくは、電極パッドを２〜９個／ｍｍ2の密度で
略等間隔の格子状に設けたことにより、電極パッドを通
じての放熱特性を基体の下面全体で容易に均一化でき
る。
【００３９】また、好ましくは、前記基体の載置部の駆
動回路素子が載置される部分に開口が形成され、該開口
内に下面に前記電極パッドが設けられたヒートシンクが
設置され、かつ該ヒートシンク上に前記駆動回路素子が
載置されていることにより、駆動回路素子で発生した熱
をヒートシンクにより効率良く下方へ伝熱および放熱さ
せ、さらに電極パッドおよび接続端子を介して有効に放
熱させることができる。
【００４０】さらに好ましくは、電極パッドは導体バン
プを介して外部電気回路基板の電極パッドに接続される
ことにより、電極パッドおよび導体バンプを介して効率
良く放熱できるとともに、導体バンプでの高周波信号の
反射を小さくすることができ、その結果外部電気回路基
板に実装し易い接続構造となるとともに、高周波信号を
伝送損失を小さくして伝達可能なものとなる。
【図面の簡単な説明】
【図１】本発明の光パッケージの断面図である。
【図２】本発明の光パッケージの他の実施形態の断面図
である。
【図３】従来の光パッケージの断面図である。
【図４】（ａ）〜（ｈ）は、本発明の光パッケージの下
面に設けられる電極パッドの各種配置形態を示す平面図
である。
【符号の説明】
１：基体 １ａ：載置部 ２：枠体 ２ａ：貫通孔 ３：蓋体 ４：光半導体素子 ５：駆動回路素子 ８：固定部材 ９：光ファイバ １０：電極パッド １２：導体バンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 33/00 Ｈ０１Ｌ 23/36 Ｚ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】上面に光半導体素子および駆動回路素子が
    載置される載置部を有する基体と、該基体の上面に前記
    載置部を囲繞するように取着され、側部に貫通孔が設け
    られた枠体と、前記貫通孔に挿入固定され、前記枠体の
    外側の端面より光ファイバが挿入固定される筒状の固定
    部材と、該固定部材の内側に設置される透光性部材とを
    具備する光半導体素子収納用パッケージにおいて、前記
    基体の下面に、光半導体素子および駆動回路素子と外部
    電気回路基板とを電気的に接続する直径約０．１〜０．
    ７ｍｍの略円形の電極パッドを２個／ｍｍ2以上の密度
    で設けたことを特徴とする光半導体素子収納用パッケー
    ジ。
  2. 【請求項２】前記電極パッドは、１ｍｍ2の単位面積を
    ２〜９個に等分割した各分割領域にそれぞれ配置される
    ように設けたことを特徴とする請求項１記載の光半導体
    素子収納用パッケージ。
  3. 【請求項３】前記基体の載置部の駆動回路素子が載置さ
    れる部分に開口が形成され、該開口内に下面に前記電極
    パッドが設けられたヒートシンクが設置され、かつ該ヒ
    ートシンク上に前記駆動回路素子が載置されていること
    を特徴とする請求項１または２記載の光半導体素子収納
    用パッケージ。
  4. 【請求項４】前記電極パッドは導体バンプを介して外部
    電気回路基板の電極パッドに接続されることを特徴とす
    る請求項１〜３のいずれかに記載の光半導体素子収納用
    パッケージ。
JP34602999A 1999-12-06 1999-12-06 光半導体素子収納用パッケージ Pending JP2001168443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34602999A JP2001168443A (ja) 1999-12-06 1999-12-06 光半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34602999A JP2001168443A (ja) 1999-12-06 1999-12-06 光半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2001168443A true JP2001168443A (ja) 2001-06-22

Family

ID=18380661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34602999A Pending JP2001168443A (ja) 1999-12-06 1999-12-06 光半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2001168443A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110148A (ja) * 2001-09-28 2003-04-11 Nichia Chem Ind Ltd 半導体発光装置
JP2003158330A (ja) * 2001-11-21 2003-05-30 Opnext Japan Inc 半導体レーザ結合装置
JP2004153179A (ja) * 2002-10-31 2004-05-27 Hitachi Ltd 半導体装置および電子装置
EP1605523A4 (en) * 2003-03-14 2012-04-04 Sumitomo Electric Industries SEMICONDUCTOR COMPONENT
JP2012527088A (ja) * 2009-05-15 2012-11-01 ブリッジラックス インコーポレイテッド モジュール式ｌｅｄ照明電球
JP2015008220A (ja) * 2013-06-25 2015-01-15 日亜化学工業株式会社 側面発光型発光装置
US9155212B2 (en) 2012-04-27 2015-10-06 Canon Kabushiki Kaisha Electronic component, mounting member, electronic apparatus, and their manufacturing methods
US9220172B2 (en) 2012-04-27 2015-12-22 Canon Kabushiki Kaisha Electronic component, electronic module, their manufacturing methods, mounting member, and electronic apparatus
US9253922B2 (en) 2012-04-27 2016-02-02 Canon Kabushiki Kaisha Electronic component and electronic apparatus
CN113345677A (zh) * 2021-05-26 2021-09-03 深圳青铜剑科技股份有限公司 一种磁性器件及磁性器件安装方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110148A (ja) * 2001-09-28 2003-04-11 Nichia Chem Ind Ltd 半導体発光装置
JP2003158330A (ja) * 2001-11-21 2003-05-30 Opnext Japan Inc 半導体レーザ結合装置
JP2004153179A (ja) * 2002-10-31 2004-05-27 Hitachi Ltd 半導体装置および電子装置
EP1605523A4 (en) * 2003-03-14 2012-04-04 Sumitomo Electric Industries SEMICONDUCTOR COMPONENT
JP2012527088A (ja) * 2009-05-15 2012-11-01 ブリッジラックス インコーポレイテッド モジュール式ｌｅｄ照明電球
US9155212B2 (en) 2012-04-27 2015-10-06 Canon Kabushiki Kaisha Electronic component, mounting member, electronic apparatus, and their manufacturing methods
US9220172B2 (en) 2012-04-27 2015-12-22 Canon Kabushiki Kaisha Electronic component, electronic module, their manufacturing methods, mounting member, and electronic apparatus
US9253922B2 (en) 2012-04-27 2016-02-02 Canon Kabushiki Kaisha Electronic component and electronic apparatus
JP2015008220A (ja) * 2013-06-25 2015-01-15 日亜化学工業株式会社 側面発光型発光装置
CN113345677A (zh) * 2021-05-26 2021-09-03 深圳青铜剑科技股份有限公司 一种磁性器件及磁性器件安装方法

Similar Documents

Publication Publication Date Title
US5504372A (en) Adhesively sealed metal electronic package incorporating a multi-chip module
US5381039A (en) Hermetic semiconductor device having jumper leads
JP3013831B2 (ja) Ｍｍｉｃパッケージ
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
TW200416981A (en) Package for housing semiconductor chip, and semiconductor device
JP2001168443A (ja) 光半導体素子収納用パッケージ
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP3810276B2 (ja) 光半導体素子収納用パッケージ
JP2865496B2 (ja) マルチチップモジュール
JP2001160598A (ja) 半導体素子搭載用基板および光半導体素子収納用パッケージ
JP2003298126A (ja) 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール
JP3860831B2 (ja) 光半導体素子収納用パッケージ
JPH05144971A (ja) チツプキヤリア構造
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JP2000183253A (ja) 半導体素子収納用パッケージ
JPH0574985A (ja) 半導体素子の実装構造
JPH10275879A (ja) 半導体パッケージ
JP3909253B2 (ja) 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール
JP2002314186A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2002141596A (ja) 光半導体素子収納用パッケージ
JPS6334962A (ja) パツケ−ジ構造体
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法
JP3127948B2 (ja) 半導体パッケージ及びその実装方法