JP2001160598A - 半導体素子搭載用基板および光半導体素子収納用パッケージ - Google Patents
半導体素子搭載用基板および光半導体素子収納用パッケージInfo
- Publication number
- JP2001160598A JP2001160598A JP34134999A JP34134999A JP2001160598A JP 2001160598 A JP2001160598 A JP 2001160598A JP 34134999 A JP34134999 A JP 34134999A JP 34134999 A JP34134999 A JP 34134999A JP 2001160598 A JP2001160598 A JP 2001160598A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- substrate
- semiconductor element
- conductor
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】絶縁基板内の内層接地導体と電極パッドとの間
で不要なキャパシタンスが発生し、これが電極パッドと
半導体素子とを接続する貫通導体等の伝送路の特性イン
ピーダンスを所定値（５０Ω）から変化させるのを防
ぎ、高周波信号を伝送損失を小さくして送受信し得るよ
うにすること。 【解決手段】略円形状の電極パッド１０の直径をｗ、基
体１の主面に平行な方向における電極パッド１０と内層
接地導体２２，２３との間隔をｄとした場合、０＜ｄ≦
ｗとした。
で不要なキャパシタンスが発生し、これが電極パッドと
半導体素子とを接続する貫通導体等の伝送路の特性イン
ピーダンスを所定値（５０Ω）から変化させるのを防
ぎ、高周波信号を伝送損失を小さくして送受信し得るよ
うにすること。 【解決手段】略円形状の電極パッド１０の直径をｗ、基
体１の主面に平行な方向における電極パッド１０と内層
接地導体２２，２３との間隔をｄとした場合、０＜ｄ≦
ｗとした。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ，ＩＣ等の
半導体素子を搭載するための半導体素子搭載用基板およ
びそれを用いた光半導体素子収納用パッケージに関す
る。
半導体素子を搭載するための半導体素子搭載用基板およ
びそれを用いた光半導体素子収納用パッケージに関す
る。
【０００２】
【従来の技術】従来の半導体レーザ，ＬＥＤ等の光半導
体素子を収納する光半導体素子収納用パッケージ（以
下、光パッケージという）を図３に示す。同図に示すよ
うに、光パッケージは、一般に鉄（Ｆｅ）−ニッケル
（Ｎｉ）−コバルト（Ｃｏ）合金（コバール）や銅（Ｃ
ｕ）−タングステン（Ｗ）合金等の金属、合金からな
り、その上面中央部に光半導体素子４が搭載される載置
部１ａを有する基体１と、コバール等からなり前記載置
部１ａを囲むようにして基体１上の周辺部に銀（Ａｇ）
ろう等のろう材を介して接合され、側部に設けられた貫
通孔にアルミナセラミックス等からなり外部接続用のリ
ード端子を有するセラミック端子部材（図示せず）を側
部の内部から外部に貫通するように設置した枠体２とか
ら主に構成される。
体素子を収納する光半導体素子収納用パッケージ（以
下、光パッケージという）を図３に示す。同図に示すよ
うに、光パッケージは、一般に鉄（Ｆｅ）−ニッケル
（Ｎｉ）−コバルト（Ｃｏ）合金（コバール）や銅（Ｃ
ｕ）−タングステン（Ｗ）合金等の金属、合金からな
り、その上面中央部に光半導体素子４が搭載される載置
部１ａを有する基体１と、コバール等からなり前記載置
部１ａを囲むようにして基体１上の周辺部に銀（Ａｇ）
ろう等のろう材を介して接合され、側部に設けられた貫
通孔にアルミナセラミックス等からなり外部接続用のリ
ード端子を有するセラミック端子部材（図示せず）を側
部の内部から外部に貫通するように設置した枠体２とか
ら主に構成される。
【０００３】また、コバール等からなり、枠体２の他の
側部に形成された貫通孔２ａに挿入設置され、光半導体
素子４と外部との光信号の授受を行う光ファイバ９およ
び集光用の透光性部材８ａ、即ちレンズが内部に挿入固
定される筒状の固定部材８が設けられ、さらに枠体２の
上面に接合されて光半導体素子４を気密に封止する蓋体
３が設けられる。この蓋体３は、コバール等からなるシ
ールリング３ａを介して枠体２上面に銀―銅材によるシ
ーム溶接で接合固定され、光ファイバ９用の固定部材８
はコバール等からなるパイプを枠体２の側部に銀―銅材
等でろう付けして固定される。そして、光半導体素子４
に信号の入出力を行うために、コバール等からなるリー
ド端子１４を基体１下面に銀―銅材でろう付け固定する
構成も採り得る。なお、同図において、６は光半導体素
子４の下面に配置されシリコン等からなる基板、７は光
半導体素子４と外部の駆動回路とを接続するためのボン
ディングワイヤである。
側部に形成された貫通孔２ａに挿入設置され、光半導体
素子４と外部との光信号の授受を行う光ファイバ９およ
び集光用の透光性部材８ａ、即ちレンズが内部に挿入固
定される筒状の固定部材８が設けられ、さらに枠体２の
上面に接合されて光半導体素子４を気密に封止する蓋体
３が設けられる。この蓋体３は、コバール等からなるシ
ールリング３ａを介して枠体２上面に銀―銅材によるシ
ーム溶接で接合固定され、光ファイバ９用の固定部材８
はコバール等からなるパイプを枠体２の側部に銀―銅材
等でろう付けして固定される。そして、光半導体素子４
に信号の入出力を行うために、コバール等からなるリー
ド端子１４を基体１下面に銀―銅材でろう付け固定する
構成も採り得る。なお、同図において、６は光半導体素
子４の下面に配置されシリコン等からなる基板、７は光
半導体素子４と外部の駆動回路とを接続するためのボン
ディングワイヤである。
【０００４】上記光パッケージには、セラミックスから
なるセラミック端子部材が使用されているが、セラミッ
ク端子部材の表面には配線パターンを自由に形成できる
という利点があり、この配線パターンはタングステンの
金属ペーストを塗布印刷し、アルミナ（Ａｌ2Ｏ3）セラ
ミックス等のセラミックスとの同時焼成により、セラミ
ックス表面に強固に形成でき、その後酸化防止や半田接
合のためにＮｉメッキやＡｕメッキを電解メッキ法によ
り施す。
なるセラミック端子部材が使用されているが、セラミッ
ク端子部材の表面には配線パターンを自由に形成できる
という利点があり、この配線パターンはタングステンの
金属ペーストを塗布印刷し、アルミナ（Ａｌ2Ｏ3）セラ
ミックス等のセラミックスとの同時焼成により、セラミ
ックス表面に強固に形成でき、その後酸化防止や半田接
合のためにＮｉメッキやＡｕメッキを電解メッキ法によ
り施す。
【０００５】そして、このような光パッケージを用いた
光半導体装置は、例えば外部の駆動回路等から供給され
る駆動信号によって光半導体素子を光励起させ、光励起
されたレーザ光等の光を透光性部材を通して光ファイバ
に授受させるとともに、その光ファイバにより光信号を
伝送させることによって大容量の情報を伝送する光通信
用の光電変換装置として機能する。
光半導体装置は、例えば外部の駆動回路等から供給され
る駆動信号によって光半導体素子を光励起させ、光励起
されたレーザ光等の光を透光性部材を通して光ファイバ
に授受させるとともに、その光ファイバにより光信号を
伝送させることによって大容量の情報を伝送する光通信
用の光電変換装置として機能する。
【０００６】近年、光通信網の拡大に伴い、光通信シス
テム、光通信機器および上記光半導体装置等の高速化が
要求されている。また、上記光パッケージの外部インタ
ーフェイス基板等の外部電気回路基板への接合、実装
が、自動化ライン上で行われるようになってきており、
このような自動実装に対応できるとともに、光信号の高
速伝送が可能な光パッケージが求められている。
テム、光通信機器および上記光半導体装置等の高速化が
要求されている。また、上記光パッケージの外部インタ
ーフェイス基板等の外部電気回路基板への接合、実装
が、自動化ライン上で行われるようになってきており、
このような自動実装に対応できるとともに、光信号の高
速伝送が可能な光パッケージが求められている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の光パッケージを外部電気回路に実装する場合、光パ
ッケージ下面に接合したリード端子、あるいは半田等を
介して接続し実装する必要があり、このリード端子、半
田等を接合するための電極パッドを光パッケージ下面に
設ける必要がある。この場合、光パッケージの基体を多
層のセラミック基板とし、上記電極パッドを、上記のタ
ングステンの金属ペーストを塗布印刷した後、同時焼成
法によりセラミック基板表面に強固に形成する構成が採
り得る。しかし、この電極パッドと光パッケージの基体
内の内層接地導体との間で電気的容量（キャパシタン
ス）が発生し、これが電極パッドと光半導体素子とを接
続する貫通導体の特性インピーダンスに影響を与え、駆
動信号である１ＧＨｚ以上の高周波信号を伝送損失を小
さくして送受信することが困難であるという問題があっ
た。
来の光パッケージを外部電気回路に実装する場合、光パ
ッケージ下面に接合したリード端子、あるいは半田等を
介して接続し実装する必要があり、このリード端子、半
田等を接合するための電極パッドを光パッケージ下面に
設ける必要がある。この場合、光パッケージの基体を多
層のセラミック基板とし、上記電極パッドを、上記のタ
ングステンの金属ペーストを塗布印刷した後、同時焼成
法によりセラミック基板表面に強固に形成する構成が採
り得る。しかし、この電極パッドと光パッケージの基体
内の内層接地導体との間で電気的容量（キャパシタン
ス）が発生し、これが電極パッドと光半導体素子とを接
続する貫通導体の特性インピーダンスに影響を与え、駆
動信号である１ＧＨｚ以上の高周波信号を伝送損失を小
さくして送受信することが困難であるという問題があっ
た。
【０００８】従って、本発明は上記事情に鑑みて完成さ
れたものであり、その目的は、外部電気回路に実装し易
い接続構造を有するとともに、高周波信号を伝送損失を
小さくして伝達可能なものとすることにある。
れたものであり、その目的は、外部電気回路に実装し易
い接続構造を有するとともに、高周波信号を伝送損失を
小さくして伝達可能なものとすることにある。
【０００９】
【課題を解決するための手段】本発明の半導体素子搭載
用基板は、複数の絶縁層を積層して成る絶縁基板の一方
の主面に半導体素子を搭載し、前記絶縁基板の他方の主
面に外部接続用の略円形状の電極パッドを設け、前記絶
縁基板の内部に前記半導体素子および前記電極パッドを
接続する貫通導体と該貫通導体を取り囲むように略円形
状の開口が形成された内層接地導体とを配設して成る半
導体素子搭載用基板において、前記主面に平行な方向に
おける前記電極パッドと前記内層接地導体との間隔ｄ
と、前記電極パッドの直径ｗとが０＜ｄ≦ｗであること
を特徴とする半導体素子搭載用基板。
用基板は、複数の絶縁層を積層して成る絶縁基板の一方
の主面に半導体素子を搭載し、前記絶縁基板の他方の主
面に外部接続用の略円形状の電極パッドを設け、前記絶
縁基板の内部に前記半導体素子および前記電極パッドを
接続する貫通導体と該貫通導体を取り囲むように略円形
状の開口が形成された内層接地導体とを配設して成る半
導体素子搭載用基板において、前記主面に平行な方向に
おける前記電極パッドと前記内層接地導体との間隔ｄ
と、前記電極パッドの直径ｗとが０＜ｄ≦ｗであること
を特徴とする半導体素子搭載用基板。
【００１０】本発明は、上記構成により、絶縁基板内の
内層接地導体と電極パッドとの間で不要なキャパシタン
スが発生し、これが電極パッドと半導体素子とを接続す
る貫通導体の特性インピーダンスを所定値（５０Ω）か
ら変化させるのを防ぎ、その結果１ＧＨｚ以上の高周波
信号からなる駆動信号を伝送損失を小さくして送受信す
ることが可能となる。
内層接地導体と電極パッドとの間で不要なキャパシタン
スが発生し、これが電極パッドと半導体素子とを接続す
る貫通導体の特性インピーダンスを所定値（５０Ω）か
ら変化させるのを防ぎ、その結果１ＧＨｚ以上の高周波
信号からなる駆動信号を伝送損失を小さくして送受信す
ることが可能となる。
【００１１】また本発明において、好ましくは、前記電
極パッドは導体バンプを介して外部電気回路基板の電極
パッドに接合されることを特徴とする。これにより、リ
ード端子を介して外部電気回路に接続する場合と比較し
て、導体バンプ（突起状の接続端子）での高周波信号の
反射を小さくすることができ、その結果、外部電気回路
に実装し易い接続構造となるとともに、高周波信号を伝
送損失を小さくして伝達可能なものとなる。
極パッドは導体バンプを介して外部電気回路基板の電極
パッドに接合されることを特徴とする。これにより、リ
ード端子を介して外部電気回路に接続する場合と比較し
て、導体バンプ（突起状の接続端子）での高周波信号の
反射を小さくすることができ、その結果、外部電気回路
に実装し易い接続構造となるとともに、高周波信号を伝
送損失を小さくして伝達可能なものとなる。
【００１２】さらに、本発明の光半導体素子収納用パッ
ケージは、上記半導体素子搭載用基板の前記一方の主面
に光半導体素子が載置される載置部を設けて成る基体
と、該基体の前記一方の主面に前記載置部を囲繞するよ
うに取着され、側部に貫通孔が設けられた枠体と、前記
貫通孔に挿入固定され、前記枠体の外側の端面より光フ
ァイバが挿入固定される筒状の固定部材と、該固定部材
の内側に設置される透光性部材とを具備することを特徴
とする。
ケージは、上記半導体素子搭載用基板の前記一方の主面
に光半導体素子が載置される載置部を設けて成る基体
と、該基体の前記一方の主面に前記載置部を囲繞するよ
うに取着され、側部に貫通孔が設けられた枠体と、前記
貫通孔に挿入固定され、前記枠体の外側の端面より光フ
ァイバが挿入固定される筒状の固定部材と、該固定部材
の内側に設置される透光性部材とを具備することを特徴
とする。
【００１３】本発明はこのような構成により、１ＧＨz
以上の高周波信号を駆動信号として用いる光半導体装置
が、自動化ラインで外部電気回路に実装し易い接続構造
となるとともに、高周波信号を伝送損失を小さくして伝
達可能なものとなる。
以上の高周波信号を駆動信号として用いる光半導体装置
が、自動化ラインで外部電気回路に実装し易い接続構造
となるとともに、高周波信号を伝送損失を小さくして伝
達可能なものとなる。
【００１４】
【発明の実施の形態】本発明の半導体素子搭載用基板お
よび光パッケージについて以下に説明する。図１は本発
明の半導体素子搭載用基板を用いた光パッケージを示
し、同図において、１は本発明の半導体素子搭載用基板
からなる基体、２は枠体、３は蓋体である。これらの基
体１と枠体２と蓋体３とで、内部に光半導体素子４とＬ
ＳＩ，ＩＣ等からなる駆動素子５とが収納される容器が
基本的に構成される。
よび光パッケージについて以下に説明する。図１は本発
明の半導体素子搭載用基板を用いた光パッケージを示
し、同図において、１は本発明の半導体素子搭載用基板
からなる基体、２は枠体、３は蓋体である。これらの基
体１と枠体２と蓋体３とで、内部に光半導体素子４とＬ
ＳＩ，ＩＣ等からなる駆動素子５とが収納される容器が
基本的に構成される。
【００１５】この基体１は光半導体素子４を支持する支
持部材として機能し、その上面には光半導体素子４を載
置する載置部１ａを有し、その載置部１ａに光半導体素
子４が、シリコン等からなる放熱性および加工性の良好
な基板６を介してＡｕ−Ｇｅ等の半田材により接着固定
される。また、基体１は多層のセラミック基板からな
り、枠体２も同様にセラミックスを成形して作製しても
よいし、あるいはコバール等の金属により構成してもよ
い。なお、基体１と枠体２の表面あるいは内部に配線パ
ターン用として形成されるＷやＭｎ等からなるメタライ
ズ層は、その外表面に耐食性に優れかつろう材に対して
濡れ性の良好な金属層、例えば厚さ２〜６μｍのＮｉメ
ッキ層と厚さ０．５〜５μｍのＡｕメッキ層を順次被着
させておくと、基体１が酸化腐食するのを有効に防止で
きるとともに基体１上面に配置される基板６を強固に接
着固定することができる。
持部材として機能し、その上面には光半導体素子４を載
置する載置部１ａを有し、その載置部１ａに光半導体素
子４が、シリコン等からなる放熱性および加工性の良好
な基板６を介してＡｕ−Ｇｅ等の半田材により接着固定
される。また、基体１は多層のセラミック基板からな
り、枠体２も同様にセラミックスを成形して作製しても
よいし、あるいはコバール等の金属により構成してもよ
い。なお、基体１と枠体２の表面あるいは内部に配線パ
ターン用として形成されるＷやＭｎ等からなるメタライ
ズ層は、その外表面に耐食性に優れかつろう材に対して
濡れ性の良好な金属層、例えば厚さ２〜６μｍのＮｉメ
ッキ層と厚さ０．５〜５μｍのＡｕメッキ層を順次被着
させておくと、基体１が酸化腐食するのを有効に防止で
きるとともに基体１上面に配置される基板６を強固に接
着固定することができる。
【００１６】上記のごとく、複数のセラミック層を積層
して成るセラミック基板から成る基体１の一方の主面に
光半導体素子４を搭載し、基体１の他方の主面に外部接
続用の略円形状の電極パッド１０を設けるが、この電極
パッド１０は、高周波信号を伝送損失を小さくして外部
インターフェイス基板等の外部電気回路基板１１に伝達
させるために設けられ、ＷやＭｏ−Ｍｎ等のメタライズ
層からなる。
して成るセラミック基板から成る基体１の一方の主面に
光半導体素子４を搭載し、基体１の他方の主面に外部接
続用の略円形状の電極パッド１０を設けるが、この電極
パッド１０は、高周波信号を伝送損失を小さくして外部
インターフェイス基板等の外部電気回路基板１１に伝達
させるために設けられ、ＷやＭｏ−Ｍｎ等のメタライズ
層からなる。
【００１７】また、電極パッド１０の表面にはＮｉメッ
キ層およびＡｕメッキ層等の耐食性に優れかつろう材お
よび半田材と濡れ性の良好な金属メッキ層を、０．２〜
２０μｍの厚さで被着させておくと、導体バンプ１２の
酸化腐食が有効に防止できる。そして、略円形状の電極
パッド１０の直径は０．２〜２．０ｍｍが良く、０．２
ｍｍ未満では製造時の外部雰囲気との温度差から半田破
壊が生じ易く、その結果高周波信号の損失が大きくな
る。一方、２．０ｍｍを超えると、導体バンプ１２での
高周波信号の反射損失が大きくなり、１ＧＨｚ以上の高
周波信号の伝送には不向きなものとなる。
キ層およびＡｕメッキ層等の耐食性に優れかつろう材お
よび半田材と濡れ性の良好な金属メッキ層を、０．２〜
２０μｍの厚さで被着させておくと、導体バンプ１２の
酸化腐食が有効に防止できる。そして、略円形状の電極
パッド１０の直径は０．２〜２．０ｍｍが良く、０．２
ｍｍ未満では製造時の外部雰囲気との温度差から半田破
壊が生じ易く、その結果高周波信号の損失が大きくな
る。一方、２．０ｍｍを超えると、導体バンプ１２での
高周波信号の反射損失が大きくなり、１ＧＨｚ以上の高
周波信号の伝送には不向きなものとなる。
【００１８】導体バンプ１２が突起状や球状の場合は、
電極パッド１０の直径は上記範囲がよいが、導体バンプ
１２がリード端子の場合は、電極パッド１０の直径は
０．６〜１．０ｍｍが好ましい。０．６ｍｍ未満では、
リード端子縁部の周囲の電極パッド面の面積が小さくな
り、ろう付け時のメニスカスが形成され難く、リード端
子の接合強度が劣化し易い。１．０ｍｍを超えると、電
極パッド１０およびリード端子での高周波信号の反射損
失が大きくなり、１ＧＨｚ以上の高周波信号の伝送には
不向きなものとなる。
電極パッド１０の直径は上記範囲がよいが、導体バンプ
１２がリード端子の場合は、電極パッド１０の直径は
０．６〜１．０ｍｍが好ましい。０．６ｍｍ未満では、
リード端子縁部の周囲の電極パッド面の面積が小さくな
り、ろう付け時のメニスカスが形成され難く、リード端
子の接合強度が劣化し易い。１．０ｍｍを超えると、電
極パッド１０およびリード端子での高周波信号の反射損
失が大きくなり、１ＧＨｚ以上の高周波信号の伝送には
不向きなものとなる。
【００１９】そして、本発明においては、図２に示すよ
うに略円形状の電極パッド１０の直径をｗ、基体１の主
面に平行な方向における電極パッド１０と内層接地導体
２２，２３との間隔をｄとした場合、０＜ｄ≦ｗであ
る。即ち、内層接地導体２２と内層接地導体２３との間
隔ｗ１は、ｗ＜ｗ１≦３ｗとなる。なお、内層接地導体
２２，２３は、貫通導体２４を取り囲むように形成され
た略円形状の開口を成しており、また同図において、２
０は貫通導体（ビア導体）２４の接続用パッド、２１は
高周波信号の信号用パッドである。上記間隔ｄが０以
下、即ち基体１の厚さ方向において、電極パッド１０と
内層接地導体２２，２３とが重なる場合、電極パッド１
０と内層接地導体２２，２３との間に不要なキャパシタ
ンスが発生し、電極パッド１０，貫通導体２４，内層接
地導体２２，２３による伝送路の特性インピーダンスが
所定値よりも低くなり、高周波信号の伝送損失が増大す
る。また、間隔ｄがｗを超えると、上記特性インピーダ
ンスが高くなり、同様に伝送損失が増大する。
うに略円形状の電極パッド１０の直径をｗ、基体１の主
面に平行な方向における電極パッド１０と内層接地導体
２２，２３との間隔をｄとした場合、０＜ｄ≦ｗであ
る。即ち、内層接地導体２２と内層接地導体２３との間
隔ｗ１は、ｗ＜ｗ１≦３ｗとなる。なお、内層接地導体
２２，２３は、貫通導体２４を取り囲むように形成され
た略円形状の開口を成しており、また同図において、２
０は貫通導体（ビア導体）２４の接続用パッド、２１は
高周波信号の信号用パッドである。上記間隔ｄが０以
下、即ち基体１の厚さ方向において、電極パッド１０と
内層接地導体２２，２３とが重なる場合、電極パッド１
０と内層接地導体２２，２３との間に不要なキャパシタ
ンスが発生し、電極パッド１０，貫通導体２４，内層接
地導体２２，２３による伝送路の特性インピーダンスが
所定値よりも低くなり、高周波信号の伝送損失が増大す
る。また、間隔ｄがｗを超えると、上記特性インピーダ
ンスが高くなり、同様に伝送損失が増大する。
【００２０】また、図２の構成において、高周波信号の
好ましい周波数範囲は５０ＧＨｚ以下であり、５０ＧＨ
ｚを超えると電流の表皮効果によって、電極パッド１０
と信号用パッド２１の表面に電流が集中し、電極パッド
１０と内層接地導体２２，２３間のキャパシタンスの低
下が生じるが、一方磁界による信号の伝搬が生じて電界
の伝搬が劣化し、伝送損失が増大する傾向にある。高周
波信号の周波数範囲の下限については特に限定するもの
ではないが、光通信の高速伝送用として１ＧＨｚ以上が
実用的である。
好ましい周波数範囲は５０ＧＨｚ以下であり、５０ＧＨ
ｚを超えると電流の表皮効果によって、電極パッド１０
と信号用パッド２１の表面に電流が集中し、電極パッド
１０と内層接地導体２２，２３間のキャパシタンスの低
下が生じるが、一方磁界による信号の伝搬が生じて電界
の伝搬が劣化し、伝送損失が増大する傾向にある。高周
波信号の周波数範囲の下限については特に限定するもの
ではないが、光通信の高速伝送用として１ＧＨｚ以上が
実用的である。
【００２１】また、本発明においては、電極パッド１０
は導体バンプ１２を介して外部電気回路の電極パッド１
３に接続される構成、所謂ＢＧＡ（Ball Ｇｒｉｄ Ａ
ｒｒａｙ）構造とするのが好ましい。この場合、導体バ
ンプ１２での高周波信号の反射を小さくすることがで
き、その結果、外部電気回路１１に実装し易い接続構造
となるとともに、高周波信号を伝送損失を小さくして伝
達可能となる。この導体バンプ１２は、Ｓｎ／Ｐｂ共晶
半田、Ｓｎ／Ａｇ半田等の低融点のろう材等の材料から
なり、そのサイズは電極パッド１０と同程度の直径のも
のが、実装信頼性や電気的特性の面で好ましい。導体バ
ンプ１２の直径が電極パッド１０の直径よりも大きくな
ると、それらのピッチが狭まり、キャパシタンスの増加
や電気絶縁性の点で問題が生じ易くなる。
は導体バンプ１２を介して外部電気回路の電極パッド１
３に接続される構成、所謂ＢＧＡ（Ball Ｇｒｉｄ Ａ
ｒｒａｙ）構造とするのが好ましい。この場合、導体バ
ンプ１２での高周波信号の反射を小さくすることがで
き、その結果、外部電気回路１１に実装し易い接続構造
となるとともに、高周波信号を伝送損失を小さくして伝
達可能となる。この導体バンプ１２は、Ｓｎ／Ｐｂ共晶
半田、Ｓｎ／Ａｇ半田等の低融点のろう材等の材料から
なり、そのサイズは電極パッド１０と同程度の直径のも
のが、実装信頼性や電気的特性の面で好ましい。導体バ
ンプ１２の直径が電極パッド１０の直径よりも大きくな
ると、それらのピッチが狭まり、キャパシタンスの増加
や電気絶縁性の点で問題が生じ易くなる。
【００２２】本発明の枠体２は、その側部に貫通孔２ａ
が設けてあり、その貫通孔２ａに筒状の固定部材８が銀
ろう材等を介して接合される。この固定部材８はＦｅ−
Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料から成
り、例えば前記金属材料のインゴット（塊）をプレス加
工により筒状とすることによって作製される。
が設けてあり、その貫通孔２ａに筒状の固定部材８が銀
ろう材等を介して接合される。この固定部材８はＦｅ−
Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料から成
り、例えば前記金属材料のインゴット（塊）をプレス加
工により筒状とすることによって作製される。
【００２３】そして、筒状の固定部材８の内部には光フ
ァイバ９が挿入固定され、固定部材８の光パッケージ内
部側の端部には集光用の透光性部材８ａが配置され、光
ファイバ９と光半導体素子４との間で光信号の授受を行
い得るようになっている。この固定部材８と光ファイバ
９とは、半田材や接着用樹脂により光パッケージ内部が
気密になるように接合され固定される。この時、半田材
により接合する場合、予め接合部にメタライズ層をスパ
ッタリング法等の薄膜法で形成しておくと、接合強度が
向上し好ましい。
ァイバ９が挿入固定され、固定部材８の光パッケージ内
部側の端部には集光用の透光性部材８ａが配置され、光
ファイバ９と光半導体素子４との間で光信号の授受を行
い得るようになっている。この固定部材８と光ファイバ
９とは、半田材や接着用樹脂により光パッケージ内部が
気密になるように接合され固定される。この時、半田材
により接合する場合、予め接合部にメタライズ層をスパ
ッタリング法等の薄膜法で形成しておくと、接合強度が
向上し好ましい。
【００２４】上記枠体２の上面には、例えばＦｅ−Ｎｉ
−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料からなる蓋体
３が接合され、これによって基体１と枠体２と蓋体３と
から成る容器の内部に光半導体素子４が気密状態で収納
されることとなる。この蓋体３の枠体２上面への接合
は、例えばシームウェルド法等の溶接法によって行われ
る。
−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料からなる蓋体
３が接合され、これによって基体１と枠体２と蓋体３と
から成る容器の内部に光半導体素子４が気密状態で収納
されることとなる。この蓋体３の枠体２上面への接合
は、例えばシームウェルド法等の溶接法によって行われ
る。
【００２５】かくして、本発明は、内層接地導体と電極
パッドとの間で不要なキャパシタンスが発生し、これが
電極パッドと半導体素子とを接続する貫通導体の特性イ
ンピーダンスを所定値（５０Ω）から変化させるのを防
ぎ、その結果高周波信号からなる駆動信号を伝送損失を
小さくして送受信することが可能となる。
パッドとの間で不要なキャパシタンスが発生し、これが
電極パッドと半導体素子とを接続する貫通導体の特性イ
ンピーダンスを所定値（５０Ω）から変化させるのを防
ぎ、その結果高周波信号からなる駆動信号を伝送損失を
小さくして送受信することが可能となる。
【００２６】尚、本発明は上記実施形態に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は何等差し支えない。例えば、光ファイバ９を
挿入固定する固定部材8は筒状に限らず、上面に溝を形
成した断面形状がU字状のものでもよい。また、基体１
は多層セラミック基板でなくともよく、例えばポリイミ
ド等の樹脂を多層に積層させたものでもよい。さらに、
上記実施形態では光パッケージについて主に説明した
が、ＬＳＩ，ＩＣ用の半導体素子搭載用基板についても
本発明の構成を適用し得る。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は何等差し支えない。例えば、光ファイバ９を
挿入固定する固定部材8は筒状に限らず、上面に溝を形
成した断面形状がU字状のものでもよい。また、基体１
は多層セラミック基板でなくともよく、例えばポリイミ
ド等の樹脂を多層に積層させたものでもよい。さらに、
上記実施形態では光パッケージについて主に説明した
が、ＬＳＩ，ＩＣ用の半導体素子搭載用基板についても
本発明の構成を適用し得る。
【００２７】
【発明の効果】本発明は、半導体素子搭載用基板の主面
に平行な方向における電極パッドと内層接地導体との間
隔ｄと、電極パッドの直径ｗとが０＜ｄ≦ｗであること
により、絶縁基板内の内層接地導体と電極パッドとの間
で不要なキャパシタンスが発生し、これが電極パッドと
半導体素子とを接続する貫通導体等の特性インピーダン
スを所定値（５０Ω）から変化させるのを防ぎ、その結
果の高周波信号からなる駆動信号を伝送損失を小さくし
て送受信することが可能となる。
に平行な方向における電極パッドと内層接地導体との間
隔ｄと、電極パッドの直径ｗとが０＜ｄ≦ｗであること
により、絶縁基板内の内層接地導体と電極パッドとの間
で不要なキャパシタンスが発生し、これが電極パッドと
半導体素子とを接続する貫通導体等の特性インピーダン
スを所定値（５０Ω）から変化させるのを防ぎ、その結
果の高周波信号からなる駆動信号を伝送損失を小さくし
て送受信することが可能となる。
【００２８】また、好ましくは、電極パッドは導体バン
プを介して外部電気回路基板の電極パッドに接合される
ことにより、リード端子，ピン等を介して外部電気回路
基板に接続する場合と比較して、導体バンプでの高周波
信号の反射を小さくすることができ、その結果外部電気
回路に実装し易い接続構造となるとともに、高周波信号
を伝送損失を小さくして伝達可能なものとなる。
プを介して外部電気回路基板の電極パッドに接合される
ことにより、リード端子，ピン等を介して外部電気回路
基板に接続する場合と比較して、導体バンプでの高周波
信号の反射を小さくすることができ、その結果外部電気
回路に実装し易い接続構造となるとともに、高周波信号
を伝送損失を小さくして伝達可能なものとなる。
【００２９】さらに、本発明の光パッケージは、半導体
素子搭載用基板の一方の主面に光半導体素子が載置され
る載置部を設けて成る基体と、前記一方の主面に載置部
を囲繞するように取着され、側部に貫通孔が設けられた
枠体と、貫通孔に挿入固定され、枠体の外側の端面より
光ファイバが挿入固定される筒状の固定部材と、固定部
材の内側に設置される透光性部材とを具備することによ
り、１ＧＨz以上の高周波信号を駆動信号として用いる
光半導体装置が、自動化ラインで外部電気回路基板に実
装し易い接続構造となるとともに、高周波信号を伝送損
失を小さくして伝達可能なものとなる。
素子搭載用基板の一方の主面に光半導体素子が載置され
る載置部を設けて成る基体と、前記一方の主面に載置部
を囲繞するように取着され、側部に貫通孔が設けられた
枠体と、貫通孔に挿入固定され、枠体の外側の端面より
光ファイバが挿入固定される筒状の固定部材と、固定部
材の内側に設置される透光性部材とを具備することによ
り、１ＧＨz以上の高周波信号を駆動信号として用いる
光半導体装置が、自動化ラインで外部電気回路基板に実
装し易い接続構造となるとともに、高周波信号を伝送損
失を小さくして伝達可能なものとなる。
【図１】本発明の半導体素子搭載用基板を基体として用
いた光パッケージの断面図である。
いた光パッケージの断面図である。
【図２】図１の光パッケージ用の基体の電極パッド、内
層接地導体および貫通導体を拡大した部分拡大断面図で
ある。
層接地導体および貫通導体を拡大した部分拡大断面図で
ある。
【図３】従来の光パッケージの断面図である。
１：基体 １ａ：載置部 ２：枠体 ２ａ：貫通孔 ３：蓋体 ４：光半導体素子 ８：固定部材 ９：光ファイバ １０：電極パッド １２：導体バンプ
Claims (3)
- 【請求項１】複数の絶縁層を積層して成る絶縁基板の一
方の主面に半導体素子を搭載し、前記絶縁基板の他方の
主面に外部接続用の略円形状の電極パッドを設け、前記
絶縁基板の内部に前記半導体素子および前記電極パッド
を接続する貫通導体と該貫通導体を取り囲むように略円
形状の開口が形成された内層接地導体とを配設して成る
半導体素子搭載用基板において、前記主面に平行な方向
における前記電極パッドと前記内層接地導体との間隔ｄ
と、前記電極パッドの直径ｗとが０＜ｄ≦ｗであること
を特徴とする半導体素子搭載用基板。 - 【請求項２】前記電極パッドは導体バンプを介して外部
電気回路基板の電極パッドに接合されることを特徴とす
る請求項１記載の半導体素子搭載用基板。 - 【請求項３】請求項１または２記載の半導体素子搭載用
基板の前記一方の主面に光半導体素子が載置される載置
部を設けて成る基体と、該基体の前記一方の主面に前記
載置部を囲繞するように取着され、側部に貫通孔が設け
られた枠体と、前記貫通孔に挿入固定され、前記枠体の
外側の端面より光ファイバが挿入固定される筒状の固定
部材と、該固定部材の内側に設置される透光性部材とを
具備することを特徴とする光半導体素子収納用パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34134999A JP2001160598A (ja) | 1999-11-30 | 1999-11-30 | 半導体素子搭載用基板および光半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34134999A JP2001160598A (ja) | 1999-11-30 | 1999-11-30 | 半導体素子搭載用基板および光半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001160598A true JP2001160598A (ja) | 2001-06-12 |
Family
ID=18345386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34134999A Pending JP2001160598A (ja) | 1999-11-30 | 1999-11-30 | 半導体素子搭載用基板および光半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001160598A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339260B2 (en) | 2004-08-27 | 2008-03-04 | Ngk Spark Plug Co., Ltd. | Wiring board providing impedance matching |
| JP2011091359A (ja) * | 2009-09-28 | 2011-05-06 | Kyocera Corp | 配線基板 |
| JP2011155042A (ja) * | 2010-01-26 | 2011-08-11 | Kyocera Corp | 配線基板 |
| JP2012248797A (ja) * | 2011-05-31 | 2012-12-13 | Kyocera Corp | 配線基板 |
| JP2013048197A (ja) * | 2011-07-26 | 2013-03-07 | Kyocer Slc Technologies Corp | 配線基板 |
| WO2016067908A1 (ja) * | 2014-10-29 | 2016-05-06 | 株式会社村田製作所 | 無線通信モジュール |
-
1999
- 1999-11-30 JP JP34134999A patent/JP2001160598A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339260B2 (en) | 2004-08-27 | 2008-03-04 | Ngk Spark Plug Co., Ltd. | Wiring board providing impedance matching |
| JP2011091359A (ja) * | 2009-09-28 | 2011-05-06 | Kyocera Corp | 配線基板 |
| JP2011155042A (ja) * | 2010-01-26 | 2011-08-11 | Kyocera Corp | 配線基板 |
| JP2012248797A (ja) * | 2011-05-31 | 2012-12-13 | Kyocera Corp | 配線基板 |
| JP2013048197A (ja) * | 2011-07-26 | 2013-03-07 | Kyocer Slc Technologies Corp | 配線基板 |
| WO2016067908A1 (ja) * | 2014-10-29 | 2016-05-06 | 株式会社村田製作所 | 無線通信モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108107514B (zh) | 一种用于box封装光器件的管壳结构 | |
| JP2001168443A (ja) | 光半導体素子収納用パッケージ | |
| JP2001160598A (ja) | 半導体素子搭載用基板および光半導体素子収納用パッケージ | |
| JP3834190B2 (ja) | 高周波用パッケージ | |
| JP4605957B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003078065A (ja) | 半導体素子搭載用基板および光半導体素子収納用パッケージ | |
| JPH05144971A (ja) | チツプキヤリア構造 | |
| JP2002232058A (ja) | 光半導体素子収納用パッケージ | |
| JP3314163B2 (ja) | 半導体素子収納用パッケージ | |
| JP4172783B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP3598059B2 (ja) | 半導体素子収納用パッケージ | |
| JP3967905B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3670574B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3993774B2 (ja) | 光半導体素子収納用パッケージ | |
| JP4045110B2 (ja) | 半導体素子収納用パッケージ | |
| JP3612292B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002299379A (ja) | 光半導体装置の実装構造 | |
| JP3628254B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002246494A (ja) | 半導体素子収納用パッケージ | |
| JP2001217331A (ja) | 半導体素子収納用パッケージ | |
| JPH08167674A (ja) | 半導体素子搭載用パッケージ | |
| JP2938800B2 (ja) | 半導体装置 | |
| JP2003318303A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2002100693A (ja) | 半導体素子収納用パッケージ | |
| JP2005012032A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051228 |