JP2013048197A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2013048197A
JP2013048197A JP2011205407A JP2011205407A JP2013048197A JP 2013048197 A JP2013048197 A JP 2013048197A JP 2011205407 A JP2011205407 A JP 2011205407A JP 2011205407 A JP2011205407 A JP 2011205407A JP 2013048197 A JP2013048197 A JP 2013048197A
Authority
JP
Japan
Prior art keywords
conductor
signal
external connection
connection pad
grounding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011205407A
Other languages
English (en)
Other versions
JP5679579B2 (ja
Inventor
Hisayoshi Wada
久義 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2011205407A priority Critical patent/JP5679579B2/ja
Publication of JP2013048197A publication Critical patent/JP2013048197A/ja
Application granted granted Critical
Publication of JP5679579B2 publication Critical patent/JP5679579B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】
信号用の貫通導体および該信号用の貫通導体に接続された外部接続パッドを伝送する信号が10GHzを超える超高周波であったとしても、信号の伝送損失を少なくして信号を良好に伝送させることが可能な配線基板を提供すること。
【解決手段】
信号用の貫通導体6は、小径の開口部3aに対応する部位では小径の開口部3aの中心を1本で通るとともに大径の開口部3bに対応する部位で2本以上に分岐されて外部接続パッド5に接続されており、大径の開口部3bの内側に、分岐された信号用の貫通導体6と対をなす接地用または電源用の貫通導体9が並設されている。
【選択図】図1

Description

本発明は、配線基板に関する。
一般に現在の電子機器は、高速化、大容量伝送化が顕著になってきている。それに伴い電子機器に使用される配線基板は高周波伝送における電気的ロスの少ない形態が要求されている。そのため、特に高周波信号を伝送する伝送路を有する配線基板においては、図6、図7に示すように、複数の絶縁層11が積層されて成る絶縁基板12の表面および各絶縁層11間に複数の接地用または電源用の導体層13を設けている。そして絶縁基板12の下面に外部の電気回路基板に接続される信号用の外部接続パッド14を設けるとともに、絶縁基板12の上面側から信号用の外部接続パッド14の中央部に接続する信号用の貫通導体15を設けて成る。なお、信号用の貫通導体15の上端には信号用の配線導体16が接続されている。また、接地用または電源用の導体層13のうち、同じ電位に接続されるもの同士は絶縁層11を貫通する接地用または電源用の貫通導体17により電気的に接続されている。
このような配線基板においては、信号用の貫通導体15に接続された外部接続パッド14における急激な特性インピーダンスの低下をなくすことにより外部接続パッド14における信号の反射を抑制して高周波信号を効率良く外部に伝送可能とするために、接地用または電源用の導体層13における外部接続パッド14と対向する領域に、外部接続パッド14から遠い上面側の導体層13では外部接続パッド14より小径の開口部13aを、外部接続パッド14に近い下面側の導体層13では外部接続パッド14より大径の開口部13bを設け、それにより信号用の貫通導体15に接続された外部接続パッド14と接地用または電源用の導体層13との間に形成される静電容量を低減させるようにしている。
さらに、開口部13aおよび13bの周囲には、複数の接地用または電源用の貫通導体17が信号用の貫通導体15を同心円状に取り囲むようにして配置されている。これにより、信号用の貫通導体15を中心導体としてその周囲を接地用または電源用の貫通導体7が同心円状に取り囲む擬似同軸構造が形成される。
しかしながら、このように接地用または電源用の導体層13における外部接続パッド14と対向する領域に、外部接続パッド14から遠い上面側の導体層13では外部接続パッド14より小径の開口部13aを、外部接続パッド14に近い下面側の導体層13では外部接続パッド14より大径の開口部13bを設けた場合、上面側の小径の開口部13aに対応する部分では、特性インピーダンスを所定の値にすることが容易であるものの、下面側の大径の開口部13bに対応する部分では、信号用の貫通導体15と接地用または電源用の導体層13および接地用または電源用の貫通導体17との間の静電容量が小さくなり、信号用の貫通導体15における特性インピーダンスが大きくなってしまう。その結果、例えば信号用の貫通導体15を伝送する信号の周波数が10GHzを超えるような高周波信号では、その信号を良好に伝送することが困難となってしまう。
特開2011−35171号公報 特開2011−91359号公報
本発明が解決しようとする課題は、信号用の貫通導体および該信号用の貫通導体に接続された外部接続パッドを伝送する信号が10GHzを超える超高周波であったとしても、信号の伝送損失を少なくして信号を良好に伝送させることが可能な配線基板を提供することにある。
本発明の配線基板は、複数の絶縁層が積層されて成る絶縁基板と、該絶縁基板の下面に形成された外部接続パッドと、該外部接続パッドに対応する位置の複数の前記絶縁層を貫通して前記外部接続パッドに接続された信号用の貫通導体と、複数の前記絶縁層の間に配置され、前記信号用の貫通導体を取り囲む開口部を、前記外部接続パッドから遠い側の層では前記外部接続パッドよりも小径で、前記外部接続パッドに近い側の層では前記外部接続パッドよりも大径で有する複数の接地用または電源用の導体層と、前記接地用または電源用の導体層に接続されて前記開口部の周囲で前記信号用の貫通導体を同軸状に取り囲むように前記絶縁層を貫通する接地用または電源用の貫通導体とを具備している配線基板であって、前記信号用の貫通導体は、前記小径の開口部に対応する部位では該小径の開口部の中心を1本で通るとともに前記大径の開口部に対応する部位で2本以上に分岐されて前記外部接続パッドに接続されており、前記大径の開口部の内側に、分岐された前記信号用の貫通導体と対をなす接地用または電源用の貫通導体が並設されていることを特徴とする配線基板。
本発明の配線基板によれば、信号用の貫通導体は、接地用または電源用の導体層に形成された小径の開口部に対応する部位では小径の開口部の中心を1本で通るとともに大径の開口部に対応する部位で2本以上に分岐されて外部接続パッドに接続されており、さらに大径の開口部の内側に、分岐された信号用の貫通導体と対をなす接地用または電源用の貫通導体が並設されていることから、大径の開口部に対応する部位において、分岐により信号用の貫通導体のインダクタンスを小さなものとすることができるとともに、大径の開口部の内側に並設された接地用または電源用の貫通導体により信号用の貫通導体に対する接地用または電源用の貫通導体との静電容量を増加させることができる。その結果、信号用の貫通導体における特性インピーダンスを信号用の貫通導体の上端側から外部接続パッドまで大きく変化させることなく整合させることができ、それにより信号用の貫通導体における急激な特性インピーダンス変化による反射損が低減される。従って、擬似同軸構造における高周波信号の反射損が低減され、それにより高周波信号を極めて効率よく伝送させることができる。
図1は、本発明の配線基板における実施形態の一例を示す要部断面図である。 図2は、図1に示す配線基板の要部上面図である。 図3は、本発明の配線基板における実施形態の他の例を示す要部断面図である。 図4は、図3に示す配線基板の要部上面図である。 図5は、本発明の配線基板における実施形態の一例および他の例をモデル化した場合のシミュレーション結果を示すグラフである。 図6は、従来の配線基板を示す要部断面図である。 図7は、図6に示す配線基板の要部上面図である。
次に、本発明の配線基板の実施形態の一例を添付の図1,図2を基に説明する。本例の配線基板は、図1、図2に示すように、複数の絶縁層1を積層して成る絶縁基板2の表面および各絶縁層1間に複数の接地用または電源用の導体層3を設けている。絶縁層1は、例えばガラスクロスに熱硬化性樹脂を含浸させて成る繊維強化絶縁樹脂材料や熱硬化性樹脂に酸化珪素等の無機絶縁フィラーを分散させてなるフィラー含有絶縁樹脂材料から成る。また、導体層3は、銅箔や銅めっき層から成る導電材料を各絶縁層1に所定パターンに被着させることにより形成されている。なお、図1、図2においては、本例の配線基板の要部のみを模式的に示している。
絶縁基板2の上面には本例の配線基板に搭載される電子部品の信号電極に接続される信号用の配線導体4が形成されているとともに、絶縁基板2の下面には、外部の電気回路基板に接続される信号用の外部接続パッド5が形成されている。配線導体4および外部接続パッド5は、銅箔や銅めっき層から成る導電材料を各絶縁層1に所定パターンに被着させることにより形成されている。
信号用の配線導体4と外部接続パッド5とは、各絶縁層1を貫通する信号用の貫通導体6により電気的に接続されている。貫通導体6は、導電性ペーストの硬化物や銅めっきから成る。
接地用または電源用の導体層3には、信号用の貫通導体6を同心円状に取り囲むようにして、外部接続パッド5から遠い上面側の導体層3では外部接続パッド5より小径の開口部3aが、外部接続パッド5に近い下面側の導体層3では外部接続パッド5より大径の開口部3bが設けられている。それにより信号用の貫通導体6に接続された外部接続パッド5と接地用または電源用の導体層3との間に形成される静電容量を低減させるようにしている。
開口部3a周辺の絶縁層2には、接地用または電源用の導体層3同士を接続するようにして信号用の貫通導体6に対して同心円状に配置された複数の接地用または電源用の貫通導体7が信号用の貫通導体6を取り囲むように配置されている。また開口部3b周辺の絶縁層2には、接地用または電源用の導体層3同士を接続するようにして信号用の貫通導体6に対して同心円状に配置された複数の接地用または電源用の貫通導体8が信号用の貫通導体6を取り囲むように配置されている。小径の開口部3aに対応する部位では、接地用または電源用の貫通導体7は、信号用の貫通導体6に対して擬似同軸構造により所定の特性インピーダンスを付与する位置関係で配置されている。これらの貫通導体7,8は、導電性ペーストの硬化物や銅めっきから成る。
信号用の貫通導体6は、大径の開口部3bに対応する部位で2つに分岐して外部接続パッド5に接続されている。このように信号用の貫通導体6を大径の開口部3bに対応する部位で2つに分岐して外部接続パッド5に接続することで、大径の開口部3bに対応する部位における信号用の貫通導体6のインダクタンスを小さなものとすることができる。大径の開口部3bに対応する部位のインダクタンスが小さくなることにより、この部位での信号用の貫通導体6と接地用または電源用の導体層3との間の静電容量が小さくなったとしても特性インピーダンスが大きくなることを防止することができる。
さらに、本例の配線基板においては、大径の開口部3bの内側に、分岐された信号用の貫通導体6と対をなす接地用または電源用の貫通導体9が並設されている。この貫通導体9は導電性ペーストの硬化物や銅めっきから成り、分岐した2本の貫通導体6に対して1本ずつ対応するように設けられている。このように、大径の開口部3bの内側に並設された接地用または電源用の貫通導体9により信号用の貫通導体6に対する静電容量を増加させることができる。
その結果、本例の配線基板によれば、信号用の貫通導体6における特性インピーダンスを信号用の貫通導体6の上端側から外部接続パッド5まで大きく変化させることなく整合させることができ、それにより信号用の貫通導体6における急激な特性インピーダンス変化による反射損が低減される。従って、擬似同軸構造における高周波信号の反射損および透過損が低減され、それにより高周波信号を極めて効率よく伝送させることができる。
次に、本発明の配線基板の実施形態の別の例を添付の図3,図4を基に説明する。なおこの別の例において、上述した一例と同様の箇所には同様の符号を付し、煩雑を避けるためその詳細な説明は省略する。本例の配線基板は、図3、図4に示すように、複数の絶縁層1を積層して成る絶縁基板2の表面および各絶縁層1間に複数の接地用または電源用の導体層3を設けている。
絶縁基板2の上面には本例の配線基板に搭載される電子部品の信号電極に接続される信号用の配線導体4が形成されているとともに、絶縁基板2の下面には、外部の電気回路基板に接続される信号用の外部接続パッド5が形成されている。
信号用の配線導体4と外部接続パッド5とは、各絶縁層1を貫通する信号用の貫通導体6により電気的に接続されている。
接地用または電源用の導体層3には、信号用の貫通導体6を同心円状に取り囲むようにして、外部接続パッド5から遠い上面側の導体層3では外部接続パッド5より小径の開口部3aが、外部接続パッド5に近い下面側の導体層3では外部接続パッド5より大径の開口部3bが設けられている。それにより信号用の貫通導体6に接続された外部接続パッド5と接地用または電源用の導体層3との間に形成される静電容量を低減させるようにしている。
開口部3a周辺の絶縁層2には、接地用または電源用の導体層3同士を接続するようにして信号用の貫通導体6に対して同心円状に配置された複数の接地用または電源用の貫通導体7が信号用の貫通導体6を取り囲むように配置されている。また開口部3b周辺の絶縁層2には、接地用または電源用の導体層3同士を接続するようにして信号用の貫通導体6に対して同心円状に配置された複数の接地用または電源用の貫通導体8が信号用の貫通導体6を取り囲むように配置されている。小径の開口部3aに対応する部位では、接地用または電源用の貫通導体7は、信号用の貫通導体6に対して擬似同軸構造により所定の特性インピーダンスを付与する位置関係で配置されている。
信号用の貫通導体6は、大径の開口部3bに対応する部位で2つに分岐している。分岐された部分は、互いに一定間隔で外部接続パッド5に対して垂直に延びている。このように信号用の貫通導体6を大径の開口部3bに対応する部位で2つに分岐して外部接続パッド5に接続することで、大径の開口部3bに対応する部位における信号用の貫通導体6のインダクタンスを小さなものとすることができる。大径の開口部3bに対応する部位のインダクタンスが小さくなることにより、この部位での信号用の貫通導体6と接地用または電源用の導体層3との間の静電容量が小さくなったとしても特性インピーダンスが大きくなることを防止することができる。
さらに、本例の配線基板においては、大径の開口部3bの内側に、分岐された信号用の貫通導体6と対をなす接地用または電源用の貫通導体9が並設されている。この貫通導体9は、分岐した2本の貫通導体6に対して1本ずつ対応するように設けられている。このように、大径の開口部3bの内側に並設された接地用または電源用の貫通導体9により信号用の貫通導体6に対する静電容量を増加させることができる。なお、大径の開口部3bの内側に並設された接地用または電源用の貫通導体9は、対となる信号用の貫通導体6との間隔が外部接続パッド5の側で広くなるように配置して、最も下面側の貫通導体9が外部接続パッド5上から外側に離れた位置となるようにすることが好ましい。接地用または電源用の貫通導体9をこのように配置することにより、信号用の外部接続パッド5と接地用または電源用の貫通導体9との間に形成される静電容量を小さいものとすることができる。
その結果、本例の配線基板によれば、信号用の貫通導体6における特性インピーダンスを信号用の貫通導体6の上端側から外部接続パッド5まで大きく変化させることなく整合させることができ、それにより信号用の貫通導体6における急激な特性インピーダンス変化による反射損が低減される。したがって、擬似同軸構造における高周波信号の反射損および透過損が低減され、それにより高周波信号を極めて効率よく伝送させることができる。
ここで、上述した本発明の実施形態の一例および別の例ならびに従来例をモデル化した場合のシミュレーションにおける信号の反射に対する周波数特性を図5にグラフで示す。なお、図5は信号用の貫通導体の上端から見た反射損の周波数特性グラフである。このグラフにおいて、実線で示した周波数特性が本発明の実施形態の一例によるモデルをシミュレーションした結果であり、一点鎖線で示した周波数特性が本発明の実施形態の他の例によるモデルをシミュレーションした結果である。また、破線で示した周波数特性が従来の技術によるモデルをシミュレーションした結果である。
図5から分るように、本発明によるモデルでは、何れも周波数が30GHzまで反射損が−20dB以下であるのに対して従来技術によるモデルでは周波数が12GHzを超えると反射損が−20dBを超えてしまう。したがって、本発明によれば、高周波信号を極めて効率よく伝送させることができることが分る。なお、本発明の配線基板を周波数が15GHz以下の領域で使用する場合には、上述した実施形態の一例のように分岐された信号用の貫通導体6が階段状の経路で外部接続パッド5に接続するようにするのがよく、周波数が20GHz以上の領域で使用する場合には、上述した実施形態の他の例のように分岐された信号用の貫通導体6が互いに一定間隔で外部接続パッドに対して垂直な経路で接続するようにするのがよい。
以上、本発明の配線基板における実施形態の一例および他の例について説明したが、本発明の配線基板は上述した実施形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば上述の実施形態の一例および他の例では、信号用の貫通導体6を2本に分岐させたが、信号用の貫通導体6は3本以上に分岐させても良い。
1 絶縁層
2 絶縁基板
3 接地用または電源用の導体層
3a 小径の開口部
3b 大径の開口部
5 外部接続パッド
6 信号用の貫通導体
7 接地用または電源用の貫通導体
8 接地用または電源用の貫通導体
9 接地用または電源用の貫通導体

Claims (3)

  1. 複数の絶縁層が積層されて成る絶縁基板と、該絶縁基板の下面に形成された外部接続パッドと、該外部接続パッドに対応する位置の複数の前記絶縁層を貫通して前記外部接続パッドに接続された信号用の貫通導体と、複数の前記絶縁層の間に配置され、前記信号用の貫通導体を取り囲む開口部を、前記外部接続パッドから遠い側の層では前記外部接続パッドよりも小径で、前記外部接続パッドに近い側の層では前記外部接続パッドよりも大径で有する複数の接地用または電源用の導体層と、前記接地用または電源用の導体層に接続されて前記開口部の周囲で前記信号用の貫通導体を同軸状に取り囲むように前記絶縁層を貫通する接地用または電源用の貫通導体とを具備している配線基板であって、前記信号用の貫通導体は、前記小径の開口部に対応する部位では該小径の開口部の中心を1本で通るとともに前記大径の開口部に対応する部位で2本以上に分岐されて前記外部接続パッドに接続されており、前記大径の開口部の内側に、分岐された前記信号用の貫通導体と対をなす接地用または電源用の貫通導体が並設されていることを特徴とする配線基板。
  2. 2本以上に分岐された前記信号用の貫通導体は、前記外部接続パッドに対して階段状に延びて接続されていることを特徴とする請求項1記載の配線基板。
  3. 2本以上に分岐された前記信号用の貫通導体は、前記外部接続パッドに対して垂直に延びて接続されていることを特徴とする請求項1記載の配線基板。
JP2011205407A 2011-07-26 2011-09-21 配線基板 Expired - Fee Related JP5679579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011205407A JP5679579B2 (ja) 2011-07-26 2011-09-21 配線基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011163763 2011-07-26
JP2011163763 2011-07-26
JP2011205407A JP5679579B2 (ja) 2011-07-26 2011-09-21 配線基板

Publications (2)

Publication Number Publication Date
JP2013048197A true JP2013048197A (ja) 2013-03-07
JP5679579B2 JP5679579B2 (ja) 2015-03-04

Family

ID=48011040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011205407A Expired - Fee Related JP5679579B2 (ja) 2011-07-26 2011-09-21 配線基板

Country Status (1)

Country Link
JP (1) JP5679579B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002454A (ja) * 2013-06-17 2015-01-05 日本電信電話株式会社 高周波伝送線路
US9736941B1 (en) 2016-04-14 2017-08-15 Shinko Electric Industries Co., Ltd. Wiring substrate
JP2017224649A (ja) * 2016-06-13 2017-12-21 新光電気工業株式会社 配線基板及びその製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261150A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2001160598A (ja) * 1999-11-30 2001-06-12 Kyocera Corp 半導体素子搭載用基板および光半導体素子収納用パッケージ
JP2002100901A (ja) * 2000-09-25 2002-04-05 Mitsubishi Electric Corp 多層平面型導波路
US6639154B1 (en) * 2000-10-10 2003-10-28 Teradyne, Inc. Apparatus for forming a connection between a circuit board and a connector, having a signal launch
US20040217830A1 (en) * 2003-02-13 2004-11-04 Thomas Hansen RF multilayer circuit board
JP2005243864A (ja) * 2004-02-26 2005-09-08 Kyocera Corp 配線基板
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2007180292A (ja) * 2005-12-28 2007-07-12 Fujitsu Ltd 回路基板
JP2008251784A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 配線基板および電子装置
JP2008251783A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 配線基板および電子装置
JP2009059873A (ja) * 2007-08-31 2009-03-19 Nec Corp プリント配線基板
JP2011091359A (ja) * 2009-09-28 2011-05-06 Kyocera Corp 配線基板
JP2011155042A (ja) * 2010-01-26 2011-08-11 Kyocera Corp 配線基板

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261150A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2001160598A (ja) * 1999-11-30 2001-06-12 Kyocera Corp 半導体素子搭載用基板および光半導体素子収納用パッケージ
JP2002100901A (ja) * 2000-09-25 2002-04-05 Mitsubishi Electric Corp 多層平面型導波路
US6639154B1 (en) * 2000-10-10 2003-10-28 Teradyne, Inc. Apparatus for forming a connection between a circuit board and a connector, having a signal launch
US20040217830A1 (en) * 2003-02-13 2004-11-04 Thomas Hansen RF multilayer circuit board
JP2005243864A (ja) * 2004-02-26 2005-09-08 Kyocera Corp 配線基板
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2007180292A (ja) * 2005-12-28 2007-07-12 Fujitsu Ltd 回路基板
JP2008251784A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 配線基板および電子装置
JP2008251783A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 配線基板および電子装置
JP2009059873A (ja) * 2007-08-31 2009-03-19 Nec Corp プリント配線基板
JP2011091359A (ja) * 2009-09-28 2011-05-06 Kyocera Corp 配線基板
JP2011155042A (ja) * 2010-01-26 2011-08-11 Kyocera Corp 配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002454A (ja) * 2013-06-17 2015-01-05 日本電信電話株式会社 高周波伝送線路
US9736941B1 (en) 2016-04-14 2017-08-15 Shinko Electric Industries Co., Ltd. Wiring substrate
JP2017224649A (ja) * 2016-06-13 2017-12-21 新光電気工業株式会社 配線基板及びその製造方法
US9961760B2 (en) 2016-06-13 2018-05-01 Shinko Electric Industries Co., Ltd. Wiring substrate

Also Published As

Publication number Publication date
JP5679579B2 (ja) 2015-03-04

Similar Documents

Publication Publication Date Title
CN203951671U (zh) 一种具有良好电磁兼容性能的pcb结构
US9792544B2 (en) Interposer and electronic component
CN103120038B (zh) 结构体和配线基板
TW201311065A (zh) 電子電路板
CN104638463A (zh) 高速板对板电子连接器及多层电路板组件
TW201528884A (zh) 線路板及電子總成
JP2014165424A (ja) 電子回路および電子機器
JP5679579B2 (ja) 配線基板
US9565750B2 (en) Wiring board for mounting a semiconductor element
TWI445462B (zh) 軟性電路板
CN105323956A (zh) 布线基板
CN202121860U (zh) 一种用于精密电子设备的柔性电路板
CN104349572A (zh) 印刷电路板
JP5981265B2 (ja) 配線基板
JP2014007390A5 (ja)
JP5409171B2 (ja) 配線基板
KR20140095881A (ko) Lvds용 연성평판 케이블
JP2013041991A (ja) 多層回路基板、その製造方法及び半導体装置
US10827603B2 (en) Printed circuit substrate
CN201563292U (zh) 电路板接地结构
US9480146B2 (en) Wiring board
JP5594855B2 (ja) 配線基板
KR102279152B1 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈
CN203707481U (zh) 高速板对板电子连接器及多层电路板组件
JP6305066B2 (ja) 給電回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150105

R150 Certificate of patent or registration of utility model

Ref document number: 5679579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees