JP2008251783A - 配線基板および電子装置 - Google Patents
配線基板および電子装置 Download PDFInfo
- Publication number
- JP2008251783A JP2008251783A JP2007090465A JP2007090465A JP2008251783A JP 2008251783 A JP2008251783 A JP 2008251783A JP 2007090465 A JP2007090465 A JP 2007090465A JP 2007090465 A JP2007090465 A JP 2007090465A JP 2008251783 A JP2008251783 A JP 2008251783A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- reference potential
- signal
- potential wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】配線基板は、絶縁基板、信号配線、複数の基準電位配線層15、および複数の基準電位配線導体を備え、複数の基準電位配線層15は、隣接する絶縁層の間に配置され、基準電位配線導体は、互いに対向する基準電位配線層15を接続し、信号配線は、少なくとも1つの絶縁層を貫通して設けられ、第1基準電位配線導体16aは、第1信号配線貫通導体28aとの距離W1が、第2信号配線貫通導体28bとの距離W2より大きい。
【選択図】図3
Description
前記複数の絶縁層のうち少なくとも1つを貫通し、一端が前記絶縁基板の一方主面に導出され、前記一方主面に設けられる電極に電気的に接続される信号配線と、
隣接する前記絶縁層の間に配置される複数の基準電位配線層と、
前記複数の絶縁層のうち少なくとも1つを貫通し、互いに対向する前記基準電位配線層を接続する複数の基準電位配線導体と、を備え、
前記複数の基準電位配線導体のうち、前記配線基板の一方主面に最も近い基準電位配線層に接続される基準電位配線導体は、同一の絶縁層を貫通する信号配線との距離が、残余の基準電位配線導体と同一の絶縁層を貫通する信号配線との距離より大きいことを特徴とする配線基板である。
前記複数の基準電位配線層のうち、前記配線基板の一方主面に最も近い基準電位配線層の開口部の開口径は、残余の基準電位配線層の開口部の開口径よりも大きいことを特徴とする。
前記配線基板に搭載され、前記配線基板の前記信号配線に電気的に接続される電極を有する電子部品と、を備えることを特徴とする電子装置である。
11,11A,11B,11C,11D 配線基板
12 半導体素子
13 絶縁基板
14 信号配線
15 基準電位配線層
16 基準電位配線導体
17 第1絶縁層
18 第2絶縁層
19 第3絶縁層
20 第4絶縁層
21 第5絶縁層
22 第6絶縁層
23 配線基板の一方主面
24 外部接続用電極
25 配線基板の他方主面
27 信号配線層
28 信号配線貫通導体
29 開口部
Claims (8)
- 複数の絶縁層を積層して成る絶縁基板と、
前記複数の絶縁層のうち少なくとも1つを貫通し、一端が前記絶縁基板の一方主面に導出され、前記一方主面に設けられる電極に電気的に接続される信号配線と、
隣接する前記絶縁層の間に配置される複数の基準電位配線層と、
前記複数の絶縁層のうち少なくとも1つを貫通し、互いに対向する前記基準電位配線層を接続する複数の基準電位配線導体と、を備え、
前記複数の基準電位配線導体のうち、前記配線基板の一方主面に最も近い基準電位配線層に接続される基準電位配線導体は、同一の絶縁層を貫通する信号配線との距離が、残余の基準電位配線導体と同一の絶縁層を貫通する信号配線との距離より大きいことを特徴とする配線基板。 - 前記複数の基準電位配線導体は、各基準電位配線導体と同一の絶縁層を貫通する信号配線を中心とした同心円状に配置されていることを特徴とする請求項1に記載の配線基板。
- 前記複数の基準電位配線導体は、積層方向に垂直な方向の断面積が互いに略等しいことを特徴とする請求項1または請求項2に記載の配線基板。
- 前記複数の基準電位配線導体のうち、前記配線基板の一方主面に最も近い基準電位配線層に接続される基準電位配線導体は、前記残余の基準電位配線導体よりも積層方向に垂直な方向の断面積が小さいことを特徴とする請求項1または請求項2に記載の配線基板。
- 前記信号配線は、前記配線基板の一方主面に最も近い基準電位配線層に接続される基準電位配線導体に対向する部分が、残余の部分より積層方向に垂直な方向の断面積が小さいことを特徴とする請求項1〜4のいずれか1つに記載の配線基板。
- 前記複数の基準電位配線層は、信号配線が貫通可能な開口部がそれぞれ設けられ、
前記複数の基準電位配線層のうち、前記配線基板の一方主面に最も近い基準電位配線層の開口部の開口径は、残余の基準電位配線層の開口部の開口径よりも大きいことを特徴とする請求項1〜5のいずれか1つに記載の配線基板。 - 前記配線基板の一方主面に最も近い基準電位配線層は、配線基板の一方主面と距離が、前記配線基板の一方主面い最も近い基準電位配線層に隣接する基準電位配線層との距離より大きいことを特徴とする請求項1〜6のいずれか1つに記載の配線基板。
- 請求項1〜7のいずれか1つに記載の配線基板と、
前記配線基板に搭載され、前記配線基板の前記信号配線に電気的に接続される電極を有する電子部品と、を備えることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090465A JP5155582B2 (ja) | 2007-03-30 | 2007-03-30 | 配線基板および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090465A JP5155582B2 (ja) | 2007-03-30 | 2007-03-30 | 配線基板および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008251783A true JP2008251783A (ja) | 2008-10-16 |
JP5155582B2 JP5155582B2 (ja) | 2013-03-06 |
Family
ID=39976391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007090465A Active JP5155582B2 (ja) | 2007-03-30 | 2007-03-30 | 配線基板および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5155582B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011035171A (ja) * | 2009-07-31 | 2011-02-17 | Kyocer Slc Technologies Corp | 配線基板 |
JP2011066223A (ja) * | 2009-09-17 | 2011-03-31 | Kawasaki Microelectronics Inc | 回路基板 |
JP2011091359A (ja) * | 2009-09-28 | 2011-05-06 | Kyocera Corp | 配線基板 |
JP2011155042A (ja) * | 2010-01-26 | 2011-08-11 | Kyocera Corp | 配線基板 |
JP2013048197A (ja) * | 2011-07-26 | 2013-03-07 | Kyocer Slc Technologies Corp | 配線基板 |
JP2013539218A (ja) * | 2010-08-26 | 2013-10-17 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング | 高周波に使用するための多平面印刷配線板 |
JP2014027152A (ja) * | 2012-07-27 | 2014-02-06 | Kyocera Corp | 配線基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0878797A (ja) * | 1994-09-06 | 1996-03-22 | Shinko Electric Ind Co Ltd | 高周波デバイス実装用基板 |
JP2000114729A (ja) * | 1998-10-01 | 2000-04-21 | Nec Corp | 多層配線基板 |
JP2001185918A (ja) * | 1999-12-24 | 2001-07-06 | Kyocera Corp | 高周波用配線基板 |
JP2003204209A (ja) * | 2002-01-07 | 2003-07-18 | Kyocera Corp | 高周波用配線基板 |
JP2004087563A (ja) * | 2002-08-23 | 2004-03-18 | Nec Engineering Ltd | 多層基板及び半導体装置 |
-
2007
- 2007-03-30 JP JP2007090465A patent/JP5155582B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0878797A (ja) * | 1994-09-06 | 1996-03-22 | Shinko Electric Ind Co Ltd | 高周波デバイス実装用基板 |
JP2000114729A (ja) * | 1998-10-01 | 2000-04-21 | Nec Corp | 多層配線基板 |
JP2001185918A (ja) * | 1999-12-24 | 2001-07-06 | Kyocera Corp | 高周波用配線基板 |
JP2003204209A (ja) * | 2002-01-07 | 2003-07-18 | Kyocera Corp | 高周波用配線基板 |
JP2004087563A (ja) * | 2002-08-23 | 2004-03-18 | Nec Engineering Ltd | 多層基板及び半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011035171A (ja) * | 2009-07-31 | 2011-02-17 | Kyocer Slc Technologies Corp | 配線基板 |
JP2011066223A (ja) * | 2009-09-17 | 2011-03-31 | Kawasaki Microelectronics Inc | 回路基板 |
JP2011091359A (ja) * | 2009-09-28 | 2011-05-06 | Kyocera Corp | 配線基板 |
JP2011155042A (ja) * | 2010-01-26 | 2011-08-11 | Kyocera Corp | 配線基板 |
JP2013539218A (ja) * | 2010-08-26 | 2013-10-17 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング | 高周波に使用するための多平面印刷配線板 |
JP2013048197A (ja) * | 2011-07-26 | 2013-03-07 | Kyocer Slc Technologies Corp | 配線基板 |
JP2014027152A (ja) * | 2012-07-27 | 2014-02-06 | Kyocera Corp | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP5155582B2 (ja) | 2013-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5155582B2 (ja) | 配線基板および電子装置 | |
JP2009111658A (ja) | 多層配線基板 | |
JP5318360B2 (ja) | 配線基板および電子装置 | |
JP2008311682A (ja) | 配線基板 | |
JP2005243864A (ja) | 配線基板 | |
JP5430494B2 (ja) | 配線基板 | |
JPH11163539A (ja) | 多層配線基板 | |
JP2009004809A (ja) | 配線基板 | |
JP5448393B2 (ja) | 積層型半導体パッケージおよび積層型半導体装置 | |
JP5153364B2 (ja) | 積層型半導体パッケージおよび電子装置 | |
JP4340131B2 (ja) | 配線基板 | |
JP4373752B2 (ja) | 配線基板 | |
JP5014380B2 (ja) | 多層基板および半導体装置 | |
JP5340188B2 (ja) | 配線基板 | |
JP2004289094A (ja) | 配線基板 | |
JP4349827B2 (ja) | 配線基板 | |
JP4557768B2 (ja) | 半導体装置 | |
JP4601369B2 (ja) | 配線基板 | |
JP4511294B2 (ja) | 配線基板 | |
JP2004253746A (ja) | 配線基板 | |
JP2007200971A (ja) | 多層配線基板 | |
JP5897820B2 (ja) | 配線基板 | |
JP2017098070A (ja) | 電子装置 | |
JP5988360B2 (ja) | 配線基板 | |
JP3825293B2 (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5155582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |