JP2011155042A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2011155042A JP2011155042A JP2010014081A JP2010014081A JP2011155042A JP 2011155042 A JP2011155042 A JP 2011155042A JP 2010014081 A JP2010014081 A JP 2010014081A JP 2010014081 A JP2010014081 A JP 2010014081A JP 2011155042 A JP2011155042 A JP 2011155042A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- signal
- ground
- conductors
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 開口部4aを有する接地配線層4と、開口部4aを通り、一端が信号配線層3に、他端が電極5に接続された信号貫通導体6と、信号貫通導体6を取り囲んで開口部4aの外側で接地配線層4に接続された複数の接地貫通導体7とを備え、他方主面に最も近い接地配線層4から少なくとも1層の開口部は大開口部4bであり、他方主面側において、接地貫通導体7は、大開口部4bの外側で接地配線層4に接続された第1の接地貫通導体7aと、大開口部4bの内側で接地配線層4の開口部4aの外側に接続され、第1の接地貫通導体7aよりも短い長さの複数の第2の接地貫通導体7bとからなる配線基板1。信号貫通導体6と第2の接地貫通導体7bとの距離は大きくならないので、特性インピーダンスが大きくなることが抑制される。
【選択図】 図1
Description
体の周辺に発生するクラック等を抑制するために、貫通導体を形成する導体ペーストにセラミック粉末を添加することが行なわれている。しかし、同じ比率でセラミック粉末を添加した導体ペーストを同時に異なる径の貫通孔に充填することから、径の小さい貫通導体は、電気抵抗が大きくなってしまう一方で、径の大きい貫通導体では、熱伝導のよい導体成分の絶対量が多いことから、焼成時に収縮挙動が変わって、また、径の大きい貫通導体は熱膨張の絶対値が大きくなるので、焼成後に冷却された際に貫通導体の周囲にクラックが発生しやすくなる場合があった。
であることを特徴とするものである。
接続されている部分から他方主面側の端までの部分の共振が抑えられ、共振現象に起因して放射される電磁波が信号貫通導体に干渉して伝送特性を劣化させることを抑制できるので、さらに高周波信号の伝送特性に優れた配線基板となる。
ており、この信号配線層3を絶縁層2c,2dを介して挟むようにして、絶縁層2b,2c間および絶縁層2d,2e間に広面積の接地配線層4が形成され、所謂ストリップ線路構造を形成している。このようにストリップ線路構造とすることで、信号配線層3は、信号配線層3の配線幅および信号配線層3と接地配線層4との間に介在する絶縁層2c,2dの厚みを設定することによって、その特性インピーダンスを任意の値、一般的にはシングル配線であれば50Ω、2つの平行な線路導体からなる差動配線であれば100Ωに設定す
ることができる。特性インピーダンスを整合させた信号配線層3によって、良好な伝送特性を有する配線基板1とすることが可能となる。
他端が電極5に接続されている。絶縁層2d,2e間、絶縁層2e,2f間、絶縁層2f,2g間、絶縁層2g,2h間および絶縁層2h,2i間に形成された接地配線層4も貫通するが、接地配線層4に開口部4aが形成されることで接地配線層4とは絶縁されている。各開口部4aは、信号貫通導体6の径より大きく、開口部4aの内周は信号貫通導体6の外周面から離間して設けられている。
で、信号貫通導体6の特性インピーダンスは複数の第2の接地貫通導体7bに取り囲まれている部位よりも高くなるが、接地配線層4と電極5との間に発生する容量によって低くなった電極5近傍の特性インピーダンスを相殺することができる。結果として、信号貫通導体6が複数の第2の接地貫通導体7bに取り囲まれない部位から電極5にかけての特性インピーダンスも、平均化されて所定の値に整合されたものとなるので、高周波信号を伝送することのできる配線基板1となる。
囲の接地貫通導体(第1の接地貫通導体7a,第2の接地貫通導体7b)との距離が一定ではないので信号貫通導体6のインピーダンスを整合させる設計が容易ではなく、また、第1の接地貫通導体7aと第2の接地貫通導体7bとで電位差生じて不安定になりやすいので、この部分での特性インピーダンスが変動しやすくなる。
導体6および接地貫通導体7の直径が75μmである場合には、信号貫通導体6を取り囲むように信号貫通導体6の中心から半径230μmの同心円上に等間隔に4つの直径75μmの
接地貫通導体7を配列(信号貫通導体6と接地貫通導体7との間の距離は155μm)する
ことで特性インピーダンスを50Ωとすることができる。このとき、接地導体4の開口部4aの直径は460μmとすればよい。
導体6と4つの各接地貫通導体7それぞれとの間の距離は825μm)とした、従来の配線
基板における擬似同軸構造の信号貫通導体66の特性インピーダンスの値は、90Ω程度と大きいものとなってしまう。
同心円上に等間隔に4つ配置した、本発明の配線基板における擬似同軸構造の信号貫通導体6の特性インピーダンスの値は50Ω程度となり、大開口部4bを設けても特性インピーダンスの上昇を抑制することができる。また、複数の第2の接地貫通導体7bで取り囲まれていない絶縁層2hの信号貫通導体6の特性インピーダンスの値は、90Ω程度と大きいため電極5と接地配線層4の間に形成される容量に起因する特性インピーダンスの急激な低下による影響を相殺し、平均的に電極5近傍の特性インピーダンスを50Ωに近づける。
とで、特性インピーダンスが50Ωであるストリップ線路とした。この信号配線層3から0.2mmまでは上記した、直径75μmの信号貫通導体6と、直径460μmの開口部4aを有する接地配線層4と、直径75μmの4つの接地貫通導体7とからなる擬似同軸構造として、
そこから電極5までの0.6mmは、信号貫通導体6と上記寸法の大開口部4bの外側に上
記寸法で上記間隔で設置される複数の第1の接地貫通導体7aとからなる擬似同軸構造とした。そして、電極5までの0.6mmの中で0.4mmまでは、上記した、片側の端部が開口部4aの外側で接地配線層4に接続されて大開口部4bの内側に複数の第2の接地貫通導体7bを配置した。その配置は、直径75μmのものを信号貫通導体6の中心から半径230
μmの同心円上に等間隔に4つとした。電極5までの0.6mmの中で0.4mmまでは、信号貫通導体6と第2の接地貫通導体7bとからなる擬似同軸構造となる。
は銀−パラジウム(Ag−Pd)等の金属粉末によるメタライズで形成することができ、絶縁基板2が有機樹脂材料から成る場合であれば、例えば銅(Cu),銀(Ag),ニッケル(Ni),クロム(Cr),チタン(Ti),金(Au)またはニオブ(Nb)やそれらの合金等の金属材料から成る薄膜等で形成することができる。
2:絶縁基板
2a〜2i:絶縁層
3:信号配線層
4:接地配線層
4a:開口部
4b:大開口部
5:電極
6:信号貫通導体
7:接地貫通導体
7a:第1の接地貫通導体
7b:第2の接地貫通導体
8:表層配線層
9:接続導体
Claims (5)
- 複数の絶縁層が積層された絶縁基板と、
該絶縁基板の内部または一方主面に形成された信号配線層と、
前記絶縁基板の他方主面に形成された電極と、
前記絶縁層の層間に形成され、開口部を有する複数の接地配線層と、
前記開口部を通って複数の前記絶縁層を貫通し、一端が前記信号配線層に電気的に接続され、他端が前記電極に接続された信号貫通導体と、
前記信号貫通導体を取り囲むようにして前記絶縁層を貫通するとともに、前記開口部の外側で前記接地配線層に接続する複数の接地貫通導体とを備えており、
前記他方主面に最も近いものから少なくとも1層の前記接地配線層の前記開口部は、平面視の大きさが前記電極および他の前記開口部よりも大きい大開口部であり、
前記接地貫通導体は、前記大開口部を有する前記接地配線層のうち最も前記一方主面側に位置するものの直上の前記接地配線層から前記他方主面側において、
前記大開口部の外側に位置するように前記接地配線層に接続されて前記信号貫通導体を取り囲むように配置された複数の第1の接地貫通導体と、
前記直上の接地配線層の前記開口部の外側から前記第1の接地貫通導体よりも短い長さで前記信号貫通導体を取り囲むように前記大開口部の内側に配置された複数の第2の接地貫通導体とからなることを特徴とする配線基板。 - 前記開口部は円形状であり、前記複数の接地貫通導体および前記第1の接地貫通導体は、平面視して前記信号貫通導体を中心とする同心円上に配列されていることを特徴とする請求項1記載の配線基板。
- 複数の前記第2の接地貫通導体は、長さ方向の途中および前記他方主面側の端部の少なくとも一方で互いに電気的に接続されていることを特徴とする請求項1または請求項2に記載の配線基板。
- 前記第2の接地貫通導体の長さは、前記信号貫通導体で伝送される信号の波長の4分の1未満であることを特徴とする請求項1乃至請求項3のいずれかに記載の配線基板。
- 複数の前記第2の接地貫通導体は、長さ方向の途中で互いに電気的に接続されており、互いに電気的に接続されている部分から前記他方主面側の端部までの長さが、前記信号貫通導体で伝送される信号の波長の4分の1未満であることを特徴とする請求項1または請求項2に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014081A JP5340188B2 (ja) | 2010-01-26 | 2010-01-26 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014081A JP5340188B2 (ja) | 2010-01-26 | 2010-01-26 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011155042A true JP2011155042A (ja) | 2011-08-11 |
JP5340188B2 JP5340188B2 (ja) | 2013-11-13 |
Family
ID=44540823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010014081A Active JP5340188B2 (ja) | 2010-01-26 | 2010-01-26 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5340188B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013048197A (ja) * | 2011-07-26 | 2013-03-07 | Kyocer Slc Technologies Corp | 配線基板 |
JP2019016716A (ja) * | 2017-07-07 | 2019-01-31 | 国立大学法人 鹿児島大学 | 積層基板及び金属ボールの実装方法 |
US10283464B2 (en) | 2017-07-11 | 2019-05-07 | Fujitsu Limited | Electronic device and manufacturing method of electronic device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000261150A (ja) * | 1999-03-08 | 2000-09-22 | Oki Electric Ind Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
JP2001160598A (ja) * | 1999-11-30 | 2001-06-12 | Kyocera Corp | 半導体素子搭載用基板および光半導体素子収納用パッケージ |
JP2008251783A (ja) * | 2007-03-30 | 2008-10-16 | Kyocera Corp | 配線基板および電子装置 |
JP2008251784A (ja) * | 2007-03-30 | 2008-10-16 | Kyocera Corp | 配線基板および電子装置 |
-
2010
- 2010-01-26 JP JP2010014081A patent/JP5340188B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000261150A (ja) * | 1999-03-08 | 2000-09-22 | Oki Electric Ind Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
JP2001160598A (ja) * | 1999-11-30 | 2001-06-12 | Kyocera Corp | 半導体素子搭載用基板および光半導体素子収納用パッケージ |
JP2008251783A (ja) * | 2007-03-30 | 2008-10-16 | Kyocera Corp | 配線基板および電子装置 |
JP2008251784A (ja) * | 2007-03-30 | 2008-10-16 | Kyocera Corp | 配線基板および電子装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013048197A (ja) * | 2011-07-26 | 2013-03-07 | Kyocer Slc Technologies Corp | 配線基板 |
JP2019016716A (ja) * | 2017-07-07 | 2019-01-31 | 国立大学法人 鹿児島大学 | 積層基板及び金属ボールの実装方法 |
US10283464B2 (en) | 2017-07-11 | 2019-05-07 | Fujitsu Limited | Electronic device and manufacturing method of electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP5340188B2 (ja) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5431433B2 (ja) | 高周波線路−導波管変換器 | |
JP4814911B2 (ja) | 高周波遷移線の垂直遷移構造 | |
JP5430494B2 (ja) | 配線基板 | |
JP2009111658A (ja) | 多層配線基板 | |
KR20170095453A (ko) | 패치 안테나 | |
JP5155582B2 (ja) | 配線基板および電子装置 | |
JP5340188B2 (ja) | 配線基板 | |
JP5318360B2 (ja) | 配線基板および電子装置 | |
JP2005243864A (ja) | 配線基板 | |
JP2008311682A (ja) | 配線基板 | |
JP2009004809A (ja) | 配線基板 | |
JP5897820B2 (ja) | 配線基板 | |
JP5687336B2 (ja) | 高周波パッケージ | |
JP5988360B2 (ja) | 配線基板 | |
JP6301738B2 (ja) | 電子素子搭載用パッケージおよび電子装置 | |
JP2016171191A (ja) | 配線基板 | |
JP4373752B2 (ja) | 配線基板 | |
JP4340131B2 (ja) | 配線基板 | |
JP4462782B2 (ja) | 高周波用配線基板 | |
JP4601369B2 (ja) | 配線基板 | |
JP2004289094A (ja) | 配線基板 | |
JP4557768B2 (ja) | 半導体装置 | |
JP4349827B2 (ja) | 配線基板 | |
JP2004259959A (ja) | 配線基板 | |
JP2004253746A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5340188 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |