JP4814911B2 - 高周波遷移線の垂直遷移構造 - Google Patents

高周波遷移線の垂直遷移構造 Download PDF

Info

Publication number
JP4814911B2
JP4814911B2 JP2008155231A JP2008155231A JP4814911B2 JP 4814911 B2 JP4814911 B2 JP 4814911B2 JP 2008155231 A JP2008155231 A JP 2008155231A JP 2008155231 A JP2008155231 A JP 2008155231A JP 4814911 B2 JP4814911 B2 JP 4814911B2
Authority
JP
Japan
Prior art keywords
signal line
conductive connection
flip chip
layer
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008155231A
Other languages
English (en)
Other versions
JP2009267319A (ja
Inventor
翼 張
偉誠 呉
瑞彬 黄
立翰 許
Original Assignee
國立交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立交通大學 filed Critical 國立交通大學
Publication of JP2009267319A publication Critical patent/JP2009267319A/ja
Application granted granted Critical
Publication of JP4814911B2 publication Critical patent/JP4814911B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/04Fixed joints
    • H01P1/047Strip line joints
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/02Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6616Vertical connections, e.g. vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6627Waveguides, e.g. microstrip line, strip line, coplanar line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1903Structure including wave guides
    • H01L2924/19032Structure including wave guides being a microstrip line type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1903Structure including wave guides
    • H01L2924/19033Structure including wave guides being a coplanar line type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、垂直遷移構造に関するものであって、特に、高周波遷移線の垂直遷移構造に関するものである。
近年、無線通信製品は、軽薄短小、功能増強の趨勢にあり、製品の功能の増強はつまり、回路設計が複雑、且つ、包含する素子が多くなることを意味するが、製品の体積は小さいことが要求される。よって、平面のPCB回路設計では、体積を小さくする原則に符合できず、よって、垂直整合の低温焼成積層セラミック(LTCC)の工程、或いは、多層プリント回路板(multi-layer PCB)を採用して、回路設計の要求を満たしている。しかし、垂直遷移を有する多層板、或いは、LTCC中、垂直遷移のビアで、寄生キャパシタンス、或いは、寄生インダクタンスの効果を生成する。
現在の垂直遷移は、マイクロスストリップライン(ML)とストリップライン(SL)、マイクロスストリップライン間、共平面波導(CPW)とCPW-、或いは、CPWとマイクロスストリップライン間の遷移がある。例えば、第一種は、上下が対称のCPW−CPWで、上下垂直遷移のビアは、低周波数時、大きな反射損失がないが、周波数の増加に伴い、ビアの寄生効果は、反射パラメータの特性を悪くする。一般に、いわゆるローカルマッチ(local matching)の補償技術により、寄生キャパシタンスを低下させ、一部のインダクタンス効果に転換し、インピーダンス整合の効果を達成し、反射損失を改善する。第二種は、スロット(slot)、或いは、キャビティ(cavity)カップリングのマイクロスストリップライン遷移で、直接、ビアにより外して、寄生効果の発生を回避する。接地層のスロット中、スロットはインダクタンス効果を生成して、インピーダンス整合する。キャビティカップリング方式はスロットの改良で、両接地(ground)層中間に挟まれる媒質を、接地層と相同の金属材質に変え、但し、スリットは保留し、これにより、導波(wave guide)を形成する方式で、カップリングする。第三種は、マイクロスストリップラインとストリップ(SL)間の遷移で、高インピーダンス補償技術により、帯域幅の特性を改善し、追加のインダクタンス性の高インピーダンスにより、遷移時に生成するキャパシタンス効果を補償する。異なる幅は異なるインピーダンス値を生成し、幅が小さいと、インピーダンスは大きくなり、インダクタンス性になる。
図1は、公知の高周波フリップチップパッケージの三接地凸ブロックの透視図である。基板10上に、共平面導波路(CoPlanar Waveguide)12、三個の凸ブロック14により、共平面導波路12に接続されるマイクロウェーブチップパッケージ体18の回路層16、からなる。異なる遷移方式により、異なるパッケージ形式上に応用でき、基本的に、操作周波数の増加に伴い、ワイヤーボンディング形式のパッケージが生じる寄生効果も増加する。よって、フリップチップ形式のパッケージが、高周波製品中に応用される。しかし、フリップチップ方式のパッケージのアンダーフィル材料の充填は、伝導線のミリメートルバンド下の損耗が増加する。よって、ブロードバンド特性を有し、低損耗の伝導線の設計にするため、伝導線と遷移方式の設計上で、改善が必要である。
上述の問題を解決するため、本発明は、遷移構造を提供し、同軸構造により、コネクタの間の垂直遷移を保護し、アンダーフィル充填後の功能劣化を防止することを目的とする。
本発明は、遷移構造を提供し、同軸遷移構造により、マイクロウェーブチップとパッケージ基板の伝送効率を向上し、信号線間のクロストーク(crosstalk)を防止して、低入射損耗、及び、低反射損耗を達成することをもう一つの目的とする。
本発明は、遷移構造を提供し、同軸遷移構造により、更に多くの電流経路(return current path)を提供することを最後の目的とする。
上述の目的を達成するため、本発明の実施例は、高周波のフリップチップパッケージ構造を提供し、第一接地部分と絶縁し、且つ、間隔的に設置される第一信号線を有する基板と、第二接地部分と絶縁し、且つ、間隔的に設置される第二信号線を有するフリップチップと、からなる。第一導電連接構造は、基板とフリップチップの間に設置され、第一導電連接構造は、第一接地部分と第二接地部分に接触すると共に、第一接地部分と第二接地部分は電気的に接続する。第二導電連接構造は、基板とフリップチップ間に設置され、第二導電連接構造は、第一信号線と第二信号線に接触し、且つ、第一導電連接構造は、第二導電連接構造を囲繞すると共に、第二導電連接構造を軸心とする。
本発明は、高周波伝送線の遷移構造を提供し、絶縁表面の基材を有し、上に、高周波の伝送線パターンがある。高周波伝送線パターンは、棒状部分と末端を有する信号線と、信号線と絶縁し、間隔的に設置され、棒状部分を包囲すると共に、末端の周囲に、拡大部分を形成する接地部分と、高周波伝送線パターン上に位置し、末端、及び、接地部分の拡大部分を露出する誘電層と、誘電層上に位置し、露出した拡大部分に接触する第一導電連接構造と、誘電層上に位置し、露出した末端に接触する第二導電連接構造と、からなり、第一導電連接構造は、第二導電連接構造を囲繞すると共に、第二導電連接構造を軸心とする。
本発明の遷移構造は、同軸構造により、コネクタの間の垂直遷移を保護し、アンダーフィル充填後の功能劣化を防止する。更に、同軸遷移構造により、マイクロウェーブチップとパッケージ基板の伝送効率を向上し、信号線間のクロストークを防止して、低入射損耗、及び、低反射損耗を達成する。また、更に多くの電流経路を提供する。
図2A〜図2Eは、本発明の実施例による、高周波フリップチップパッケージの基板を示す図である。図2Aで示されるように、まず、絶縁表面を有する基材11上に、導電層を形成し、適当な方法により、導電層上に、高周波伝導線パターンを製作する。高周波伝送線パターンは、信号線15、及び、接地部分13を有し、互いに絶縁する。一実施例中、絶縁表面を有する基材11は、単層板、或いは、多層板で、材料は、ガラス、シリコン基材、その他のセラミック材料、或いは、高分子材料である。導電層は、一般に、アルミ箔層と基板11を圧合するか、或いは、銅箔層に銅鍍金層を加えるか、或いは、基板11に銅層を鍍金する。基板11上に、フォトリソグラフィと電気鍍金の方式で、金層を形成して導電層とすることもでき、本発明は、上述に制限されない。
次に、信号線15は、棒状部分を有し、基板11の一側から基板11の中間に向かって延伸して、末端151を形成する。接地部分13は、基板11の一側から始まり、信号線15の棒状部分を包囲すると共に、末端151の周囲は、拡大部分131を形成する。接地部分13と信号線15の棒状部分間の距離は、接地部分13の拡大部分131と信号線15の末端151より小さい。この実施例中、拡大部分131は円弧状であるが、本発明は上述に制限されず、拡大部分131は、その他の幾何学形状、例えば、方形、或いは、菱形でもよい。
図2Bで示されるように、高周波伝送線パターン、及び、一部の基材11上に誘電層17を形成する。適当な方式、例えば、エッチングにより、一部の誘電層17を除去すると共に、末端151、及び、拡大部分131を露出する。一実施例中、誘電層17は、ベンゾシクロブテン(Benzocyclobutene) 、或いは、感光型ベンゾシクロブテン(photo-Benzocyclobutene)層、その他の高周波パフォーマンスに優れた誘電材料、例えば、ポリイミド(polyimide)、窒化物(Nitride)、酸化物(Oxide)、或いは、セラミック(Ceramic)である。
図2Cで示されるように、適当な方式、例えば、スピンオン、或いは、乾燥塗膜の方式で、誘電層17と基板11上に、フォトレジスト層19を形成する。フォトレジスト層19は、露光、現像、及び、エッチング後に、第一パターン191と第二パターン193を形成する。第一パターン191は末端151を露出し、第二パターン193は、拡大部分131、及び、一部の誘電層17を露出し、露出した拡大部分131と誘電層17は、末端151と同軸心の円環状である。本発明の拡大部分131と末端151の組み合わせ形状は、円環状であるが、そのたの同軸心の幾何学形状でもよい。
その後、第一パターン191と第二パターン193で、導電層を、電気鍍金、或いは、蒸着し、例えば、まず、チタン層を鍍金して、その後、金層を鍍金、硬化(curing)し、その後、フォトレジスト層19を除去して、図2Dで示されるように、第一導電連接構造(conductive connector)201と第二導電連接構造203を形成する。第一導電連接構造201は接地部分と電気的に接続し、信号線と絶縁する。第二導電連接構造203は、信号線の末端に電気的に接続し、接地部分と絶縁する。図2Eを参照すると、高周波フリップチップパッケージの基材構造は、第二導電連接構造203を軸心とし、第一導電連接構造201を環繞し、両導電連接構造は、基材のほぼ中間の領域に位置する。この他、基材辺縁の信号線と接地部分は露出されて、後続の連接に提供する。
図3Aは、本発明の高周波フリップチップパッケージのチップパッケージを示す図である。図3Aを参照すると、チップ29のアクティブ面(図示しない)は下向けで、パッケージチップ23の回路面上に誘電層27を被覆する。回路面は、図2Aと相似する高周波伝送線パターンを有し、信号線231、及び、その周囲の接地部分23を含む。図2B〜図2Eと相同の工程で、第三導電連接構造251aと251b、及び、第四導電連接構造253aと253bを形成する。第三導電連接構造251aと251bは、それぞれ、対応し、第四導電連接構造253aと253bを囲繞する。第三導電連接構造251aと251bは、接地部分23に接触して、電気的に接続する。第四導電連接構造253aと253bの一端は、信号線231に接触して、電気的に接続する。
図3Bは、本発明の実施例による遷移構造の拡大図である。図3Bは、誘電層を省略している。基材上の信号線15と周囲の接地部分13は絶縁し、且つ、間隔的に設置される。同様に、チップ上の接地部分23と信号線231は絶縁し、且つ、間隔的に設置される。基材上の信号線15は、第二導電連接構造(図2Dの203)の接触、及び、第四導電連接構造253a、253bの遷移により、チップの信号線231を連接して、本発明の遷移構造を形成する。上述によると、本発明の遷移方式は、高周波フリップチップパッケージ上に応用し、それは、同軸式の遷移構造で、コネクタ間の垂直遷移を保護し、アンダーフィル充填後に生じる功能劣化を防止する。本発明の遷移構造は、効果的に、マイクロウェーブチップとパッケージ基板の伝送効率を向上させ、低入射損耗(0.6dB)、及び、低反射損耗(20dB)の目的を達成する。
図4は、本発明の実施例による基板とパッケージ接合後の状態を示す図である。基板の基材11は、絶縁し、且つ、間隔的に設置される第一信号線15と第一接地部分13を有する。誘電層17は、一部の第一接地部分13と一部の信号線15を被覆する。フリップチップ29は、第二信号線231と第二接地部分23を絶縁し、且つ、間隔的に設置される。環状の導電連接構造は、基板とフリップチップの間に設置され、第一接地部分13と第二接地部分23に接触すると共に、第一接地部分13と第二接地部分23は電気的に接続する。円柱状の第二導電連接構造は、基板とフリップチップ間に設置されると共に、第一信号線15と第二信号線231に接触し、且つ、環状の第一導電連接構造は、円柱状の第二導電連接構造を囲繞すると共に、円柱状の第二導電連接構造を軸心とする。上述によると、本発明の垂直遷移構造は、マイクロスストリップライン(ML)とストリップライン(SL)、マイクロスストリップライン間、共平面波導(CPW)とCPW、或いは、CPWとマイクロスストリップライン間の遷移に応用できる。また、本発明の垂直遷移構造は、フリップチップパッケージの形式中への応用に制限されず、その他のパッケージ形式、例えば、低温焼成積層セラミックパッケージ(Low Temperature Co-fired Ceramics package, LTCC)、高温焼成積層セラミック パッケージ(High Temperature Co-fired Ceramics package, HTCC)、有機積層マルチチップモジュール(Organic Laminate Multichip Modules, MCM-L)、或いは、蒸着式薄膜モジュール(Deposited Thin Film MCM, MCM-D)がある。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
公知の高周波フリップチップパッケージの三接地凸ブロックの透視図である。 本発明の実施例による高周波フリップチップパッケージの基板を示す図である。 本発明の実施例による高周波フリップチップパッケージの基板を示す図である。 本発明の実施例による高周波フリップチップパッケージの基板を示す図である。 本発明の実施例による高周波フリップチップパッケージの基板を示す図である。 本発明の実施例による高周波フリップチップパッケージの基板を示す図である。 本発明の高周波フリップチップパッケージのチップパッケージを示す図である。 本発明の実施例による遷移構造の拡大図である。 本発明の実施例による基板とパッケージ接合後の状態を示す図である。
符号の説明
10 基板
12 共平面導波路
14 凸ブロック
16 回路層
18 マイクロウェーブチップパッケージ体
11 基材
13、23 接地部分
15、231 信号線
131 拡大部分
151 末端
17、27 誘電層
19 フォトレジスト層
191、193 パターン
201、203、251a、251b、253a、253b 導電連接構造
29 チップ

Claims (19)

  1. 高周波遷移線の遷移構造であって、
    絶縁表面を有する基材と、
    前記絶縁表面上にあり、棒状部分及び末端を有する信号線と、前記信号線と同一平面上に設置され、前記信号線離間し、かつ絶縁し、前記棒状部分を包囲すると共に、前記末端の周囲に拡大部分を形成する接地部分と、を有する高周波伝送線パターンと、
    前記高周波伝送線パターン上に前記高周波伝送線パターンを覆うように位置し、前記末端、及び、前記接地部分の拡大部分を露出する誘電層と、
    前記誘電層に位置すると共に、前記露出した拡大部分を完全に覆う第一導電連接構造と、
    前記誘電層上に位置すると共に、前記露出した末端を完全に覆う第二導電連接構造と、
    を備え、
    前記第一導電連接構造は、軸心となる前記第二導電連接構造とともに同軸遷移構造を形成する遷移構造。
  2. 前記拡大部分と前記末端の間隔は、前記接地部分と前記棒状部分との間隔より大きいことを特徴とする請求項1に記載の遷移構造。
  3. 前記基材の材料は、ガラス、シリコン基材、セラミック、或いは、高分子であることを特徴とする請求項1に記載の遷移構造。
  4. 前記高周波伝送線パターンの材料は、銅層、或いは、金層であることを特徴とする請求項1に記載の遷移構造。
  5. 前記第一導電連接構造と前記第二導電連接構造の材料は、チタン層、及び、金層であることを特徴とする請求項1に記載の遷移構造。
  6. 前記第導電連接構造は、円柱形状を有し、且つ、前記第導電連接構造は、環状形状を有して、前記第二導電連接構造を囲繞することを特徴とする請求項1に記載の遷移構造。
  7. チップの遷移構造であって、
    絶縁表面を提供するチップと、
    前記絶縁表面上に位置し、棒状部分と二つの末端を有する信号線と、
    前記信号線と同一平面上に配置され、前記信号線と離間し、かつ電気的に絶縁し、前記棒状部分を包囲すると共に、前記二つの末端のそれぞれの周囲に、拡大部分を形成する接地部分と、
    前記信号線及び前記接地部分上に前記信号線及び前記接地部分を覆うように位置し、前記二つの末端、及び、一部の前記拡大部分を露出する誘電層と、
    前記誘電層上に位置すると共に、それぞれ、二つの露出した前記拡大部分に対応し、前記二つの露出した拡大部分を完全に覆う二つの第一導電連接部分と、
    前記誘電層上に位置すると共に、露出した前記二つの末端のそれぞれを完全に覆う二つの第二導電連接部分と
    を備え、
    前記二つの第一導電連接部分は、軸心となる前記二つの第二導電連接部分の一つとともにそれぞれ同軸遷移構造を形成する遷移構造。
  8. 前記信号線と前記接地部分の材料は、銅層、或いは、金層であることを特徴とする請求項7に記載の遷移構造。
  9. 前記第一導電連接構造と前記第二導電連接構造の材料は、チタン層、及び、金層であることを特徴とする請求項7に記載の遷移構造。
  10. 前記第導電連接構造は、円柱形状を有し、且つ、前記第導電連接構造は、環状形状を有し、前記第二導電連接構造を囲繞することを特徴とする請求項7に記載の遷移構造。
  11. 高周波フリップチップパッケージ構造であって、
    同一平面上に離間して設置され、電気的に絶縁している第一信号線及び第一接地部分であって、少なくとも一つの第一棒状部分と少なくとも一つの第一末端とを有する前記第一信号線、及び前記第一棒状部分を包囲すると共に前記第一末端の周囲に形成された少なくとも第一拡大部分を有する前記第一接地部分を有する基板と、
    同一平面上に離間して設置され、電気的に絶縁している第二信号線及び第二接地部分であって、一つの第二棒状部分と二つの第二末端を有する前記第二信号線、及び前記第二棒状部分を包囲すると共に前記二つの第二末端の周囲にそれぞれ形成された二つの第二拡大部分を有する前記第二接地部分を有するフリップチップと、
    前記第一末端が前記二つの第二末端のうちの一つと重なり合うように配置された前記基板と前記フリップチップとの間に形成され、少なくとも前記第一末端、前記第一拡大部分、前記第一末端と重なり合う前記第二末端、及び前記第一末端と重なり合う前記第二末端の周囲の前記第二拡大部分を露出しつつ、前記第一信号線、前記第一接地部分、前記第二信号線、及び前記第二接地部分を覆う誘電層と、
    前記基板と前記フリップチップ間に設置され、前記第一接地部分の露出した前記第一拡大部分と前記第二接地部分の露出した前記第二拡大部分とをそれぞれ完全に覆う第一導電連接構造と、
    前記基板と前記フリップチップ間に設置され、前記第一信号線の露出した前記第一末端と前記第二信号線の露出した前記第二末端とを完全に覆う第二導電連接構造と
    を備え、
    前記第一導電連接構造は、軸心となる前記第二導電連接構造とともに同軸遷移構造を形成する高周波フリップチップパッケージ構造。
  12. 前記第一信号線は、二つの第一棒状部分及び二つの第一末端を有し、
    前記第一接地部分は前記二つの第一棒状部分をそれぞれ包囲すると共に、前記二つの第一末端のそれぞれの周囲に形成された二つの第一拡大部分を有し、
    前記基板及び前記フリップチップは、前記二つの第一末端が前記二つの第二末端のそれぞれと重なり合うように配置され、
    前記誘電層は、前記二つの第一末端、前記二つの第一拡大部分、前記二つの第二末端、及び前記二つの第二拡大部分を露出し、
    対応する前記第一接地部分の露出された前記第一拡大部分及び前記第二接地部分の露出した前記第二拡大部分のそれぞれを完全に覆う二つの前記第一導電連接構造が前記基板と前記フリップチップとの間に配置され、
    前記第一信号線の露出した前記二つの第一末端のうちの一つ及び前記第二信号線の露出した前記二つの第二末端のうちの一つをそれぞれ覆う二つの前記第二導電連接構造が前記基板と前記フリップチップとの間に配置され、
    前記二つの第一導電連接構造のそれぞれは、軸心となる前記二つの前記第二導電連接構造のそれぞれとともに同軸遷移構造を形成する
    請求項11に記載の高周波フリップチップパッケージ構造。
  13. 前記第二導電連接構造は、円柱形状を有し、且つ、前記第一導電連接構造は、環状形状を有し、前記第二導電連接構造を囲繞する請求項11に記載の高周波フリップチップパッケージ構造。
  14. 前記誘電層は、ベンゾシクロブテン層、ポリイミド、窒化物、酸化物、或いは、セラミックであることを特徴とする請求項12、或いは、13に記載の高周波フリップチップパッケージ構造。
  15. 前記基板は、更に、絶縁表面を有する基材を含み、前記基材の材料は、ガラス、セラミック、或いは、高分子であることを特徴とする請求項11に記載の高周波フリップチップパッケージ構造。
  16. 前記第一導電連接構造の材料は、チタン層と金層であることを特徴とする請求項11に記載の高周波フリップチップパッケージ構造。
  17. 前記第二導電連接構造の材料は、チタン層と金層であることを特徴とする請求項11に記載の高周波フリップチップパッケージ構造。
  18. 前記第一接地部分と前記第一信号線の材料は、銅層、或いは、金層であることを特徴とする請求項11に記載の高周波フリップチップパッケージ構造。
  19. 前記第二接地部分と前記第二信号線の材料は、銅層、或いは、金層であることを特徴とする請求項11に記載の高周波フリップチップパッケージ構造。
JP2008155231A 2008-04-25 2008-06-13 高周波遷移線の垂直遷移構造 Active JP4814911B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW097115188A TWI360912B (en) 2008-04-25 2008-04-25 Vertical transition structure
TW097115188 2008-04-25

Publications (2)

Publication Number Publication Date
JP2009267319A JP2009267319A (ja) 2009-11-12
JP4814911B2 true JP4814911B2 (ja) 2011-11-16

Family

ID=41214181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155231A Active JP4814911B2 (ja) 2008-04-25 2008-06-13 高周波遷移線の垂直遷移構造

Country Status (3)

Country Link
US (2) US7940143B2 (ja)
JP (1) JP4814911B2 (ja)
TW (1) TWI360912B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360912B (en) * 2008-04-25 2012-03-21 Univ Nat Chiao Tung Vertical transition structure
WO2011007507A1 (ja) * 2009-07-17 2011-01-20 日本電気株式会社 半導体パッケージ用基板および半導体パッケージ用基板の製造方法
US9078347B2 (en) * 2010-07-30 2015-07-07 Kyocera Corporation Electronic component housing unit, electronic module, and electronic device
US9831540B2 (en) * 2010-09-30 2017-11-28 Aviat U.S., Inc. Systems and methods for improved chip device performance
US8835301B2 (en) * 2011-02-28 2014-09-16 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with insulating buffer layer to reduce stress on semiconductor wafer
US9178261B2 (en) * 2012-07-11 2015-11-03 University Of South Florida Vertical microcoaxial interconnects
CN103974519B (zh) * 2013-01-29 2017-02-08 江苏传艺科技股份有限公司 印刷电路板
CN103200767B (zh) * 2013-03-07 2018-05-29 深圳市福智软件技术有限公司 一种既适于rf测试又适于同轴线焊接的端口
US8911240B2 (en) * 2013-03-15 2014-12-16 Samtec, Inc. Right-angle board-mounted connectors
US9478494B1 (en) 2015-05-12 2016-10-25 Harris Corporation Digital data device interconnects
US9437911B1 (en) * 2015-05-21 2016-09-06 Harris Corporation Compliant high speed interconnects
TWI563718B (en) * 2015-06-11 2016-12-21 Univ Nat Taipei Technology Vertical Transition Structure
US10727391B2 (en) 2017-09-29 2020-07-28 International Business Machines Corporation Bump bonded cryogenic chip carrier
US10601096B2 (en) 2018-02-12 2020-03-24 International Business Machines Corporation Reduced thermal resistance attenuator on high-thermal conductivity substrates for quantum applications
US10505245B2 (en) 2018-02-12 2019-12-10 International Business Machines Corporation Microwave attenuators on high-thermal conductivity substrates for quantum applications
TWI677133B (zh) 2018-03-22 2019-11-11 國立交通大學 天線之信號線轉換結構
CN108336485B (zh) * 2018-03-28 2023-10-27 一汽-大众汽车有限公司 一种超宽频共平面天线
US20220384928A1 (en) * 2019-10-29 2022-12-01 Nippon Telegraph And Telephone Corporation High-Frequency Line Connecting Structure
TWI786414B (zh) * 2020-06-30 2022-12-11 連騰科技股份有限公司 傳輸線結構
CN112086371B (zh) * 2020-08-19 2023-03-14 中国电子科技集团公司第二十九研究所 宽带射频板级互连集成方法、结构及装置
CN114006139B (zh) * 2021-10-22 2022-08-05 成都西科微波通讯有限公司 一种基于htcc的超宽带毫米波垂直互联结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346732B2 (ja) * 1997-11-21 2002-11-18 京セラ株式会社 高周波測定用基板
FR2789232A1 (fr) * 1999-01-28 2000-08-04 Cit Alcatel Module de circuit hyperfrequence et son dispositif de connexion a un autre module
US6417747B1 (en) * 2001-08-23 2002-07-09 Raytheon Company Low cost, large scale RF hybrid package for simple assembly onto mixed signal printed wiring boards
JP2003332487A (ja) * 2002-05-14 2003-11-21 Nec Engineering Ltd 高周波ic接続構造
JP2004221944A (ja) * 2003-01-15 2004-08-05 Kyocera Corp 高周波用配線基板
JP2004311567A (ja) * 2003-04-03 2004-11-04 Sumitomo Metal Electronics Devices Inc 高周波パッケージ
US7898356B2 (en) * 2007-03-20 2011-03-01 Nuvotronics, Llc Coaxial transmission line microstructures and methods of formation thereof
TWI360912B (en) * 2008-04-25 2012-03-21 Univ Nat Chiao Tung Vertical transition structure

Also Published As

Publication number Publication date
TWI360912B (en) 2012-03-21
JP2009267319A (ja) 2009-11-12
US7940143B2 (en) 2011-05-10
US8169276B2 (en) 2012-05-01
US20110121923A1 (en) 2011-05-26
US20090267201A1 (en) 2009-10-29
TW200945656A (en) 2009-11-01

Similar Documents

Publication Publication Date Title
JP4814911B2 (ja) 高周波遷移線の垂直遷移構造
US9812750B2 (en) High frequency band pass filter with coupled surface mount transition
US9748664B2 (en) Semiconductor device, transmission system, method for manufacturing semiconductor device, and method for manufacturing transmission system
JPH1141010A (ja) ストリップ線路−導波管変換器
KR20050065038A (ko) 비수직 비아가 구비된 인쇄회로기판 및 패키지
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
US6643924B2 (en) Method of manufacturing a distributed constant filter circuit module
US10325850B1 (en) Ground pattern for solderability and radio-frequency properties in millimeter-wave packages
Samanta Cost-effective technologies for next-generation system on package: Multilayer transmission lines and interconnects for 5G and millimeter-wave
JP3631667B2 (ja) 配線基板およびその導波管との接続構造
JP3194445B2 (ja) 高周波用回路基板の信号回路
JP2006042098A (ja) 高周波用配線基板
JP4587625B2 (ja) 配線基板とその実装構造
JP4462782B2 (ja) 高周波用配線基板
JP3935082B2 (ja) 高周波用パッケージ
US6700181B1 (en) Method and system for broadband transition from IC package to motherboard
JP4377725B2 (ja) 高周波用配線基板
JP2011155042A (ja) 配線基板
JP2002299502A (ja) 高周波半導体素子収納用パッケージ
US11658374B2 (en) Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same
JP4031999B2 (ja) 配線基板
WO2021258270A1 (zh) 一种电路板、电子设备和电路板的加工方法
JP2000357763A (ja) 高周波回路基板
JP2012248797A (ja) 配線基板
US20230262893A1 (en) Circuit board, manufacturing method thereof, and electronic device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110826

R150 Certificate of patent or registration of utility model

Ref document number: 4814911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250