JP4031999B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP4031999B2 JP4031999B2 JP2003052650A JP2003052650A JP4031999B2 JP 4031999 B2 JP4031999 B2 JP 4031999B2 JP 2003052650 A JP2003052650 A JP 2003052650A JP 2003052650 A JP2003052650 A JP 2003052650A JP 4031999 B2 JP4031999 B2 JP 4031999B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- opening
- hole
- signal
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は配線基板に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２００１−１６０５９８号公報
【０００３】
ＬＳＩやＩＣなどの半導体部品を搭載したり、あるいは基板内部に種々の厚膜印刷素子を作りこんだりした配線基板として、ガラス強化樹脂等で構成された板状コアの両面に、樹脂誘電体層と金属導体層とを交互に積層した多層配線基板が使用されている。金属導体層は信号伝送用の配線部を含むが、近年、高クロック周波数のコンピュータ機器や光通信機器などに使用する基板においては、取り扱う信号周波数も１ＧＨｚを超える高周波帯域となり、配線部もストリップラインやマイクロストリップラインなどの、高周波用シールド線路が採用されている。
【０００４】
上記のような多層配線基板においては、配線部の信号伝送効率を高めるための常套的手段として特性インピーダンスを規定値（５０Ω）に整合させることが行なわれている。ストリップラインやマイクロストリップラインは、面導体（グランド層や電源層）と線路との対向間隔や線幅及び間に挟む誘電体の誘電率などをパラメータとして、規定の特性インピーダンスを有した伝送線路構造を、分布定数回路理論に基づいて設計可能である。
【０００５】
多層配線基板において信号伝送経路は、板状コアの第一主表面側に形成されたパッド（例えば半導体部品とフリップチップ接続するための半田ランドである）から、第二主表面側に形成されたパッド（例えばマザーボードと接続するためのＢＧＡあるいはＰＧＡパッドである）に至る形で形成される。この場合、導体層内を引き回される導体線路部分は、上記のごとく、高周波用シールド線路の形態毎に周知の理論設計手法により、希望の特性インピーダンスを比較的容易に実現できる。しかし、基板の実製品への組み込みを考えた場合は、あくまで多層配線基板全体としての、すなわちパッド−パッド間の全体にて信号伝送経路の特性インピーダンスが規定値に整合していることが求められる。
【０００６】
信号伝送経路上には、ストリップラインやマイクロストリップラインなど、特性インピーダンスが理論的に規定された線路部分（以下、標準インピーダンス部分という）以外に、ビア導体や、板状コアを貫通するスルーホール導体部分、さらには、基板表面に配置されるパッド自身など、規定値の特性インピーダンスを有さない部分（以下、標準外インピーダンス部分ともいう）が少なからず混在する。これらは、いずれもインピーダンス不整合の原因となる。この場合、標準インピーダンス部分をなすストリップラインやマイクロストリップラインの、線幅あるいは誘電体層厚などを変更してインピーダンス整合を図ることが考えられるが、これは標準外インピーダンス部分のしわ寄せを、いわば標準インピーダンス部分に押し付けるようなやり方であり、基板全体の設計変更にまでその影響が及ぶ可能性も大きいため、なるべく行ないたくない事情がある。
【０００７】
標準外インピーダンス部分は、例えばビアやスルーホール導体は、標準インピーダンス部分であれば本来随伴するはずの面導体（グランドあるいは電源）が存在しないためキャパシタンスが小さくなり、標準インピーダンス部分よりもリアクタンスが大きくなる傾向にある。一方、導体パッドは、その周囲を取り囲む形で配置された、あるいは誘電体層を隔てて対向する形で配置された面導体との間に大きな寄生キャパシタンスを形成するので、リアクタンスが逆に小さくなる傾向にある。さらに、キャパシタンスとインダクタンスとの間に結合が形成されると、インピーダンスの周波数特性ゼロや極を生じ、希望の周波数帯でのインピーダンス整合に少なからず影響を与える。
【０００８】
例えば、電極パッドを含む基板においては、特許文献１に、次のような方法によりインピーダンス整合を図る方法が提案されている。すなわち、電極パッドの直径をｗとし、誘電体層を挟んで対向する面導体層において電極パッド直下位置に形成されたビア用開口の内縁と電極パッド外縁との面内方向距離をｄとして、０＜ｄ≦ｗとする。これにより、電極パッドと面導体層との間に形成される寄生キャパシタンスが大幅に縮小され、電極パッドを形成することによるインピーダンス不整合が解消される、というものである。
【０００９】
【発明が解決しようとする課題】
しかし、上記のような標準外インピーダンス部分を含む信号伝送経路のインピーダンス整合を考える場合、上記ビアや信号用スルーホール導体、あるいは導体パッドなど要素は、いずれも伝送経路のリアクタンス項（インピーダンスの虚数部分）を変化させる点に注意しなければならない。つまり、これら標準外インピーダンス部分が形成されると、想定されるインピーダンス整合状態に対する差分項が、信号周波数に依存するリアクタンス項の形となって表れるから、インピーダンスの周波数特性にも大きな変化が生ずる。特に、インダクタンス項やキャパシタンス項への寄与が異なる多数の標準外インピーダンス部分が含まれていたり、あるいは標準外インピーダンス部分のほかに、構造上明確に把握できない寄生キャパシタンスや寄生インダクタンス（以下、総称して寄生リアクタンスという）を生じていると、キャパシタンスとインダクタンスとの結合挙動が複雑化し、インピーダンスの周波数特性を理論的に追跡することは事実上不可能となる。
【００１０】
従って、特許文献１のように、電極パッドなどの標準外インピーダンス部分を個別に解析して、そのリアクタンス項の影響を対症療法的に縮小する手法では、所望の信号周波数において、パッド−パッド間における伝送経路全体のインピーダンス整合を達成できなくなってしまう不具合につながる。特に寄生リアクタンスの影響が大きくなる１ＧＨｚ以上の高周波帯域では、インピーダンス不整合による伝送効率の悪化が著しくなる。
【００１１】
本発明の課題は、線路導体および板状コアに形成された信号用スルーホール導体や、ビアを介して、基板の表裏にまたがるパッド−パッド間の信号伝送経路全体のインピーダンス整合を、所望の信号周波数において容易に実現できる配線基板を提供することにある。
【００１２】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために、本発明の配線基板の第一は、
板状コアの第一主表面上に該板状コアに近い側から、第一面導体を含む第一導体層、第一誘電体層、導体線路を含む第二導体層及び第二誘電体層がこの順序にて積層形成され、
導体線路の第一端部に対向する位置において、板状コアを板厚方向に貫く形で信号用スルーホールが形成され、当該信号用スルーホールの内面が信号用スルーホール導体にて覆われてなり、該信号用スルーホール導体の第一主表面側の端部が、第一誘電体層を貫く第一信号用ビア導体を介して導体線路の第一端部に接続され、他方、板状コアの第二主表面側には、信号用スルーホール導体の該第二主表面側の端部に接続された第二経路端パッドが配置され、
他方、導体線路の第二端部に、第二誘電体層を貫く第二信号用ビア導体が接続してなり、第二誘電体層上に第二信号用ビア導体と導通する第一経路端パッドが配置されてなり、さらに、
導体線路、信号用ビア導体及び信号用スルーホール導体にて構成された、第一経路端パッドから第二経路端パッドに至る信号用伝送経路の特性インピーダンスを調整するための第一インピーダンス調整用開口が、第一面導体において、導体線路の第二端部への対向位置に形成されてなり、
板状コアの第二主表面上に該板状コアに近い側から、第三面導体を含む第四導体層、第三誘電体層、第四面導体を含む第五導体層、第四誘電体層及び第五面導体を含む第六導体層がこの順序にて積層形成され、
第四導体層において、第三面導体の、信号用スルーホール導体に対応する位置にスルーホール用開口が形成され、該スルーホール用開口の内側に、信号用スルーホール導体と導通するスルーホール用パッドが、スルーホール用開口との間に環状の隙間を形成する形で配置されてなり、
第五導体層において、第四面導体の、信号用スルーホール導体に対応する位置にビア用開口が形成され、該ビア用開口の内側に、スルーホール用パッドに接続するとともに第三誘電体層と第四誘電体層とを貫通する第三信号用ビア導体が配置され、
第六導体層において、第五面導体の、信号用スルーホール導体に対応する位置に第二経路端パッド用開口が形成され、該第二経路端パッド用開口の内側に、第三信号用ビア導体と導通する形で第二経路端パッドが、第二経路端パッド用開口との間に環状の隙間を形成する形で配置され、
スルーホール用パッド、ビア用開口、第二経路端パッド及び第二経路端パッド用開口が全て同心的に配置され、かつ、スルーホール用パッドの外径をｄ３、ビア用開口の内径をｄ４、第二経路端パッド用開口の内径をｄ５として、ビア用開口をインピーダンス調整開口として、ｄ３≦ｄ４≦ｄ５の範囲内にて該ビア用開口の内径ｄ４が調整されてなることを特徴とする。
【００１３】
この構成では、導体線路の第二端部と第一経路端パッドとを接続するビアを第二信号用ビアとしたとき、導体線路を挟んで該第二信号用ビアと反対側に位置する第一面導体に、導体線路の第二端部に対向する形で第一インピーダンス調整用開口を設けている。第一面導体の導体線路に対向する部分は、本来は線路導体とともに規定の特性インピーダンスを有するストリップラインやマイクロストリップライン（標準インピーダンス部分）を形成する部分でもあるが、他方、２つの誘電体層を挟んではいるものの、第一経路端パッドとの間にも比較的大きな寄生キャパシタンスを生じる。その結果、ここに開口を形成することにより、上記寄生キャパシタンスがいわば調整マージンとなって、信号用伝送経路全体の特性インピーダンスを比較的大きな幅で調整することができる。従って、第一経路端パッドから第二経路端パッドに至る信号用伝送経路に、インピーダンス不整合の原因となるビアや信号用スルーホール導体、あるいは導体パッドなどの標準外インピーダンス部分が数多く含まれているにもかかわらず、開口寸法の調整により、信号用伝送経路の特性インピーダンスを規定値への整合方向に容易に調整することができ、構造上明確に把握できない寄生キャパシタンスや寄生インダクタンスの影響も縮小することができる。
【００１４】
また、本発明の配線基板の第二は、
板状コアの第一主表面上に該板状コアに近い側から、第一面導体を含む第一導体層、第一誘電体層、導体線路を含む第二導体層、第二誘電体層及び第二面導体を含む第三導体層がこの順序にて積層形成され、
導体線路が第一面導体及び第二面導体に挟まれる形でストリップラインを形成してなり、
導体線路の第一端部に対向する位置において、板状コアを板厚方向に貫く形で信号用スルーホールが形成され、当該信号用スルーホールの内面が信号用スルーホール導体にて覆われてなり、該信号用スルーホール導体の第一主表面側の端部が、第一誘電体層を貫く第一信号用ビア導体を介して導体線路の第一端部に接続され、他方、板状コアの第二主表面側には、信号用スルーホール導体の該第二主表面側の端部に接続された第二経路端パッドが配置され、
第二面導体における導体線路の第一端部への対向位置に、信号用伝送経路の特性インピーダンスを調整するための第二インピーダンス調整用開口が設けられてなり、
板状コアの第二主表面上に該板状コアに近い側から、第三面導体を含む第四導体層、第三誘電体層、第四面導体を含む第五導体層、第四誘電体層及び第五面導体を含む第六導体層がこの順序にて積層形成され、
第四導体層において、第三面導体の、信号用スルーホール導体に対応する位置にスルーホール用開口が形成され、該スルーホール用開口の内側に、信号用スルーホール導体と導通するスルーホール用パッドが、スルーホール用開口との間に環状の隙間を形成する形で配置されてなり、
第五導体層において、第四面導体の、信号用スルーホール導体に対応する位置にビア用開口が形成され、該ビア用開口の内側に、スルーホール用パッドに接続するとともに第三誘電体層と第四誘電体層とを貫通する第三信号用ビア導体が配置され、
第六導体層において、第五面導体の、信号用スルーホール導体に対応する位置に第二経路端パッド用開口が形成され、該第二経路端パッド用開口の内側に、第三信号用ビア導体と導通する形で第二経路端パッドが、第二経路端パッド用開口との間に環状の隙間を形成する形で配置され、
スルーホール用パッド、ビア用開口、第二経路端パッド及び第二経路端パッド用開口が全て同心的に配置され、かつ、スルーホール用パッドの外径をｄ３、ビア用開口の内径をｄ４、第二経路端パッド用開口の内径をｄ５として、ビア用開口をインピーダンス調整開口として、ｄ３≦ｄ４≦ｄ５の範囲内にて該ビア用開口の内径ｄ４が調整されてなることを特徴とする。
【００１５】
この構成では、導体線路の第一端部と信号用スルーホール導体とを接続するビアを第一信号用ビアとしたとき、導体線路を挟んで該第一信号用ビアと反対側に位置する第二面導体に、導体線路の第一端部に対向する形で第二インピーダンス調整用開口を設けている。第二面導体の導体線路に対向する部分は、本来は線路導体とともに規定の特性インピーダンスを有するストリップライン（標準インピーダンス部分）を形成する部分でもあるが、ここに第二インピーダンス調整用開口を設けることにより、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンを確保することができ、ひいては所望の周波数帯にて信号用伝送経路の特性インピーダンスを、規定値に対する整合方向に容易に調整することができる。
【００１６】
また、本発明の配線基板の第一と第二とは単独で実施することもできるが、互いに組み合わせることも可能である。すなわち、本発明の配線基板の第一において、第一インピーダンス調整用開口の他に、さらに、
板状コアの第一主表面上に該板状コアに近い側から、第一面導体を含む第一導体層、第一誘電体層、導体線路を含む第二導体層、第二誘電体層及び第二面導体を含む第三導体層がこの順序にて積層形成され、
導体線路が第一面導体及び第二面導体に挟まれる形でストリップラインを形成してなり、
第二面導体に第二信号用ビア導体を取り囲む形で第一経路端パッド用開口が形成されてなり、該第一経路端パッド用開口の内側に、第二信号用ビア導体と導通する第一経路端パッドが第一経路端パッド用開口との間に環状の隙間を形成する形で配置されてなり、
第二面導体における導体線路の第一端部への対向位置に、信号用伝送経路の特性インピーダンスを調整するための第二インピーダンス調整用開口が設けられた構造とすることができる。
【００１７】
これにより、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンをより拡大することができ、ひいては所望の周波数帯にて信号用伝送経路の特性インピーダンスを、規定値に対する整合方向に一層容易に調整することができる。また、第一インピーダンス調整用開口近傍の寄生キャパシタンスと、第二インピーダンス調整用開口近傍の寄生キャパシタンスとは、いずれも開口が対向する信号伝送経路側の導体形状や面積が異なるため（例えば後者の場合は、関与する導体は主に伝送線路とビア導体であるが、前者の場合はこれにやや大面積の第一経路端パッドも加わる）、結合する導体側のインダクタンスの分布も異なる。従って、開口寸法を変化させたときのＬ／Ｃ結合の変化挙動も顕著に相違する。従って、各インピーダンス調整開口は、その内径調整によりインピーダンス調整効果が現れる周波数帯も異なったものとなる。従って、上記のごとく、開口形成される面導体との間に寄生キャパシタンスを形成する信号伝送経路側の導体の形状、寸法及び前記面導体との相対的位置関係の少なくともいずれかが相違する複数種類のインピーダンス調整用開口を組み合わせて設けることで、より広い周波数帯でのインピーダンス調整が可能となるほか、希望する周波数帯を選んでインピーダンス調整を行なうことができるようになるなど、調整の自由度が大幅にアップする効果が新たに得られる。
【００１８】
第一インピーダンス調整用開口の内径をｄ１、第一経路端パッドの外径をｄ２としたとき、第一インピーダンス調整用開口の内径ｄ１はｄ１≦ｄ２の範囲内にて調整することが望ましい。これは、第一経路端パッドと第一インピーダンス調整用開口とを同寸法（つまりｄ１＝ｄ２）としたとき、第一面導体と第一経路端パッドとの寄生キャパシタンスによるリアクタンス調整マージンがほぼ食いつぶされ、信号用伝送経路に対する特性インピーダンスの調整効果は頭打ちとなる。そして、ｄ１＞ｄ２とする形で第一インピーダンス調整用開口を拡大すると、線路導体に対向する面導体部分が不足し、逆に信号漏洩による損失が著しくなるためである。
【００１９】
なお、第二インピーダンス調整用開口の内径も、この位置にはシールド用の導体が随伴しない第一信号用ビアが形成されるため、信号漏洩による損失が著しくならない程度に設定するのが望ましい。例えば、線路導体の幅をｗとすれば、第二インピーダンス調整用開口の内径ｄ７は、ｄ７＜５ｗの範囲で調整するのがよい。
【００２０】
本発明は、特に寄生リアクタンスの影響が大きくなる１ＧＨｚ以上（例えば１０ＧＨｚまで、特に５ＧＨｚまで）の高周波帯域において、信号伝送経路全体にわたるインピーダンス整合の改善効果、ひいては伝送効率の向上効果を特に著しく発揮する。
【００２１】
次に本発明の配線基板の第一及び第二（ないしそれらの組み合わせ）にはさらに以下の要件を付加することができる。すなわち、
板状コアの第二主表面上に該板状コアに近い側から、第三面導体を含む第四導体層、第三誘電体層、第四面導体を含む第五導体層、第四誘電体層及び第五面導体を含む第六導体層がこの順序にて積層形成され、
第四導体層において、第三面導体の、信号用スルーホール導体に対応する位置にスルーホール用開口が形成され、該スルーホール用開口の内側に、信号用スルーホール導体と導通するスルーホール用パッドが、スルーホール用開口との間に環状の隙間を形成する形で配置されてなり、
第五導体層において、第四面導体の、信号用スルーホール導体に対応する位置にビア用開口が形成され、該ビア用開口の内側に、スルーホール用パッドに接続するとともに第三誘電体層と第四誘電体層とを貫通する第三信号用ビア導体が配置され、
第六導体層において、第五面導体の、信号用スルーホール導体に対応する位置に第二経路端パッド用開口が形成され、該第二経路端パッド用開口の内側に、第三信号用ビア導体と導通する形で第二経路端パッドが、第二経路端パッド用開口との間に環状の隙間を形成する形で配置され、
スルーホール用パッド、ビア用開口、第二経路端パッド及び第二経路端パッド用開口が全て同心的に配置され、かつ、スルーホール用パッドの外径をｄ３、ビア用開口の内径をｄ４、第二経路端パッド用開口の内径をｄ５として、ビア用開口をインピーダンス調整開口として、ｄ３≦ｄ４≦ｄ５の範囲内にて該ビア用開口の内径ｄ４が調整されてなるものとして構成することができる。
【００２２】
板状コアの第二主表面側には、ＬＳＩやＩＣ等に必要な、マザーボード側とのグランドないし電源との多数の接続を取るために、グランド層あるいは電源層として機能する面導体が複数層に形成することが有効である。また、第一主表面側のパッドである第一経路端パッドは、ＬＳＩやＩＣ等をフリップチップ接続する半田ランド等として形成されるので、比較的小寸法であるのに対し、第二主表面側のパッドである第二経路端パッドは、マザーボードとＢＧＡ接続あるいはＰＧＡ接続等のために、第一経路端パッドよりは大寸法に形成される。そして、該第二主表面側において上記のように３つの面導体層を形成し、かつ、スルーホール用パッド、ビア用開口、第二経路端パッド及び第二経路端パッド用開口が全て同心的に配置される場合、上記ｄ３≦ｄ４≦ｄ５の範囲内にてビア用開口内径ｄ４を調整することにより、比較的面積の大きい第二経路端パッドと、３層の中央に位置する第五面導体との寄生キャパシタンスを利用して該内径ｄ４に応じ、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンをより大きな幅で調整することができる。その結果、所望の周波数帯にて信号用伝送経路の特性インピーダンスを、規定値に対する整合方向により容易に調整することができる。特に、インピーダンス不整合の要因となりやすい信号用スルーホール導体の影響も、ビア用開口内径ｄ４による上記調整マージンにより、効果的に縮小することができる。
【００２３】
また、標準外インピーダンス部分である第二経路端パッド、スルーホール用パッド（及び信号用スルーホール導体）は、伝送線路（通常一定幅に形成される）とは形状が全く異なり、また大面積であるので、インダクタンスの分布も伝送線路とは全く異なる。従って、開口寸法を変化させたときのＬ／Ｃ結合の変化挙動も顕著に相違する。そこで、ビア用開口（インピーダンス調整用開口）の内径調整を、第一主表面側の第一ないし第二インピーダンス調整用開口の内径調整と組み合わせることで、インピーダンス調整可能な周波数帯域がさらに拡がり、調整の自由度が一層向上する。
【００２４】
この場合、第二経路端パッドの外径をｄ６として、ｄ３≦ｄ４＜ｄ６の範囲内にてビア用開口の内径ｄ４を調整しておくことが望ましい。これは、第二経路端パッドとビア用開口とを同寸法（つまりｄ４＝ｄ６）としたとき、第二経路端パッドと第五面導体との寄生キャパシタンスによるリアクタンス調整マージンがほぼ食いつぶされ、信号用伝送経路に対する特性インピーダンスの調整効果は頭打ちとなる。そして、ｄ４＞ｄ６とする形でビア用開口を拡大すると、第三ビアや信号用スルーホール導体への遮蔽効果が不足し、信号漏洩による損失が著しくなるためである。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明の配線基板の一実施形態を模式的に示す断面図である。配線基板１は、耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）等で構成された板状の板状コア２を有する。
【００２８】
板状コア２の第一主表面ＭＰ１上には、該板状コア２に近い側から、第一面導体５を含む第一導体層Ｍ１、第一誘電体層Ｖ１、導体線路７を含む第二導体層Ｍ２、第二誘電体層Ｖ２及び第二面導体９を含む第三導体層Ｍ３がこの順序にて積層形成されている。導体線路７は、第一面導体５及び第二面導体９に挟まれる形でストリップラインを形成している。導体線路７の第一端部に対向する位置において、板状コア２には、これを板厚方向に貫く形でドリル等により穿設された信号用スルーホール１２が形成されている。信号用スルーホール１２の内面は信号用スルーホール導体３０にて覆われ、その内側はエポキシ樹脂等の樹脂製穴埋め材３１により充填されている。他方、第二面導体９には、図２にも示すように、第二信号用ビア導体３４ｂを取り囲む形で第一経路端パッド用開口９ａが形成されてなり、該第一経路端パッド用開口９ａの内側に、第二信号用ビア導体３４ｂと導通する第一経路端パッド１０が第一経路端パッド用開口９ａとの間に環状の隙間１０ｃを形成する形で配置されている。
【００２９】
信号用スルーホール導体３０の第一主表面ＭＰ１側の端部は、第一誘電体層Ｖ１を貫く第一信号用ビア導体３４ａを介して導体線路７の第一端部に接続されている。一方、導体線路７の第二端部には、第二誘電体層Ｖ２を貫く第二信号用ビア導体３４ｂが接続してなり、第二誘電体層Ｖ２上に第二信号用ビア導体３４ｂと導通する第一経路端パッド１０が配置されている。
【００３０】
次に、板状コア２の第二主表面ＭＰ２上には、該板状コア２に近い側から、第三面導体１５を含む第四導体層Ｍ１１、第三誘電体層Ｖ１１、第四面導体１７を含む第五導体層Ｍ１２、第四誘電体層Ｖ１２及び第五面導体１９を含む第六導体層Ｍ１３がこの順序にて積層形成されている。第四導体層Ｍ１１において、第三面導体１５の、信号用スルーホール導体３０に対応する位置にスルーホール用開口１５ａが形成されている。該スルーホール用開口１５ａの内側には、信号用スルーホール導体３０と導通するスルーホール用パッド１８が、スルーホール用開口１５ａとの間に環状の隙間１８ｃを形成する形で配置されている。また、第五導体層Ｍ１２において、第四面導体１７の、信号用スルーホール導体３０に対応する位置にビア用開口１７ａが形成されている。該ビア用開口１７ａの内側には、スルーホール用パッド１８に接続するとともに第三誘電体層Ｖ１１と第四誘電体層Ｖ１２とを貫通する第三信号用ビア導体３４ｃ，３４ｄが配置されている。第三信号用ビア導体３４ｃ，３４ｄは、第三誘電体層Ｖ１１側のビア導体３４ｃと第四誘電体層Ｖ１２側のビア導体３４ｄとは、ビアパッド３４ｐを介して重ね合わされたスタックドビアを形成している。スルーホール用パッド１８、ビア用開口１７ａ、第二経路端パッド２０及び第二経路端パッド用開口１９ａは、全て同心的に配置されている。
【００３１】
各誘電体層Ｖ１，Ｖ２，Ｖ１１，Ｖ１２は樹脂誘電体シートにて形成され、具体的には感光性樹脂組成物にて構成されたビルドアップ層とされている。本実施形態において、該感光性樹脂組成物はエポキシ樹脂等にて構成され、ＳｉＯ２よりなる絶縁フィラーを１０質量％以上３０質量％以下の比率にて配合したものであり、比誘電率εが２〜４（例えば３程度）に調整されている。なお、誘電体層は非感光性樹脂組成物で構成してもよいし、樹脂等の高分子材料以外にセラミック誘電体で形成することも可能である。
【００３２】
他方、第一経路端パッド１０は、集積回路などの半導体部品（図示せず）をフリップチップ実装するための半田ランドであり、無電解Ｎｉ−Ｐメッキ層をＡｕメッキ層で覆った構造を有する。また、第二経路端パッド２０は、ＢＧＡやＰＧＡなどの周知の接続形態にて、配線基板１をマザーボードなどの主基板に接続するためのランドであり、同様に、無電解Ｎｉ−Ｐメッキ層をＡｕメッキ層で覆った構造を有する。そして、第三導体層Ｍ３及び第六導体層Ｍ１３上に、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層ＳＲ１，ＳＲ２が形成されている。第三導体層Ｍ３側のソルダーレジスト層ＳＲ１には、半田ランドをなす第一経路端パッド１０を露出させるために、該第一経路端パッド１０に一対一に対応する形で開口部１０ｄが形成されてなる。なお、第一経路端パッド１０と第二経路端パッド２０とは、それぞれ図では１個のみ描いているが、実際には搭載する半導体部品の端子数に応じて複数個（例えばアレー状に）形成される。
【００３３】
また、面導体５，９，１５，１７，１９はグランド層又は電源層として使用されるものであり、基板第二主表面側のランド（第二経路端パッド２０）のいずれかを介してマザーボード側のグランド端子又は電源端子と接続される。本実施形態では、面導体５，１７が電源層であり、面導体９，１５，１９がグランド層である。なお、電源層が交流的に接地される場合、面導体は、電源層もグランド層も、いずれも機能的には電位基準（あるいは電位ゼロ点）を与える導体層として把握できる。
【００３４】
次に、第一面導体５における導体線路７の第二端部への対向位置には、信号用伝送経路の特性インピーダンスを調整するための第一インピーダンス調整用開口５ｂが設けられている。また、第二面導体９における導体線路７の第一端部への対向位置に、信号用伝送経路の特性インピーダンスを調整するための第二インピーダンス調整用開口９ｂが設けられている。図３は、これらインピーダンス調整用開口５ｂ，９ｂの形成形態の一例を、平面視にて表したものである
【００３５】
図１に戻り、第一面導体５と第二面導体９の導体線路７に対向する部分は、線路導体７とともにストリップラインを形成し、ビア層Ｖ１及びＶ２の誘電率及び厚さと、線路導体７の線幅及び厚み（ただし、表皮効果が優位となる高周波帯域では、厚みはそれほど重要でなくなる）により、特性インピーダンスが規定値（例えば５０Ω）となるように設計される。上記のごとく、第一経路端パッド１０から第二経路端パッド２０に至る信号用伝送経路には、ストリップラインとして構成された部分（標準インピーダンス部分）以外に、ストリップラインをなさないビア導体３４ｂ，３４ａ，３４ｃ，３４ｄ，信号用スルーホール導体３０、第一経路端パッド１０、第二経路端パッド２０などが含まれている。これらの要素は、面導体５，９によるシールド効果が及びにくく、当然、ストリップラインとはインピーダンス等価回路構造も異なる標準外インピーダンス部分をなす。従って、標準インピーダンス部分を規定の特性インピーダンス値にて設計しても、標準外インピーダンス部分の影響によって、そのままでは第一経路端パッド１０から第二経路端パッド２０に至る信号用伝送経路の全体の特性インピーダンスは規定値から複素的にシフトし、インピーダンス不整合を生じてしまう。
【００３６】
しかしながら、図１の実施形態においては、第一面導体５に第一インピーダンス調整用開口５ｂが、第二面導体９に第二インピーダンス調整用開口９ｂがそれぞれ設けられており、各々その開口寸法の調整により、信号用伝送経路の特性インピーダンスを規定値への整合方向に容易に調整することができる。例えば、信号用伝送経路の希望する周波数での特性インピーダンス（あるいはその逆数であるアドミタンス）を、開口５ｂ，９ｂの寸法（内径）を変えながらシミュレーションし、その結果をスミスチャート上にプロットして、該スミスチャートの中心点に最も接近するプロット点を与える開口５ｂ，９ｂの寸法を見出せばよい。開口５ｂ，９ｂの寸法変化により特に大きく変化するのは、面導体と伝送線路あるいはパッドとの間の寄生キャパシタンスであり、信号伝送経路の特性インピーダンスに対しては、等価回路的には伝送線路に対する並列キャパシタンスの変化をもたらす。従って、開口寸法による該寄生キャパシタンスの増減は、例えばアドミタンス表示のスミスチャートを用いる場合、アドミタンスプロット点を等サセプタンス円上にて移動させる効果となって現れる。特に、第一面導体５は、２つの誘電体層を挟んではいるものの、第一経路端パッド１０との間にも比較的大きな寄生キャパシタンスを生じるので、該第一面導体５に形成される第一インピーダンス調整用開口５ｂはインピーダンスの調整マージンを大きく設定できる利点がある。
【００３７】
図４に示すように、第一インピーダンス調整用開口５ｂの内径をｄ１、第一経路端パッド１０の外径をｄ２とすれば、ｄ１＜ｄ２のとき、第一面導体５と第一経路端パッド１０との間には、図中に一点鎖線で示すように、径差ｔ＝ｄ１−ｄ２に相当する重なりが生じ、これが寄生キャパシタンスによるリアクタンス調整マージンとなる。ｔが小さいほど寄生キャパシタンスは小さくなり、リアクタンスは大きくなる。しかし、この効果はｔ＝０（つまり、ｄ１＝ｄ２：本実施形態ではこの条件を採用している）でほぼ頭打ちとなる。ｄ１＞ｄ２とすることもできるが、リアクタンス調整効果は小さくなるので、線路導体７に対するシールド効果の低下、すなわち信号漏洩による損失が過度に生じないよう、該領域ではｄ１をむやみに大きくしないことが望ましいといえる。前述の寄生キャパシタンスは開口径を大きくするほど小さくなるから、インピーダンス整合に際してリアクタンス項をなるべく増加させたい場合は、ｄ１をｄ２になるべく近づけることが望ましいといえる。また、第二インピーダンス調整用開口の内径ｄ７は、同様に信号漏洩による損失が過度に生じないよう、線路導体の幅をｗとして、ｄ７＜５ｗの範囲で調整するのがよい。
【００３８】
次に、図５は、本発明の別実施形態の配線基板１００を示すものである。ただし、基本的な構造は図１の配線基板１と同じであり、寸法等も含め共通の要素には共通の符号を付与して詳細な説明は省略するとともに、以下、その相違点についてのみ詳しく説明する。該配線基板１００においては、互いに同心的に配置された第二主表面ＭＰ２側の各要素、すなわちスルーホール用パッド１８の外径をｄ３、ビア用開口１７ａの内径をｄ４、第二経路端パッド用開口１９ａの内径をｄ５として、図６にも示すように、ｄ３≦ｄ４≦ｄ５の範囲内にてビア用開口１７ａの内径ｄ４が調整されてなる。この構成では、比較的面積の大きい第二経路端パッド２０と、３つの面導体１５，１７，１９の中央に位置する第四面導体１７との寄生キャパシタンスを、ビア用開口１７ａの内径ｄ４に応じて調整し、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンをより大きく設定可能としている。特に、１ＧＨｚ以上（例えば１０ＧＨｚまで、特に５ＧＨｚまで）の高周波帯域では、信号用伝送経路全体の特性インピーダンスに占めるリアクタンス項の比率が高くなり、標準外インピーダンス部分のインピーダンス整合に及ぼす悪影響がより著しくなる。しかし、上記の構成では、第一主表面ＭＰ１側のインピーダンス調整用開口５ｂ，９ｂに加え、新たにビア用開口１７ａもインピーダンス調整用開口として活用できるので、信号用伝送経路全体の高周波帯域でのインピーダンス整合を行ないやすい。インピーダンス整合に際してリアクタンス項をなるべく増加させたい場合は、３つの開口を全て拡大方向に調整することで、寄生キャパシタンスがより有効に削減される。また、３つの開口は、いずれも寄生キャパシタンスと伝送経路側の導体インダクタンスとの結合形態が異なり、調整可能な周波数帯域も相違する。例えば、ビア用開口１７ａの開口を大きくするだけでは、所望の周波数域でのインピーダンス整合が必ずしも可能とならない場合があるが、これにインピーダンス調整用開口５ｂ，９ｂの調整効果が加われば、より広い帯域で良好なインピーダンス整合が得られる。
【００３９】
なお、ビア用開口１７ａの内径ｄ４が第二経路端パッド２０の外径ｄ６に等しくなると、ｄ４を拡張することによる、第二経路端パッド２０と第五面導体１７との寄生キャパシタンス削減効果の増加が鈍くなる。ｄ４＞ｄ６とすることもできるが、リアクタンス調整効果は小さくなるので、。第三ビア３４ｃ，３４ｄや信号用スルーホール導体３０へのシールド効果の低下、すなわち信号漏洩による損失が過度に生じないよう、該領域ではｄ４をむやみに大きくしないことが望ましい。そして、寄生キャパシタンスはｄ４を大きくするほど小さくなるから、インピーダンス整合に際してリアクタンス項をなるべく増加させたい場合は、ｄ４をｄ６になるべく近づけることが望ましいといえる（本実施形態ではｄ４＝ｄ６としている）。いずれにしても、ｄ３≦ｄ４とすることで、第五面導体１５とスルーホール用パッド１８との間の寄生キャパシタンスを削減できることには変わりはない。
【００４０】
以下、本発明の効果を確認するための実験結果について説明する。図１及び図５の配線基板１及び１００の各層の厚み、及び各部の寸法（図１及び図５の対応符号を援用してある）を図７のごとくに調整した配線基板を、周知のビルドアップ法により作製した。なお、第一インピーダンス調整用開口５ｂ及び第二インピーダンス開口９ｂの内径はいずれも１１５μｍである。さらに、配線基板１型のものは、ビア用開口１７ａの内径ｄ４を２５０μｍとし（基板試料▲２▼：実施例１）、配線基板１００型のものは、ビア用開口１７ａの内径ｄ４を６９０μｍとした（基板試料▲３▼：実施例２）。さらに、基板試料▲２▼から第一インピーダンス調整用開口５ｂ及び第二インピーダンス開口９ｂをいずれも形成しない配線基板も作製した（基板試料▲１▼：比較例）。
【００４１】
上記基板試料▲１▼〜▲３▼を、第一経路端パッド１０（端子１）が信号入力側となり、第二経路端パッド２０（端子２）が信号出力側となるように、プローブ（特性インピーダンス：５０Ω）を装着し、市販のネットワークアナライザ（アジレント・テクノロジー製：８５１０Ｃ）により５０ＧＨｚまでの周波数帯での、第一経路端パッド１０における反射係数Ｓ１１を測定した。図８は基板試料▲１▼（比較例）の測定結果であるが、５ＧＨｚ付近に減衰極が見られるものの、１ＧＨｚ以上の周波数帯では全般に−２０ｄＢ以上の高い反射係数を示し、良好なインピーダンス整合状態が得られていない。しかし、図９に示すように、インピーダンス調整用開口５ｂ，９ｂを形成した基板試料▲２▼では、少なくとも５ＧＨｚまでの周波数帯で反射係数が−２０ｄＢ未満に改善されている。さらに、図１０に示すように、ビア用開口１７ａを拡張した基板試料▲３▼では、反射係数が−２０ｄＢ未満となる帯域が６ＧＨｚ以上にまで拡張され、かつ１ＧＨｚ以上５ＧＨｚ以下の帯域では反射係数を−２５ｄＢ以下に縮小できている。いずれも、良好なインピーダンス整合状態が得られていることを示している。
【図面の簡単な説明】
【図１】本発明の配線基板の第一実施形態を模式的に示す断面図。
【図２】第一経路端パッドの形成例を示す平面図。
【図３】インピーダンス調整用開口の第一の形成形態を模式的に示す平面図。
【図４】インピーダンス調整用開口の内径調整の概念を示す平面図。
【図５】本発明の配線基板の第二実施形態を模式的に示す断面図。
【図６】インピーダンス調整用開口として機能するビア用開口の内径調整の概念を示す平面図。
【図７】効果確認実験に使用した配線基板の各部の仕様を示す説明図。
【図８】比較例の基板の反射係数の周波数依存性を示すグラフ。
【図９】第一実施形態の基板の反射係数の周波数依存性を示すグラフ。
【図１０】第二実施形態の基板の反射係数の周波数依存性を示すグラフ。
【符号の説明】
１，１００ 配線基板
２ 板状コア
５ 第一面導体
５ｂ 第一インピーダンス調整用開口
７ 導体線路
９ 第二面導体
９ａ 第一経路端パッド用開口
９ｂ 第二インピーダンス調整用開口
１０ 第一経路端パッド
１０ｃ 隙間
１２ 信号用スルーホール
１５ 第三面導体
１５ａ スルーホール用開口
１７ 第四面導体
１７ａ ビア用開口
１８ スルーホール用パッド
１８ｃ 隙間
１９ 第五面導体
２０ 第二経路端パッド
３０ 信号用スルーホール導体
３４ａ 第一信号用ビア導体
３４ｂ 第二信号用ビア導体
３４ｃ，３４ｄ 第三信号用ビア導体
ＭＰ１ 第一主表面
ＭＰ２ 第二主表面
Ｍ１ 第一導体層
Ｍ２ 第二導体層
Ｍ３ 第三導体層
Ｍ１１ 第四導体層
Ｍ１２ 第五導体層
Ｍ１３ 第六導体層
Ｖ１ 第一誘電体層
Ｖ２ 第二誘電体層
Ｖ１１ 第三誘電体層
Ｖ１２ 第四誘電体層
【発明の属する技術分野】
本発明は配線基板に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２００１−１６０５９８号公報
【０００３】
ＬＳＩやＩＣなどの半導体部品を搭載したり、あるいは基板内部に種々の厚膜印刷素子を作りこんだりした配線基板として、ガラス強化樹脂等で構成された板状コアの両面に、樹脂誘電体層と金属導体層とを交互に積層した多層配線基板が使用されている。金属導体層は信号伝送用の配線部を含むが、近年、高クロック周波数のコンピュータ機器や光通信機器などに使用する基板においては、取り扱う信号周波数も１ＧＨｚを超える高周波帯域となり、配線部もストリップラインやマイクロストリップラインなどの、高周波用シールド線路が採用されている。
【０００４】
上記のような多層配線基板においては、配線部の信号伝送効率を高めるための常套的手段として特性インピーダンスを規定値（５０Ω）に整合させることが行なわれている。ストリップラインやマイクロストリップラインは、面導体（グランド層や電源層）と線路との対向間隔や線幅及び間に挟む誘電体の誘電率などをパラメータとして、規定の特性インピーダンスを有した伝送線路構造を、分布定数回路理論に基づいて設計可能である。
【０００５】
多層配線基板において信号伝送経路は、板状コアの第一主表面側に形成されたパッド（例えば半導体部品とフリップチップ接続するための半田ランドである）から、第二主表面側に形成されたパッド（例えばマザーボードと接続するためのＢＧＡあるいはＰＧＡパッドである）に至る形で形成される。この場合、導体層内を引き回される導体線路部分は、上記のごとく、高周波用シールド線路の形態毎に周知の理論設計手法により、希望の特性インピーダンスを比較的容易に実現できる。しかし、基板の実製品への組み込みを考えた場合は、あくまで多層配線基板全体としての、すなわちパッド−パッド間の全体にて信号伝送経路の特性インピーダンスが規定値に整合していることが求められる。
【０００６】
信号伝送経路上には、ストリップラインやマイクロストリップラインなど、特性インピーダンスが理論的に規定された線路部分（以下、標準インピーダンス部分という）以外に、ビア導体や、板状コアを貫通するスルーホール導体部分、さらには、基板表面に配置されるパッド自身など、規定値の特性インピーダンスを有さない部分（以下、標準外インピーダンス部分ともいう）が少なからず混在する。これらは、いずれもインピーダンス不整合の原因となる。この場合、標準インピーダンス部分をなすストリップラインやマイクロストリップラインの、線幅あるいは誘電体層厚などを変更してインピーダンス整合を図ることが考えられるが、これは標準外インピーダンス部分のしわ寄せを、いわば標準インピーダンス部分に押し付けるようなやり方であり、基板全体の設計変更にまでその影響が及ぶ可能性も大きいため、なるべく行ないたくない事情がある。
【０００７】
標準外インピーダンス部分は、例えばビアやスルーホール導体は、標準インピーダンス部分であれば本来随伴するはずの面導体（グランドあるいは電源）が存在しないためキャパシタンスが小さくなり、標準インピーダンス部分よりもリアクタンスが大きくなる傾向にある。一方、導体パッドは、その周囲を取り囲む形で配置された、あるいは誘電体層を隔てて対向する形で配置された面導体との間に大きな寄生キャパシタンスを形成するので、リアクタンスが逆に小さくなる傾向にある。さらに、キャパシタンスとインダクタンスとの間に結合が形成されると、インピーダンスの周波数特性ゼロや極を生じ、希望の周波数帯でのインピーダンス整合に少なからず影響を与える。
【０００８】
例えば、電極パッドを含む基板においては、特許文献１に、次のような方法によりインピーダンス整合を図る方法が提案されている。すなわち、電極パッドの直径をｗとし、誘電体層を挟んで対向する面導体層において電極パッド直下位置に形成されたビア用開口の内縁と電極パッド外縁との面内方向距離をｄとして、０＜ｄ≦ｗとする。これにより、電極パッドと面導体層との間に形成される寄生キャパシタンスが大幅に縮小され、電極パッドを形成することによるインピーダンス不整合が解消される、というものである。
【０００９】
【発明が解決しようとする課題】
しかし、上記のような標準外インピーダンス部分を含む信号伝送経路のインピーダンス整合を考える場合、上記ビアや信号用スルーホール導体、あるいは導体パッドなど要素は、いずれも伝送経路のリアクタンス項（インピーダンスの虚数部分）を変化させる点に注意しなければならない。つまり、これら標準外インピーダンス部分が形成されると、想定されるインピーダンス整合状態に対する差分項が、信号周波数に依存するリアクタンス項の形となって表れるから、インピーダンスの周波数特性にも大きな変化が生ずる。特に、インダクタンス項やキャパシタンス項への寄与が異なる多数の標準外インピーダンス部分が含まれていたり、あるいは標準外インピーダンス部分のほかに、構造上明確に把握できない寄生キャパシタンスや寄生インダクタンス（以下、総称して寄生リアクタンスという）を生じていると、キャパシタンスとインダクタンスとの結合挙動が複雑化し、インピーダンスの周波数特性を理論的に追跡することは事実上不可能となる。
【００１０】
従って、特許文献１のように、電極パッドなどの標準外インピーダンス部分を個別に解析して、そのリアクタンス項の影響を対症療法的に縮小する手法では、所望の信号周波数において、パッド−パッド間における伝送経路全体のインピーダンス整合を達成できなくなってしまう不具合につながる。特に寄生リアクタンスの影響が大きくなる１ＧＨｚ以上の高周波帯域では、インピーダンス不整合による伝送効率の悪化が著しくなる。
【００１１】
本発明の課題は、線路導体および板状コアに形成された信号用スルーホール導体や、ビアを介して、基板の表裏にまたがるパッド−パッド間の信号伝送経路全体のインピーダンス整合を、所望の信号周波数において容易に実現できる配線基板を提供することにある。
【００１２】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために、本発明の配線基板の第一は、
板状コアの第一主表面上に該板状コアに近い側から、第一面導体を含む第一導体層、第一誘電体層、導体線路を含む第二導体層及び第二誘電体層がこの順序にて積層形成され、
導体線路の第一端部に対向する位置において、板状コアを板厚方向に貫く形で信号用スルーホールが形成され、当該信号用スルーホールの内面が信号用スルーホール導体にて覆われてなり、該信号用スルーホール導体の第一主表面側の端部が、第一誘電体層を貫く第一信号用ビア導体を介して導体線路の第一端部に接続され、他方、板状コアの第二主表面側には、信号用スルーホール導体の該第二主表面側の端部に接続された第二経路端パッドが配置され、
他方、導体線路の第二端部に、第二誘電体層を貫く第二信号用ビア導体が接続してなり、第二誘電体層上に第二信号用ビア導体と導通する第一経路端パッドが配置されてなり、さらに、
導体線路、信号用ビア導体及び信号用スルーホール導体にて構成された、第一経路端パッドから第二経路端パッドに至る信号用伝送経路の特性インピーダンスを調整するための第一インピーダンス調整用開口が、第一面導体において、導体線路の第二端部への対向位置に形成されてなり、
板状コアの第二主表面上に該板状コアに近い側から、第三面導体を含む第四導体層、第三誘電体層、第四面導体を含む第五導体層、第四誘電体層及び第五面導体を含む第六導体層がこの順序にて積層形成され、
第四導体層において、第三面導体の、信号用スルーホール導体に対応する位置にスルーホール用開口が形成され、該スルーホール用開口の内側に、信号用スルーホール導体と導通するスルーホール用パッドが、スルーホール用開口との間に環状の隙間を形成する形で配置されてなり、
第五導体層において、第四面導体の、信号用スルーホール導体に対応する位置にビア用開口が形成され、該ビア用開口の内側に、スルーホール用パッドに接続するとともに第三誘電体層と第四誘電体層とを貫通する第三信号用ビア導体が配置され、
第六導体層において、第五面導体の、信号用スルーホール導体に対応する位置に第二経路端パッド用開口が形成され、該第二経路端パッド用開口の内側に、第三信号用ビア導体と導通する形で第二経路端パッドが、第二経路端パッド用開口との間に環状の隙間を形成する形で配置され、
スルーホール用パッド、ビア用開口、第二経路端パッド及び第二経路端パッド用開口が全て同心的に配置され、かつ、スルーホール用パッドの外径をｄ３、ビア用開口の内径をｄ４、第二経路端パッド用開口の内径をｄ５として、ビア用開口をインピーダンス調整開口として、ｄ３≦ｄ４≦ｄ５の範囲内にて該ビア用開口の内径ｄ４が調整されてなることを特徴とする。
【００１３】
この構成では、導体線路の第二端部と第一経路端パッドとを接続するビアを第二信号用ビアとしたとき、導体線路を挟んで該第二信号用ビアと反対側に位置する第一面導体に、導体線路の第二端部に対向する形で第一インピーダンス調整用開口を設けている。第一面導体の導体線路に対向する部分は、本来は線路導体とともに規定の特性インピーダンスを有するストリップラインやマイクロストリップライン（標準インピーダンス部分）を形成する部分でもあるが、他方、２つの誘電体層を挟んではいるものの、第一経路端パッドとの間にも比較的大きな寄生キャパシタンスを生じる。その結果、ここに開口を形成することにより、上記寄生キャパシタンスがいわば調整マージンとなって、信号用伝送経路全体の特性インピーダンスを比較的大きな幅で調整することができる。従って、第一経路端パッドから第二経路端パッドに至る信号用伝送経路に、インピーダンス不整合の原因となるビアや信号用スルーホール導体、あるいは導体パッドなどの標準外インピーダンス部分が数多く含まれているにもかかわらず、開口寸法の調整により、信号用伝送経路の特性インピーダンスを規定値への整合方向に容易に調整することができ、構造上明確に把握できない寄生キャパシタンスや寄生インダクタンスの影響も縮小することができる。
【００１４】
また、本発明の配線基板の第二は、
板状コアの第一主表面上に該板状コアに近い側から、第一面導体を含む第一導体層、第一誘電体層、導体線路を含む第二導体層、第二誘電体層及び第二面導体を含む第三導体層がこの順序にて積層形成され、
導体線路が第一面導体及び第二面導体に挟まれる形でストリップラインを形成してなり、
導体線路の第一端部に対向する位置において、板状コアを板厚方向に貫く形で信号用スルーホールが形成され、当該信号用スルーホールの内面が信号用スルーホール導体にて覆われてなり、該信号用スルーホール導体の第一主表面側の端部が、第一誘電体層を貫く第一信号用ビア導体を介して導体線路の第一端部に接続され、他方、板状コアの第二主表面側には、信号用スルーホール導体の該第二主表面側の端部に接続された第二経路端パッドが配置され、
第二面導体における導体線路の第一端部への対向位置に、信号用伝送経路の特性インピーダンスを調整するための第二インピーダンス調整用開口が設けられてなり、
板状コアの第二主表面上に該板状コアに近い側から、第三面導体を含む第四導体層、第三誘電体層、第四面導体を含む第五導体層、第四誘電体層及び第五面導体を含む第六導体層がこの順序にて積層形成され、
第四導体層において、第三面導体の、信号用スルーホール導体に対応する位置にスルーホール用開口が形成され、該スルーホール用開口の内側に、信号用スルーホール導体と導通するスルーホール用パッドが、スルーホール用開口との間に環状の隙間を形成する形で配置されてなり、
第五導体層において、第四面導体の、信号用スルーホール導体に対応する位置にビア用開口が形成され、該ビア用開口の内側に、スルーホール用パッドに接続するとともに第三誘電体層と第四誘電体層とを貫通する第三信号用ビア導体が配置され、
第六導体層において、第五面導体の、信号用スルーホール導体に対応する位置に第二経路端パッド用開口が形成され、該第二経路端パッド用開口の内側に、第三信号用ビア導体と導通する形で第二経路端パッドが、第二経路端パッド用開口との間に環状の隙間を形成する形で配置され、
スルーホール用パッド、ビア用開口、第二経路端パッド及び第二経路端パッド用開口が全て同心的に配置され、かつ、スルーホール用パッドの外径をｄ３、ビア用開口の内径をｄ４、第二経路端パッド用開口の内径をｄ５として、ビア用開口をインピーダンス調整開口として、ｄ３≦ｄ４≦ｄ５の範囲内にて該ビア用開口の内径ｄ４が調整されてなることを特徴とする。
【００１５】
この構成では、導体線路の第一端部と信号用スルーホール導体とを接続するビアを第一信号用ビアとしたとき、導体線路を挟んで該第一信号用ビアと反対側に位置する第二面導体に、導体線路の第一端部に対向する形で第二インピーダンス調整用開口を設けている。第二面導体の導体線路に対向する部分は、本来は線路導体とともに規定の特性インピーダンスを有するストリップライン（標準インピーダンス部分）を形成する部分でもあるが、ここに第二インピーダンス調整用開口を設けることにより、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンを確保することができ、ひいては所望の周波数帯にて信号用伝送経路の特性インピーダンスを、規定値に対する整合方向に容易に調整することができる。
【００１６】
また、本発明の配線基板の第一と第二とは単独で実施することもできるが、互いに組み合わせることも可能である。すなわち、本発明の配線基板の第一において、第一インピーダンス調整用開口の他に、さらに、
板状コアの第一主表面上に該板状コアに近い側から、第一面導体を含む第一導体層、第一誘電体層、導体線路を含む第二導体層、第二誘電体層及び第二面導体を含む第三導体層がこの順序にて積層形成され、
導体線路が第一面導体及び第二面導体に挟まれる形でストリップラインを形成してなり、
第二面導体に第二信号用ビア導体を取り囲む形で第一経路端パッド用開口が形成されてなり、該第一経路端パッド用開口の内側に、第二信号用ビア導体と導通する第一経路端パッドが第一経路端パッド用開口との間に環状の隙間を形成する形で配置されてなり、
第二面導体における導体線路の第一端部への対向位置に、信号用伝送経路の特性インピーダンスを調整するための第二インピーダンス調整用開口が設けられた構造とすることができる。
【００１７】
これにより、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンをより拡大することができ、ひいては所望の周波数帯にて信号用伝送経路の特性インピーダンスを、規定値に対する整合方向に一層容易に調整することができる。また、第一インピーダンス調整用開口近傍の寄生キャパシタンスと、第二インピーダンス調整用開口近傍の寄生キャパシタンスとは、いずれも開口が対向する信号伝送経路側の導体形状や面積が異なるため（例えば後者の場合は、関与する導体は主に伝送線路とビア導体であるが、前者の場合はこれにやや大面積の第一経路端パッドも加わる）、結合する導体側のインダクタンスの分布も異なる。従って、開口寸法を変化させたときのＬ／Ｃ結合の変化挙動も顕著に相違する。従って、各インピーダンス調整開口は、その内径調整によりインピーダンス調整効果が現れる周波数帯も異なったものとなる。従って、上記のごとく、開口形成される面導体との間に寄生キャパシタンスを形成する信号伝送経路側の導体の形状、寸法及び前記面導体との相対的位置関係の少なくともいずれかが相違する複数種類のインピーダンス調整用開口を組み合わせて設けることで、より広い周波数帯でのインピーダンス調整が可能となるほか、希望する周波数帯を選んでインピーダンス調整を行なうことができるようになるなど、調整の自由度が大幅にアップする効果が新たに得られる。
【００１８】
第一インピーダンス調整用開口の内径をｄ１、第一経路端パッドの外径をｄ２としたとき、第一インピーダンス調整用開口の内径ｄ１はｄ１≦ｄ２の範囲内にて調整することが望ましい。これは、第一経路端パッドと第一インピーダンス調整用開口とを同寸法（つまりｄ１＝ｄ２）としたとき、第一面導体と第一経路端パッドとの寄生キャパシタンスによるリアクタンス調整マージンがほぼ食いつぶされ、信号用伝送経路に対する特性インピーダンスの調整効果は頭打ちとなる。そして、ｄ１＞ｄ２とする形で第一インピーダンス調整用開口を拡大すると、線路導体に対向する面導体部分が不足し、逆に信号漏洩による損失が著しくなるためである。
【００１９】
なお、第二インピーダンス調整用開口の内径も、この位置にはシールド用の導体が随伴しない第一信号用ビアが形成されるため、信号漏洩による損失が著しくならない程度に設定するのが望ましい。例えば、線路導体の幅をｗとすれば、第二インピーダンス調整用開口の内径ｄ７は、ｄ７＜５ｗの範囲で調整するのがよい。
【００２０】
本発明は、特に寄生リアクタンスの影響が大きくなる１ＧＨｚ以上（例えば１０ＧＨｚまで、特に５ＧＨｚまで）の高周波帯域において、信号伝送経路全体にわたるインピーダンス整合の改善効果、ひいては伝送効率の向上効果を特に著しく発揮する。
【００２１】
次に本発明の配線基板の第一及び第二（ないしそれらの組み合わせ）にはさらに以下の要件を付加することができる。すなわち、
板状コアの第二主表面上に該板状コアに近い側から、第三面導体を含む第四導体層、第三誘電体層、第四面導体を含む第五導体層、第四誘電体層及び第五面導体を含む第六導体層がこの順序にて積層形成され、
第四導体層において、第三面導体の、信号用スルーホール導体に対応する位置にスルーホール用開口が形成され、該スルーホール用開口の内側に、信号用スルーホール導体と導通するスルーホール用パッドが、スルーホール用開口との間に環状の隙間を形成する形で配置されてなり、
第五導体層において、第四面導体の、信号用スルーホール導体に対応する位置にビア用開口が形成され、該ビア用開口の内側に、スルーホール用パッドに接続するとともに第三誘電体層と第四誘電体層とを貫通する第三信号用ビア導体が配置され、
第六導体層において、第五面導体の、信号用スルーホール導体に対応する位置に第二経路端パッド用開口が形成され、該第二経路端パッド用開口の内側に、第三信号用ビア導体と導通する形で第二経路端パッドが、第二経路端パッド用開口との間に環状の隙間を形成する形で配置され、
スルーホール用パッド、ビア用開口、第二経路端パッド及び第二経路端パッド用開口が全て同心的に配置され、かつ、スルーホール用パッドの外径をｄ３、ビア用開口の内径をｄ４、第二経路端パッド用開口の内径をｄ５として、ビア用開口をインピーダンス調整開口として、ｄ３≦ｄ４≦ｄ５の範囲内にて該ビア用開口の内径ｄ４が調整されてなるものとして構成することができる。
【００２２】
板状コアの第二主表面側には、ＬＳＩやＩＣ等に必要な、マザーボード側とのグランドないし電源との多数の接続を取るために、グランド層あるいは電源層として機能する面導体が複数層に形成することが有効である。また、第一主表面側のパッドである第一経路端パッドは、ＬＳＩやＩＣ等をフリップチップ接続する半田ランド等として形成されるので、比較的小寸法であるのに対し、第二主表面側のパッドである第二経路端パッドは、マザーボードとＢＧＡ接続あるいはＰＧＡ接続等のために、第一経路端パッドよりは大寸法に形成される。そして、該第二主表面側において上記のように３つの面導体層を形成し、かつ、スルーホール用パッド、ビア用開口、第二経路端パッド及び第二経路端パッド用開口が全て同心的に配置される場合、上記ｄ３≦ｄ４≦ｄ５の範囲内にてビア用開口内径ｄ４を調整することにより、比較的面積の大きい第二経路端パッドと、３層の中央に位置する第五面導体との寄生キャパシタンスを利用して該内径ｄ４に応じ、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンをより大きな幅で調整することができる。その結果、所望の周波数帯にて信号用伝送経路の特性インピーダンスを、規定値に対する整合方向により容易に調整することができる。特に、インピーダンス不整合の要因となりやすい信号用スルーホール導体の影響も、ビア用開口内径ｄ４による上記調整マージンにより、効果的に縮小することができる。
【００２３】
また、標準外インピーダンス部分である第二経路端パッド、スルーホール用パッド（及び信号用スルーホール導体）は、伝送線路（通常一定幅に形成される）とは形状が全く異なり、また大面積であるので、インダクタンスの分布も伝送線路とは全く異なる。従って、開口寸法を変化させたときのＬ／Ｃ結合の変化挙動も顕著に相違する。そこで、ビア用開口（インピーダンス調整用開口）の内径調整を、第一主表面側の第一ないし第二インピーダンス調整用開口の内径調整と組み合わせることで、インピーダンス調整可能な周波数帯域がさらに拡がり、調整の自由度が一層向上する。
【００２４】
この場合、第二経路端パッドの外径をｄ６として、ｄ３≦ｄ４＜ｄ６の範囲内にてビア用開口の内径ｄ４を調整しておくことが望ましい。これは、第二経路端パッドとビア用開口とを同寸法（つまりｄ４＝ｄ６）としたとき、第二経路端パッドと第五面導体との寄生キャパシタンスによるリアクタンス調整マージンがほぼ食いつぶされ、信号用伝送経路に対する特性インピーダンスの調整効果は頭打ちとなる。そして、ｄ４＞ｄ６とする形でビア用開口を拡大すると、第三ビアや信号用スルーホール導体への遮蔽効果が不足し、信号漏洩による損失が著しくなるためである。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明の配線基板の一実施形態を模式的に示す断面図である。配線基板１は、耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）等で構成された板状の板状コア２を有する。
【００２８】
板状コア２の第一主表面ＭＰ１上には、該板状コア２に近い側から、第一面導体５を含む第一導体層Ｍ１、第一誘電体層Ｖ１、導体線路７を含む第二導体層Ｍ２、第二誘電体層Ｖ２及び第二面導体９を含む第三導体層Ｍ３がこの順序にて積層形成されている。導体線路７は、第一面導体５及び第二面導体９に挟まれる形でストリップラインを形成している。導体線路７の第一端部に対向する位置において、板状コア２には、これを板厚方向に貫く形でドリル等により穿設された信号用スルーホール１２が形成されている。信号用スルーホール１２の内面は信号用スルーホール導体３０にて覆われ、その内側はエポキシ樹脂等の樹脂製穴埋め材３１により充填されている。他方、第二面導体９には、図２にも示すように、第二信号用ビア導体３４ｂを取り囲む形で第一経路端パッド用開口９ａが形成されてなり、該第一経路端パッド用開口９ａの内側に、第二信号用ビア導体３４ｂと導通する第一経路端パッド１０が第一経路端パッド用開口９ａとの間に環状の隙間１０ｃを形成する形で配置されている。
【００２９】
信号用スルーホール導体３０の第一主表面ＭＰ１側の端部は、第一誘電体層Ｖ１を貫く第一信号用ビア導体３４ａを介して導体線路７の第一端部に接続されている。一方、導体線路７の第二端部には、第二誘電体層Ｖ２を貫く第二信号用ビア導体３４ｂが接続してなり、第二誘電体層Ｖ２上に第二信号用ビア導体３４ｂと導通する第一経路端パッド１０が配置されている。
【００３０】
次に、板状コア２の第二主表面ＭＰ２上には、該板状コア２に近い側から、第三面導体１５を含む第四導体層Ｍ１１、第三誘電体層Ｖ１１、第四面導体１７を含む第五導体層Ｍ１２、第四誘電体層Ｖ１２及び第五面導体１９を含む第六導体層Ｍ１３がこの順序にて積層形成されている。第四導体層Ｍ１１において、第三面導体１５の、信号用スルーホール導体３０に対応する位置にスルーホール用開口１５ａが形成されている。該スルーホール用開口１５ａの内側には、信号用スルーホール導体３０と導通するスルーホール用パッド１８が、スルーホール用開口１５ａとの間に環状の隙間１８ｃを形成する形で配置されている。また、第五導体層Ｍ１２において、第四面導体１７の、信号用スルーホール導体３０に対応する位置にビア用開口１７ａが形成されている。該ビア用開口１７ａの内側には、スルーホール用パッド１８に接続するとともに第三誘電体層Ｖ１１と第四誘電体層Ｖ１２とを貫通する第三信号用ビア導体３４ｃ，３４ｄが配置されている。第三信号用ビア導体３４ｃ，３４ｄは、第三誘電体層Ｖ１１側のビア導体３４ｃと第四誘電体層Ｖ１２側のビア導体３４ｄとは、ビアパッド３４ｐを介して重ね合わされたスタックドビアを形成している。スルーホール用パッド１８、ビア用開口１７ａ、第二経路端パッド２０及び第二経路端パッド用開口１９ａは、全て同心的に配置されている。
【００３１】
各誘電体層Ｖ１，Ｖ２，Ｖ１１，Ｖ１２は樹脂誘電体シートにて形成され、具体的には感光性樹脂組成物にて構成されたビルドアップ層とされている。本実施形態において、該感光性樹脂組成物はエポキシ樹脂等にて構成され、ＳｉＯ２よりなる絶縁フィラーを１０質量％以上３０質量％以下の比率にて配合したものであり、比誘電率εが２〜４（例えば３程度）に調整されている。なお、誘電体層は非感光性樹脂組成物で構成してもよいし、樹脂等の高分子材料以外にセラミック誘電体で形成することも可能である。
【００３２】
他方、第一経路端パッド１０は、集積回路などの半導体部品（図示せず）をフリップチップ実装するための半田ランドであり、無電解Ｎｉ−Ｐメッキ層をＡｕメッキ層で覆った構造を有する。また、第二経路端パッド２０は、ＢＧＡやＰＧＡなどの周知の接続形態にて、配線基板１をマザーボードなどの主基板に接続するためのランドであり、同様に、無電解Ｎｉ−Ｐメッキ層をＡｕメッキ層で覆った構造を有する。そして、第三導体層Ｍ３及び第六導体層Ｍ１３上に、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層ＳＲ１，ＳＲ２が形成されている。第三導体層Ｍ３側のソルダーレジスト層ＳＲ１には、半田ランドをなす第一経路端パッド１０を露出させるために、該第一経路端パッド１０に一対一に対応する形で開口部１０ｄが形成されてなる。なお、第一経路端パッド１０と第二経路端パッド２０とは、それぞれ図では１個のみ描いているが、実際には搭載する半導体部品の端子数に応じて複数個（例えばアレー状に）形成される。
【００３３】
また、面導体５，９，１５，１７，１９はグランド層又は電源層として使用されるものであり、基板第二主表面側のランド（第二経路端パッド２０）のいずれかを介してマザーボード側のグランド端子又は電源端子と接続される。本実施形態では、面導体５，１７が電源層であり、面導体９，１５，１９がグランド層である。なお、電源層が交流的に接地される場合、面導体は、電源層もグランド層も、いずれも機能的には電位基準（あるいは電位ゼロ点）を与える導体層として把握できる。
【００３４】
次に、第一面導体５における導体線路７の第二端部への対向位置には、信号用伝送経路の特性インピーダンスを調整するための第一インピーダンス調整用開口５ｂが設けられている。また、第二面導体９における導体線路７の第一端部への対向位置に、信号用伝送経路の特性インピーダンスを調整するための第二インピーダンス調整用開口９ｂが設けられている。図３は、これらインピーダンス調整用開口５ｂ，９ｂの形成形態の一例を、平面視にて表したものである
【００３５】
図１に戻り、第一面導体５と第二面導体９の導体線路７に対向する部分は、線路導体７とともにストリップラインを形成し、ビア層Ｖ１及びＶ２の誘電率及び厚さと、線路導体７の線幅及び厚み（ただし、表皮効果が優位となる高周波帯域では、厚みはそれほど重要でなくなる）により、特性インピーダンスが規定値（例えば５０Ω）となるように設計される。上記のごとく、第一経路端パッド１０から第二経路端パッド２０に至る信号用伝送経路には、ストリップラインとして構成された部分（標準インピーダンス部分）以外に、ストリップラインをなさないビア導体３４ｂ，３４ａ，３４ｃ，３４ｄ，信号用スルーホール導体３０、第一経路端パッド１０、第二経路端パッド２０などが含まれている。これらの要素は、面導体５，９によるシールド効果が及びにくく、当然、ストリップラインとはインピーダンス等価回路構造も異なる標準外インピーダンス部分をなす。従って、標準インピーダンス部分を規定の特性インピーダンス値にて設計しても、標準外インピーダンス部分の影響によって、そのままでは第一経路端パッド１０から第二経路端パッド２０に至る信号用伝送経路の全体の特性インピーダンスは規定値から複素的にシフトし、インピーダンス不整合を生じてしまう。
【００３６】
しかしながら、図１の実施形態においては、第一面導体５に第一インピーダンス調整用開口５ｂが、第二面導体９に第二インピーダンス調整用開口９ｂがそれぞれ設けられており、各々その開口寸法の調整により、信号用伝送経路の特性インピーダンスを規定値への整合方向に容易に調整することができる。例えば、信号用伝送経路の希望する周波数での特性インピーダンス（あるいはその逆数であるアドミタンス）を、開口５ｂ，９ｂの寸法（内径）を変えながらシミュレーションし、その結果をスミスチャート上にプロットして、該スミスチャートの中心点に最も接近するプロット点を与える開口５ｂ，９ｂの寸法を見出せばよい。開口５ｂ，９ｂの寸法変化により特に大きく変化するのは、面導体と伝送線路あるいはパッドとの間の寄生キャパシタンスであり、信号伝送経路の特性インピーダンスに対しては、等価回路的には伝送線路に対する並列キャパシタンスの変化をもたらす。従って、開口寸法による該寄生キャパシタンスの増減は、例えばアドミタンス表示のスミスチャートを用いる場合、アドミタンスプロット点を等サセプタンス円上にて移動させる効果となって現れる。特に、第一面導体５は、２つの誘電体層を挟んではいるものの、第一経路端パッド１０との間にも比較的大きな寄生キャパシタンスを生じるので、該第一面導体５に形成される第一インピーダンス調整用開口５ｂはインピーダンスの調整マージンを大きく設定できる利点がある。
【００３７】
図４に示すように、第一インピーダンス調整用開口５ｂの内径をｄ１、第一経路端パッド１０の外径をｄ２とすれば、ｄ１＜ｄ２のとき、第一面導体５と第一経路端パッド１０との間には、図中に一点鎖線で示すように、径差ｔ＝ｄ１−ｄ２に相当する重なりが生じ、これが寄生キャパシタンスによるリアクタンス調整マージンとなる。ｔが小さいほど寄生キャパシタンスは小さくなり、リアクタンスは大きくなる。しかし、この効果はｔ＝０（つまり、ｄ１＝ｄ２：本実施形態ではこの条件を採用している）でほぼ頭打ちとなる。ｄ１＞ｄ２とすることもできるが、リアクタンス調整効果は小さくなるので、線路導体７に対するシールド効果の低下、すなわち信号漏洩による損失が過度に生じないよう、該領域ではｄ１をむやみに大きくしないことが望ましいといえる。前述の寄生キャパシタンスは開口径を大きくするほど小さくなるから、インピーダンス整合に際してリアクタンス項をなるべく増加させたい場合は、ｄ１をｄ２になるべく近づけることが望ましいといえる。また、第二インピーダンス調整用開口の内径ｄ７は、同様に信号漏洩による損失が過度に生じないよう、線路導体の幅をｗとして、ｄ７＜５ｗの範囲で調整するのがよい。
【００３８】
次に、図５は、本発明の別実施形態の配線基板１００を示すものである。ただし、基本的な構造は図１の配線基板１と同じであり、寸法等も含め共通の要素には共通の符号を付与して詳細な説明は省略するとともに、以下、その相違点についてのみ詳しく説明する。該配線基板１００においては、互いに同心的に配置された第二主表面ＭＰ２側の各要素、すなわちスルーホール用パッド１８の外径をｄ３、ビア用開口１７ａの内径をｄ４、第二経路端パッド用開口１９ａの内径をｄ５として、図６にも示すように、ｄ３≦ｄ４≦ｄ５の範囲内にてビア用開口１７ａの内径ｄ４が調整されてなる。この構成では、比較的面積の大きい第二経路端パッド２０と、３つの面導体１５，１７，１９の中央に位置する第四面導体１７との寄生キャパシタンスを、ビア用開口１７ａの内径ｄ４に応じて調整し、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンをより大きく設定可能としている。特に、１ＧＨｚ以上（例えば１０ＧＨｚまで、特に５ＧＨｚまで）の高周波帯域では、信号用伝送経路全体の特性インピーダンスに占めるリアクタンス項の比率が高くなり、標準外インピーダンス部分のインピーダンス整合に及ぼす悪影響がより著しくなる。しかし、上記の構成では、第一主表面ＭＰ１側のインピーダンス調整用開口５ｂ，９ｂに加え、新たにビア用開口１７ａもインピーダンス調整用開口として活用できるので、信号用伝送経路全体の高周波帯域でのインピーダンス整合を行ないやすい。インピーダンス整合に際してリアクタンス項をなるべく増加させたい場合は、３つの開口を全て拡大方向に調整することで、寄生キャパシタンスがより有効に削減される。また、３つの開口は、いずれも寄生キャパシタンスと伝送経路側の導体インダクタンスとの結合形態が異なり、調整可能な周波数帯域も相違する。例えば、ビア用開口１７ａの開口を大きくするだけでは、所望の周波数域でのインピーダンス整合が必ずしも可能とならない場合があるが、これにインピーダンス調整用開口５ｂ，９ｂの調整効果が加われば、より広い帯域で良好なインピーダンス整合が得られる。
【００３９】
なお、ビア用開口１７ａの内径ｄ４が第二経路端パッド２０の外径ｄ６に等しくなると、ｄ４を拡張することによる、第二経路端パッド２０と第五面導体１７との寄生キャパシタンス削減効果の増加が鈍くなる。ｄ４＞ｄ６とすることもできるが、リアクタンス調整効果は小さくなるので、。第三ビア３４ｃ，３４ｄや信号用スルーホール導体３０へのシールド効果の低下、すなわち信号漏洩による損失が過度に生じないよう、該領域ではｄ４をむやみに大きくしないことが望ましい。そして、寄生キャパシタンスはｄ４を大きくするほど小さくなるから、インピーダンス整合に際してリアクタンス項をなるべく増加させたい場合は、ｄ４をｄ６になるべく近づけることが望ましいといえる（本実施形態ではｄ４＝ｄ６としている）。いずれにしても、ｄ３≦ｄ４とすることで、第五面導体１５とスルーホール用パッド１８との間の寄生キャパシタンスを削減できることには変わりはない。
【００４０】
以下、本発明の効果を確認するための実験結果について説明する。図１及び図５の配線基板１及び１００の各層の厚み、及び各部の寸法（図１及び図５の対応符号を援用してある）を図７のごとくに調整した配線基板を、周知のビルドアップ法により作製した。なお、第一インピーダンス調整用開口５ｂ及び第二インピーダンス開口９ｂの内径はいずれも１１５μｍである。さらに、配線基板１型のものは、ビア用開口１７ａの内径ｄ４を２５０μｍとし（基板試料▲２▼：実施例１）、配線基板１００型のものは、ビア用開口１７ａの内径ｄ４を６９０μｍとした（基板試料▲３▼：実施例２）。さらに、基板試料▲２▼から第一インピーダンス調整用開口５ｂ及び第二インピーダンス開口９ｂをいずれも形成しない配線基板も作製した（基板試料▲１▼：比較例）。
【００４１】
上記基板試料▲１▼〜▲３▼を、第一経路端パッド１０（端子１）が信号入力側となり、第二経路端パッド２０（端子２）が信号出力側となるように、プローブ（特性インピーダンス：５０Ω）を装着し、市販のネットワークアナライザ（アジレント・テクノロジー製：８５１０Ｃ）により５０ＧＨｚまでの周波数帯での、第一経路端パッド１０における反射係数Ｓ１１を測定した。図８は基板試料▲１▼（比較例）の測定結果であるが、５ＧＨｚ付近に減衰極が見られるものの、１ＧＨｚ以上の周波数帯では全般に−２０ｄＢ以上の高い反射係数を示し、良好なインピーダンス整合状態が得られていない。しかし、図９に示すように、インピーダンス調整用開口５ｂ，９ｂを形成した基板試料▲２▼では、少なくとも５ＧＨｚまでの周波数帯で反射係数が−２０ｄＢ未満に改善されている。さらに、図１０に示すように、ビア用開口１７ａを拡張した基板試料▲３▼では、反射係数が−２０ｄＢ未満となる帯域が６ＧＨｚ以上にまで拡張され、かつ１ＧＨｚ以上５ＧＨｚ以下の帯域では反射係数を−２５ｄＢ以下に縮小できている。いずれも、良好なインピーダンス整合状態が得られていることを示している。
【図面の簡単な説明】
【図１】本発明の配線基板の第一実施形態を模式的に示す断面図。
【図２】第一経路端パッドの形成例を示す平面図。
【図３】インピーダンス調整用開口の第一の形成形態を模式的に示す平面図。
【図４】インピーダンス調整用開口の内径調整の概念を示す平面図。
【図５】本発明の配線基板の第二実施形態を模式的に示す断面図。
【図６】インピーダンス調整用開口として機能するビア用開口の内径調整の概念を示す平面図。
【図７】効果確認実験に使用した配線基板の各部の仕様を示す説明図。
【図８】比較例の基板の反射係数の周波数依存性を示すグラフ。
【図９】第一実施形態の基板の反射係数の周波数依存性を示すグラフ。
【図１０】第二実施形態の基板の反射係数の周波数依存性を示すグラフ。
【符号の説明】
１，１００ 配線基板
２ 板状コア
５ 第一面導体
５ｂ 第一インピーダンス調整用開口
７ 導体線路
９ 第二面導体
９ａ 第一経路端パッド用開口
９ｂ 第二インピーダンス調整用開口
１０ 第一経路端パッド
１０ｃ 隙間
１２ 信号用スルーホール
１５ 第三面導体
１５ａ スルーホール用開口
１７ 第四面導体
１７ａ ビア用開口
１８ スルーホール用パッド
１８ｃ 隙間
１９ 第五面導体
２０ 第二経路端パッド
３０ 信号用スルーホール導体
３４ａ 第一信号用ビア導体
３４ｂ 第二信号用ビア導体
３４ｃ，３４ｄ 第三信号用ビア導体
ＭＰ１ 第一主表面
ＭＰ２ 第二主表面
Ｍ１ 第一導体層
Ｍ２ 第二導体層
Ｍ３ 第三導体層
Ｍ１１ 第四導体層
Ｍ１２ 第五導体層
Ｍ１３ 第六導体層
Ｖ１ 第一誘電体層
Ｖ２ 第二誘電体層
Ｖ１１ 第三誘電体層
Ｖ１２ 第四誘電体層
Claims (5)
- 板状コアの第一主表面上に該板状コアに近い側から、第一面導体を含む第一導体層、第一誘電体層、導体線路を含む第二導体層及び第二誘電体層がこの順序にて積層形成され、
前記導体線路の第一端部に対向する位置において、前記板状コアを板厚方向に貫く形で信号用スルーホールが形成され、当該信号用スルーホールの内面が信号用スルーホール導体にて覆われてなり、該信号用スルーホール導体の前記第一主表面側の端部が、前記第一誘電体層を貫く第一信号用ビア導体を介して前記導体線路の第一端部に接続され、他方、前記板状コアの第二主表面側には、前記信号用スルーホール導体の該第二主表面側の端部に接続された第二経路端パッドが配置され、
他方、前記導体線路の第二端部に、前記第二誘電体層を貫く第二信号用ビア導体が接続してなり、前記第二誘電体層上に前記第二信号用ビア導体と導通する第一経路端パッドが配置されてなり、さらに、
導体線路、信号用ビア導体及び信号用スルーホール導体にて構成された、前記第一経路端パッドから前記第二経路端パッドに至る信号用伝送経路の特性インピーダンスを調整するための第一インピーダンス調整用開口が、前記第一面導体において、前記導体線路の前記第二端部への対向位置に形成されてなり、
前記板状コアの第二主表面上に該板状コアに近い側から、第三面導体を含む第四導体層、第三誘電体層、第四面導体を含む第五導体層、第四誘電体層及び第五面導体を含む第六導体層がこの順序にて積層形成され、
前記第四導体層において、前記第三面導体の、前記信号用スルーホール導体に対応する位置にスルーホール用開口が形成され、該スルーホール用開口の内側に、前記信号用スルーホール導体と導通するスルーホール用パッドが、前記スルーホール用開口との間に環状の隙間を形成する形で配置されてなり、
前記第五導体層において、前記第四面導体の、前記信号用スルーホール導体に対応する位置にビア用開口が形成され、該ビア用開口の内側に、前記スルーホール用パッドに接続するとともに前記第三誘電体層と前記第四誘電体層とを貫通する第三信号用ビア導体が配置され、
前記第六導体層において、前記第五面導体の、前記信号用スルーホール導体に対応する位置に第二経路端パッド用開口が形成され、該第二経路端パッド用開口の内側に、前記第三信号用ビア導体と導通する形で前記第二経路端パッドが、前記第二経路端パッド用開口との間に環状の隙間を形成する形で配置され、
前記スルーホール用パッド、前記ビア用開口、前記第二経路端パッド及び前記第二経路端パッド用開口が全て同心的に配置され、かつ、前記スルーホール用パッドの外径をｄ３、前記ビア用開口の内径をｄ４、前記第二経路端パッド用開口の内径をｄ５として、前記ビア用開口をインピーダンス調整開口として、ｄ３≦ｄ４≦ｄ５の範囲内にて該ビア用開口の内径ｄ４が調整されてなることを特徴とする配線基板。 - 板状コアの第一主表面上に該板状コアに近い側から、前記第一導体層、前記第一誘電体層、前記第二導体層、前記第二誘電体層及び第二面導体を含む第三導体層がこの順序にて積層形成され、
前記導体線路が前記第一面導体及び前記第二面導体に挟まれる形でストリップラインを形成してなり、
前記第二面導体に前記第二信号用ビア導体を取り囲む形で第一経路端パッド用開口が形成されてなり、該第一経路端パッド用開口の内側に、前記第二信号用ビア導体と導通する第一経路端パッドが前記第一経路端パッド用開口との間に環状の隙間を形成する形で配置されてなり、
前記第二面導体における前記導体線路の前記第一端部への対向位置に、前記信号用伝送経路の特性インピーダンスを調整するための第二インピーダンス調整用開口が設けられている請求項１記載の配線基板。 - 前記第一インピーダンス調整用開口の内径をｄ１、前記第一経路端パッドの外径をｄ２として、ｄ１≦ｄ２の範囲内にて前記第一インピーダンス調整用開口の内径ｄ１が設定されてなる請求項１又は請求項２に記載の配線基板。
- 板状コアの第一主表面上に該板状コアに近い側から、第一面導体を含む第一導体層、第一誘電体層、導体線路を含む第二導体層、第二誘電体層及び第二面導体を含む第三導体層がこの順序にて積層形成され、
前記導体線路が前記第一面導体及び前記第二面導体に挟まれる形でストリップラインを形成してなり、
他方、前記導体線路の第二端部に、前記第二誘電体層を貫く第二信号用ビア導体が接続してなり、前記第二面導体に前記第二信号用ビア導体を取り囲む形で第一経路端パッド用開口が形成されてなり、該第一経路端パッド用開口の内側に、前記第二信号用ビア導体と導通する第一経路端パッドが前記第一経路端パッド用開口との間に環状の隙間を形成する形で配置されてなり、
他方、前記導体線路の第一端部に対向する位置において、前記板状コアを板厚方向に貫く形で信号用スルーホールが形成され、当該信号用スルーホールの内面が信号用スルーホール導体にて覆われてなり、該信号用スルーホール導体の前記第一主表面側の端部が、前記第一誘電体層を貫く第一信号用ビア導体を介して前記導体線路の第一端部に接続され、他方、前記板状コアの第二主表面側には、前記信号用スルーホール導体の該第二主表面側の端部に接続された第二経路端パッドが配置され、
前記第二面導体における前記導体線路の前記第一端部への対向位置に、前記信号用伝送経路の特性インピーダンスを調整するための第二インピーダンス調整用開口が設けられてなり、
前記板状コアの第二主表面上に該板状コアに近い側から、第三面導体を含む第四導体層、第三誘電体層、第四面導体を含む第五導体層、第四誘電体層及び第五面導体を含む第六導体層がこの順序にて積層形成され、
前記第四導体層において、前記第三面導体の、前記信号用スルーホール導体に対応する位置にスルーホール用開口が形成され、該スルーホール用開口の内側に、前記信号用スルーホール導体と導通するスルーホール用パッドが、前記スルーホール用開口との間に環状の隙間を形成する形で配置されてなり、
前記第五導体層において、前記第四面導体の、前記信号用スルーホール導体に対応する位置にビア用開口が形成され、該ビア用開口の内側に、前記スルーホール用パッドに接続するとともに前記第三誘電体層と前記第四誘電体層とを貫通する第三信号用ビア導体が配置され、
前記第六導体層において、前記第五面導体の、前記信号用スルーホール導体に対応する位置に第二経路端パッド用開口が形成され、該第二経路端パッド用開口の内側に、前記第三信号用ビア導体と導通する形で前記第二経路端パッドが、前記第二経路端パッド用開口との間に環状の隙間を形成する形で配置され、
前記スルーホール用パッド、前記ビア用開口、前記第二経路端パッド及び前記第二経路端パッド用開口が全て同心的に配置され、かつ、前記スルーホール用パッドの外径をｄ３、前記ビア用開口の内径をｄ４、前記第二経路端パッド用開口の内径をｄ５として、前記ビア用開口をインピーダンス調整開口として、ｄ３≦ｄ４≦ｄ５の範囲内にて該ビア用開口の内径ｄ４が調整されてなることを特徴とする配線基板。 - 前記第二経路端パッドの外径をｄ６として、ｄ３≦ｄ４＜ｄ６の範囲内にて前記ビア用開口の内径ｄ４が調整されてなる請求項１ないし請求項４のいずれか１項に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003052650A JP4031999B2 (ja) | 2003-02-28 | 2003-02-28 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003052650A JP4031999B2 (ja) | 2003-02-28 | 2003-02-28 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004265981A JP2004265981A (ja) | 2004-09-24 |
| JP4031999B2 true JP4031999B2 (ja) | 2008-01-09 |
Family
ID=33117471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003052650A Expired - Fee Related JP4031999B2 (ja) | 2003-02-28 | 2003-02-28 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4031999B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014072311A (ja) * | 2012-09-28 | 2014-04-21 | Kyocera Circuit Solutions Inc | 多層配線基板及びその製造方法 |
| US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
| JP6088893B2 (ja) * | 2013-04-09 | 2017-03-01 | ルネサスエレクトロニクス株式会社 | 半導体装置及び配線基板 |
-
2003
- 2003-02-28 JP JP2003052650A patent/JP4031999B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004265981A (ja) | 2004-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339260B2 (en) | Wiring board providing impedance matching | |
| US7360308B2 (en) | Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers | |
| JP4814911B2 (ja) | 高周波遷移線の垂直遷移構造 | |
| US7911049B2 (en) | Electrically optimized and structurally protected via structure for high speed signals | |
| US6838953B2 (en) | High-frequency interconnection for circuits | |
| EP1081989B1 (en) | High frequency wiring board and its connecting structure | |
| JP2006049645A (ja) | 配線基板 | |
| JP4018999B2 (ja) | 配線基板 | |
| JP2004265970A (ja) | 配線基板 | |
| JP4031999B2 (ja) | 配線基板 | |
| JP2002252505A (ja) | 高周波用配線基板 | |
| US8399777B2 (en) | Electromagnetic bandgap structure and printed circuit board having the same | |
| JP3990301B2 (ja) | 配線基板 | |
| JP3186018B2 (ja) | 高周波用配線基板 | |
| JP2008270363A (ja) | 高周波パッケージ | |
| CN1741706B (zh) | 布线板 | |
| JP4462782B2 (ja) | 高周波用配線基板 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JP3935638B2 (ja) | 多層配線基板 | |
| JP2002026177A (ja) | 半導体装置 | |
| TWI734633B (zh) | 多層印刷電路板中高頻訊號跨層傳輸結構 | |
| JP4377725B2 (ja) | 高周波用配線基板 | |
| JP2004259960A (ja) | 配線基板 | |
| JP2003198213A (ja) | 高周波用配線基板 | |
| WO2006019336A2 (en) | Impedance controlled interconnect substrate and package for high-frequency electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4031999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |