JP2008270363A - 高周波パッケージ - Google Patents

高周波パッケージ Download PDF

Info

Publication number
JP2008270363A
JP2008270363A JP2007108524A JP2007108524A JP2008270363A JP 2008270363 A JP2008270363 A JP 2008270363A JP 2007108524 A JP2007108524 A JP 2007108524A JP 2007108524 A JP2007108524 A JP 2007108524A JP 2008270363 A JP2008270363 A JP 2008270363A
Authority
JP
Japan
Prior art keywords
dielectric substrate
frequency
package
hole
frequency semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007108524A
Other languages
English (en)
Inventor
Kazuhiko Nakahara
和彦 中原
Kazuyoshi Inami
和喜 稲見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007108524A priority Critical patent/JP2008270363A/ja
Publication of JP2008270363A publication Critical patent/JP2008270363A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】パッケージを大型化することなく、高周波半導体の入出力間の高周波信号のアイソレーションを確実に確保することができること。
【解決手段】誘電体基板５と、この誘電体基板５上にフリップチップ実装される高周波半導体３とを備え、誘電体基板５上に高周波半導体３を挟んで入力線路１および出力線路２が形成された高周波パッケージにおいて、誘電体基板５上の高周波半導体３と対向する位置に抵抗膜８を設け、この抵抗膜８を誘電体基板５に形成された接地導体６とスルーホール７で接続する。
【選択図】 図１

Description

本発明は、誘電体基板と、この誘電体基板上にフリップチップ実装される高周波半導体とを有する高周波パッケージに関するものである。
ミリ波、マイクロ波レーダなどに使用される高周波パッケージにおいては、誘電体基板上にミリ波、マイクロ波帯で動作する高周波半導体を誘電体基板上に搭載している。この種の高周波パッケージにおいて、実装面積の小型、薄型化などの要求に応えるために、誘電体基板と高周波半導体とを、ワイヤ・ボンディングではなく、アレイ状に並んだバンプと呼ばれる突起状の端子によって接続するフリップチップ実装が採用されることが多い。
特許文献１においては、高周波部品をフリップチップ実装する誘電体基板には、高周波部品の実装位置に抜き穴を形成すると共に、誘電体基板を支持固定する基台には、誘電体基板に実装された高周波部品と対向する位置に、凹部を形成し、更に、この凹部に電波吸収体を装着するようにしており、これにより高周波部品の各ポート間のアイソレーションを向上させている。
特開２００２−５７５１３号公報、図２
しかしながら、特許文献１による従来のフリップチップ実装においては、誘電体基板の下側に、電波吸収体を装着する基台を設けるようにしているので、基台分の厚みが必要となり、パッケージ自体が大型化するという問題がある。
本発明は、上記に鑑みてなされたものであって、パッケージを大型化することなく、高周波半導体の入出力間の高周波信号のアイソレーションを確実に確保することができる高周波パッケージを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、誘電体基板と、この誘電体基板上にフリップチップ実装される高周波半導体とを備え、誘電体基板上に前記高周波半導体を挟んで入力線路および出力線路が形成された高周波パッケージにおいて、誘電体基板上の前記高周波半導体と対向する位置に抵抗膜を設け、この抵抗膜を誘電体基板に形成された接地導体とスルーホールで接続することを特徴とする。
この発明によれば、誘電体基板上の高周波半導体と対向する位置に抵抗膜を設け、この抵抗膜を誘電体基板に形成された接地導体とスルーホールで接続するようにしているので、誘電体基板自体の構成によって、高周波半導体の入出力間の高周波のアイソレーションを確保することができ、これにより従来のようにパッケージを大型化することなく、小型、薄型のパッケージをもってＭＭＩＣ３の入出力間の高周波のアイソレーション特性を向上させることができる。
以下に、本発明にかかる高周波パッケージの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
図１は、本発明にかかる高周波パッケージの実施の形態１の構成を示す断面図である。高周波パッケージは、誘電体基板５上にフリップフリップ実装されるＭＭＩＣ（Monolithic Microwave Integrated Circuit）などの高周波半導体３を有している。フリップフリップ実装では、実装基板上にチップを実装する際に、アレイ状に並んだバンプ４と呼ばれる突起状の端子によって接続する。
誘電体基板５の表層には、マイクロストリップなどの入力線路１および出力線路２が形成されている。入力線路１がバンプ４によりＭＭＩＣ３の入力端子に接続され、ＭＭＩＣ３の出力端子はバンプ４により出力線路２に接続される。入力線路１と出力線路２とは、ＭＭＩＣ３を挟んで両側に形成されている。
ＭＭＩＣ３と対向する誘電体基板５の表層上には、抵抗膜８が形成されており、この抵抗膜８は、１〜複数のスルーホール７を介して誘電体基板５の裏面に形成された接地導体６と接続されている。
かかる実施の形態１の構成によれば、ＭＭＩＣ３とバンプ４による接続部分あるいはＭＭＩＣ３より空間に漏洩する高周波の電磁波、すなわちＭＭＩＣ３の入出力間で漏洩する高周波の電磁波は、ＭＭＩＣ３と対向する誘電体基板５上に形成された抵抗膜８上を伝播することで減衰され、さらにこの抵抗膜８がスルーホール７により接地されることで、ＭＭＩＣ３の入出力間の高周波のアイソレーション特性を向上させることができる。
このように、実施の形態１では、誘電体基板５の表層に抵抗膜８を設け、この抵抗膜８を誘電体基板５に形成された接地導体６にスルーホール接続するという、誘電体基板５自体の構成によって、ＭＭＩＣ３の入出力間の高周波のアイソレーションを確保するようにしており、従来のようにパッケージを大型化することなく、小型、薄型のパッケージをもってＭＭＩＣ３の入出力間の高周波のアイソレーション特性を向上させることができる。
実施の形態２．
図２は、本発明にかかる高周波パッケージの実施の形態２の構成を示す断面図である。この実施の形態２においては、抵抗膜８と接地導体６とを接続するスルーホール９は、実施の形態１の中空のスルーホール７内に抵抗体を充填したものとしている。その他の構成要素は、実施の形態１と同様である。
実施の形態２によれば、抵抗体が充填されたスルーホール９によって抵抗膜８と接地導体６とを接続するようにしているので、先の実施の形態１の効果に加え、スルーホール９によって誘電体基板５内の誘電体内に漏洩した電磁波も減衰させることができるという効果を有する。
実施の形態３．
図３は、本発明にかかる高周波パッケージの実施の形態３の構成を示す断面図である。この実施の形態３においては、誘電体基板５の表層上に、抵抗体が充填された各スルーホール９と接続するように金属から成る複数の導体パターン１１を形成するとともに、これら導体パターン１１を覆うように、メタマテリアルの一種である電磁界バンドギャップ（ＥＢＧ：Electromagnetic Band Gap）１０を形成するようにしている。
別言すれば、この実施の形態３では、実施の形態１、２で用いた抵抗膜８をＥＢＧ１０に置き換えるとともに、誘電体基板５の表層上に、抵抗体が充填された各スルーホール９と接続するように金属から成る複数の導体パターン１１を形成するようにしている。すなわち、ＥＢＧ１０で直列の容量成分を実現し、誘電体基板５上のスルーホール９上の金属パターン１１で直列のインダクタンス成分を実現して、直列共振回路を構成している。そして、これらＥＢＧ１０および導体パターン１１を減衰させるべき所望の周波数で直列共振させ、さらにこれらＥＢＧ１０および導体パターン１１を抵抗体が充填されたたスルーホール９で接地させることで、所望の周波数の高周波信号を減衰させることができる。
実施の形態３によれば、ＥＢＧ１０および導体パターン１１を減衰させるべき所望の周波数で直列共振させ、さらにこれらＥＢＧ１０および導体パターン１１を抵抗体が充填されたたスルーホール９で接地させるるようにしているので、ＭＭＩＣ３とバンプ４による接続部分あるいはＭＭＩＣ３より空間に漏洩する高周波の電磁波、並びに誘電体基板５内の誘電体内に漏洩した電磁波を、スルーホール９内の抵抗体で減衰させることができ、これにより、従来のようにパッケージを大型化することなく、小型、薄型のパッケージをもってＭＭＩＣ３の入出力間の高周波のアイソレーション特性を向上させることができる。
以上のように、本発明にかかる高周波パッケージは、誘電体基板と、この誘電体基板上にフリップチップ実装される高周波半導体とを有する高周波パッケージに有用である。
本発明にかかる高周波パッケージの実施の形態１の構成を示す断面図である。 本発明にかかる高周波パッケージの実施の形態２の構成を示す断面図である。 本発明にかかる高周波パッケージの実施の形態３の構成を示す断面図である。
符号の説明
１ 入力線路
２ 出力線路
３ 高周波半導体（ＭＭＩＣ）
４ バンプ
５ 誘電体基板
６ 接地導体
７ スルーホール
８ 抵抗膜
９ スルーホール
１０ 電磁界バンドギャップ（ＥＢＧ）
１１ 導体パターン

Claims (3)

  1. 誘電体基板と、この誘電体基板上にフリップチップ実装される高周波半導体とを備え、誘電体基板上に前記高周波半導体を挟んで入力線路および出力線路が形成された高周波パッケージにおいて、
    誘電体基板上の前記高周波半導体と対向する位置に抵抗膜を設け、この抵抗膜を誘電体基板に形成された接地導体とスルーホールで接続することを特徴とする高周波パッケージ。
  2. 前記スルーホールに抵抗体を充填したことを特徴とする請求項１に記載の高周波パッケージ。
  3. 誘電体基板と、この誘電体基板上にフリップチップ実装される高周波半導体とを備え、誘電体基板上に前記高周波半導体を挟んで入力線路および出力線路が形成された高周波パッケージにおいて、
    前記誘電体基板に、該誘電体基板に形成された接地導体と接続され表層まで延びる抵抗体が充填されたスルーホールを形成し、前記誘電体基板の表層に前記スルーホールと接続される導体パターンを形成し、さらに該導体パターンを覆うように電磁界バンドギャップを形成したことを特徴とする高周波パッケージ。
JP2007108524A 2007-04-17 2007-04-17 高周波パッケージ Pending JP2008270363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007108524A JP2008270363A (ja) 2007-04-17 2007-04-17 高周波パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007108524A JP2008270363A (ja) 2007-04-17 2007-04-17 高周波パッケージ

Publications (1)

Publication Number Publication Date
JP2008270363A true JP2008270363A (ja) 2008-11-06

Family

ID=40049511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007108524A Pending JP2008270363A (ja) 2007-04-17 2007-04-17 高周波パッケージ

Country Status (1)

Country Link
JP (1) JP2008270363A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029446A (ja) * 2009-07-27 2011-02-10 Nec Corp 高周波モジュール及び高周波モジュールの製造方法
JP2015173140A (ja) * 2014-03-11 2015-10-01 三菱電機株式会社 高周波パッケージ
WO2015190236A1 (ja) * 2014-06-10 2015-12-17 株式会社日立製作所 チップモジュールおよび情報処理機器
US9313877B2 (en) 2009-11-10 2016-04-12 Nec Corporation Electronic device and noise suppression method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246424A (ja) * 1996-03-14 1997-09-19 Fujitsu Ltd 半導体チップキャリヤ及びその製造方法
JP2001319987A (ja) * 2000-05-02 2001-11-16 Fujitsu Ltd 集積回路パッケージ
JP2002124592A (ja) * 2000-10-16 2002-04-26 Sharp Corp 高周波装置
JP2005039586A (ja) * 2003-07-16 2005-02-10 Toppan Printing Co Ltd 高周波伝送線路
WO2005096350A2 (en) * 2004-03-11 2005-10-13 Raytheon Company Electromagnetic bandgap structure for suppressing electromagnetic coupling in microstrip and flip chip on board applications
JP2007027518A (ja) * 2005-07-19 2007-02-01 Ricoh Co Ltd 高周波回路モジュール及び積層型高周波回路モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246424A (ja) * 1996-03-14 1997-09-19 Fujitsu Ltd 半導体チップキャリヤ及びその製造方法
JP2001319987A (ja) * 2000-05-02 2001-11-16 Fujitsu Ltd 集積回路パッケージ
JP2002124592A (ja) * 2000-10-16 2002-04-26 Sharp Corp 高周波装置
JP2005039586A (ja) * 2003-07-16 2005-02-10 Toppan Printing Co Ltd 高周波伝送線路
WO2005096350A2 (en) * 2004-03-11 2005-10-13 Raytheon Company Electromagnetic bandgap structure for suppressing electromagnetic coupling in microstrip and flip chip on board applications
JP2007027518A (ja) * 2005-07-19 2007-02-01 Ricoh Co Ltd 高周波回路モジュール及び積層型高周波回路モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029446A (ja) * 2009-07-27 2011-02-10 Nec Corp 高周波モジュール及び高周波モジュールの製造方法
US9313877B2 (en) 2009-11-10 2016-04-12 Nec Corporation Electronic device and noise suppression method
JP2015173140A (ja) * 2014-03-11 2015-10-01 三菱電機株式会社 高周波パッケージ
WO2015190236A1 (ja) * 2014-06-10 2015-12-17 株式会社日立製作所 チップモジュールおよび情報処理機器

Similar Documents

Publication Publication Date Title
JP3734807B2 (ja) 電子部品モジュール
US8330048B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
WO2008054324A1 (en) Double-stacked ebg structure
US20150084167A1 (en) Ebg structure, semiconductor device, and circuit board
JP4081284B2 (ja) 高周波集積回路モジュール
JP2014165424A (ja) 電子回路および電子機器
JP6611986B2 (ja) 基板間接続構造
JP2008270363A (ja) 高周波パッケージ
JP2006237967A (ja) 多層高周波回路
CN114208045B (zh) 无线通信模块
US20150021748A1 (en) Semiconductor device
TWI593332B (zh) Wiring board and high frequency module using the same
JP3999177B2 (ja) 高周波回路基板
US8399777B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
JP2571029B2 (ja) マイクロ波集積回路
US8324508B2 (en) Composite circuit board
JP2006211620A (ja) フィルタ及びデュプレクサ
JP6215577B2 (ja) 半導体パッケージ容器、半導体装置、電子機器
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
WO2007049382A1 (ja) 高周波モジュール
JP2008263360A (ja) 高周波基板装置
JP2010272585A (ja) フリップチップ実装構造
JP3921079B2 (ja) 配線基板
JP2008078184A (ja) 高周波チップ搭載用多層配線板および高周波回路モジュール
JP5720261B2 (ja) 電子回路及び送受信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211