JP2015173140A - 高周波パッケージ - Google Patents
高周波パッケージ Download PDFInfo
- Publication number
- JP2015173140A JP2015173140A JP2014047421A JP2014047421A JP2015173140A JP 2015173140 A JP2015173140 A JP 2015173140A JP 2014047421 A JP2014047421 A JP 2014047421A JP 2014047421 A JP2014047421 A JP 2014047421A JP 2015173140 A JP2015173140 A JP 2015173140A
- Authority
- JP
- Japan
- Prior art keywords
- ground conductor
- conductor
- dielectric substrate
- internal ground
- frequency device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Waveguides (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Description
図1は、本実施の形態に係る高周波パッケージの構成を示している。本実施の形態に係る高周波パッケージは、マイクロ波帯やミリ波帯の高周波信号を扱う高周波デバイス1を収納する。そのような高周波デバイス1として、例えば、MMIC(Monolithic Microwave Integrated Circuit)チップが挙げられる。尚、高周波デバイス1は、アクティブ素子を含んでいる。
Claims (6)
- 第1表面を有する第1誘電体基板と、
前記第1表面上に形成された第1表面グランド導体及び信号配線と、
複数の端子を介して、前記第1表面グランド導体及び前記信号配線に対してフリップチップ接続された高周波デバイスと、
前記第1誘電体基板と対向するように配置され、前記第1表面と対向する第2表面を有する第2誘電体基板と、
前記第2表面上に形成された第2表面グランド導体と、
前記第1表面グランド導体と前記第2表面グランド導体とを接続し、且つ、前記高周波デバイスの周りを囲むように配置された複数の基板間接続導体と、
前記高周波デバイスと対向する領域における前記第2誘電体基板の内部に形成され、前記第2表面グランド導体と接続された内部グランド導体と、
前記内部グランド導体と前記第2表面とで囲まれた前記第2誘電体基板の誘電体領域を仕切るように形成され、且つ、前記内部グランド導体と接続された隔壁導体と
を備える
ことを特徴とする高周波パッケージ。 - 前記複数の端子は、前記信号配線に接続された少なくとも2つの入出力端子を含み、
前記隔壁導体は、前記2つの入出力端子の間に位置するように形成されている
ことを特徴とする請求項1に記載の高周波パッケージ。 - 前記内部グランド導体は、
前記第2誘電体基板内部に形成された層状の導体パターンである第1内部グランド導体と、
前記第1内部グランド導体と前記第2表面グランド導体とを接続する第2内部グランド導体と
を含み、
前記隔壁導体は、前記第1内部グランド導体に接続されている
ことを特徴とする請求項1又は2に記載の高周波パッケージ。 - 前記隔壁導体は、前記第1内部グランド導体から前記第2表面にかけて形成されている
ことを特徴とする請求項3に記載の高周波パッケージ。 - 前記隔壁導体は、層状の導体パターンと層間を接続するビアとの組み合わせで形成されている
ことを特徴とする請求項3又は4に記載の高周波パッケージ。 - 前記第2内部グランド導体は、層状の導体パターンと層間を接続するビアとの組み合わせで形成されており、
前記隔壁導体の前記導体パターンと前記第2内部グランド導体の前記導体パターンは、同じ層に形成されている
ことを特徴とする請求項5に記載の高周波パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014047421A JP6274917B2 (ja) | 2014-03-11 | 2014-03-11 | 高周波パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014047421A JP6274917B2 (ja) | 2014-03-11 | 2014-03-11 | 高周波パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015173140A true JP2015173140A (ja) | 2015-10-01 |
JP6274917B2 JP6274917B2 (ja) | 2018-02-07 |
Family
ID=54260317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014047421A Active JP6274917B2 (ja) | 2014-03-11 | 2014-03-11 | 高周波パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6274917B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135775A (ja) * | 1999-09-22 | 2001-05-18 | Lucent Technol Inc | 集積回路マルチチップモジュールパッケージ |
JP2005012124A (ja) * | 2003-06-20 | 2005-01-13 | Toshiba Corp | 高周波モジュール及びこれを搭載した高周波装置 |
JP2007027518A (ja) * | 2005-07-19 | 2007-02-01 | Ricoh Co Ltd | 高周波回路モジュール及び積層型高周波回路モジュール |
JP2008270363A (ja) * | 2007-04-17 | 2008-11-06 | Mitsubishi Electric Corp | 高周波パッケージ |
JP2009033175A (ja) * | 2007-07-27 | 2009-02-12 | Fujitsu Ltd | 低雑音フリップチップ・パッケージ及びそのフリップ・チップ |
JP2011165931A (ja) * | 2010-02-10 | 2011-08-25 | Mitsubishi Electric Corp | 高周波回路モジュール |
WO2012140934A1 (ja) * | 2011-04-14 | 2012-10-18 | 三菱電機株式会社 | 高周波パッケージ |
JP2013251520A (ja) * | 2012-05-30 | 2013-12-12 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 一体的ファラデーシールドを備えた多層電子構造体 |
-
2014
- 2014-03-11 JP JP2014047421A patent/JP6274917B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135775A (ja) * | 1999-09-22 | 2001-05-18 | Lucent Technol Inc | 集積回路マルチチップモジュールパッケージ |
JP2005012124A (ja) * | 2003-06-20 | 2005-01-13 | Toshiba Corp | 高周波モジュール及びこれを搭載した高周波装置 |
JP2007027518A (ja) * | 2005-07-19 | 2007-02-01 | Ricoh Co Ltd | 高周波回路モジュール及び積層型高周波回路モジュール |
JP2008270363A (ja) * | 2007-04-17 | 2008-11-06 | Mitsubishi Electric Corp | 高周波パッケージ |
JP2009033175A (ja) * | 2007-07-27 | 2009-02-12 | Fujitsu Ltd | 低雑音フリップチップ・パッケージ及びそのフリップ・チップ |
JP2011165931A (ja) * | 2010-02-10 | 2011-08-25 | Mitsubishi Electric Corp | 高周波回路モジュール |
WO2012140934A1 (ja) * | 2011-04-14 | 2012-10-18 | 三菱電機株式会社 | 高周波パッケージ |
JP2013251520A (ja) * | 2012-05-30 | 2013-12-12 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 一体的ファラデーシールドを備えた多層電子構造体 |
Also Published As
Publication number | Publication date |
---|---|
JP6274917B2 (ja) | 2018-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6132692B2 (ja) | アンテナ装置 | |
US9406622B2 (en) | Electronic circuit and semiconductor component | |
JP2013232992A (ja) | 弾性表面波デバイス | |
WO2015190166A1 (ja) | 弾性表面波装置 | |
US9693492B2 (en) | High-frequency package | |
US9160301B2 (en) | Acoustic wave device | |
JP6042028B2 (ja) | 高周波パッケージ | |
JP5701806B2 (ja) | Ebg構造体および半導体装置 | |
JP2011187812A (ja) | 高周波モジュール | |
US20150021748A1 (en) | Semiconductor device | |
WO2013133122A1 (ja) | 高周波パッケージ | |
JP6274917B2 (ja) | 高周波パッケージ | |
JP6223144B2 (ja) | フェーズドアレーアンテナ装置 | |
JP5334686B2 (ja) | 多層高周波パッケージ基板 | |
EP3125282B1 (en) | Surface-mount high-frequency circuit | |
JP6289355B2 (ja) | 高周波回路及びアンテナ装置 | |
JP2011172173A (ja) | ミリ波回路モジュール及びそれを用いたミリ波送受信機 | |
JP6346373B2 (ja) | 電子機器 | |
JP2015041680A (ja) | 電子デバイス | |
JP2014175566A (ja) | 半導体デバイス及びスイッチ | |
JP5677146B2 (ja) | マイクロ波回路 | |
US11081771B2 (en) | RF crossover apparatus for microwave systems comprising a body having at least two intersecting RF strips disposed thereon and insulated from an external environment | |
JP5974956B2 (ja) | 高周波パッケージ | |
JP5921733B2 (ja) | 弾性表面波デバイスを製造する方法 | |
JP6538483B2 (ja) | 高周波パッケージ、送受信モジュール、およびレーダ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6274917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |