JP2014175566A

JP2014175566A - 半導体デバイス及びスイッチ

Info

Publication number: JP2014175566A
Application number: JP2013048695A
Authority: JP
Inventors: Yukinori Tarui; 幸宣垂井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2013-03-12
Filing date: 2013-03-12
Publication date: 2014-09-22

Abstract

【課題】安価に構成し、かつデバイスを含む高周波機器の設置面積をより小さくしたＧａＮ半導体からなる半導体デバイスおよびスイッチを提供する。
【解決手段】第１，第２のグランドパターン３８，３９及び第１，第２のグランドパターンの間に挟まれて配置された信号伝送線路４，５，６，３５からなるトリプレート線路と、トリプレート線路と信号導電端子を接続する信号ビア３２，３３，３４と、第１，第２のグランドパターンに接続されたグランドビア３７を有し、半導体チップ１０の表面が表層を向き、半導体チップの入出力信号ボール１２〜１４、グランドボールＧＢが上記信号導電端子に接合された樹脂基板３０を具備して、半導体チップのグランドパターン及びグランドボール、樹脂基板の第１，第２のグランドパターン及びグランドビアにより擬似的なグランド壁を形成し、半導体チップの高周波半導体素子、信号ボール、樹脂基板のトリプレート線路を囲む。
【選択図】図１

Description

この発明は、半導体素子が搭載された半導体デバイス及びスイッチに関する。

マイクロ波、ミリ波等の高周波信号を処理する半導体素子を備えた半導体デバイスにおいて、ＦＥＴ（Field Effect Transistor；電界効果トランジスタ）を用いて増幅器、移相器、スイッチ等の高周波回路を構成したものがある（例えば特許文献１参照）。従来、この種の半導体デバイスにおいて、ＳｉＣ（Silicon Carbide）基板上に製膜したＧａＮ(Gallium Nitride)半導体からＦＥＴの回路を形成し、ＧａＮ半導体の高耐圧、高電流特性を活かして高耐電力なスイッチを構成したものがある。このスイッチを構成するＳｉＣ基板からなる半導体チップは、別体のパッケージ上に回路面を上にしてダイボンドされ、フェースアップ(face up)実装される。このパッケージ上には入出力線路が形成されており、半導体チップ上に形成された導電端子であるボンディングパッドとパッケージの入出力線路の間を金ワイヤで接続して、スイッチを動作させる。

特開平１０−３１３２６５号公報

従来の半導体デバイスにおいて、ＧａＮ半導体は、ＧａＮ基板上での成長が困難であり、高価なＳｉＣ基板上にＧａＮ半導体層を製膜して半導体デバイスを構成している。しかしながらＳｉＣ基板は融液固化法に代表される低価格なウェハ成長ができず、他種の半導体基板のＳｉ（Silicon）、ＧａＡｓ（Gallium Arsenide）と比較して高価であり、それに応じてスイッチ、増幅器等のデバイス価格が上昇するという課題がある。

また、パッケージ上に半導体チップをフェースアップ実装した場合、半導体チップ上の回路パターン及び接続部の金ワイヤから電磁波が放射する。スイッチの実装された高周波機器を正常動作させるためには、この放射した電磁波が外部に漏洩しないように、半導体チップの載置されたパッケージ上面を金属キャップ（以下、金属蓋）で覆い、半導体チップを電磁遮蔽する必要がある。このパッケージ及び金属蓋（以下、パッケージと総称する）を設けることで、半導体デバイスの価格が更に上昇するという課題がある。また、金属蓋を設ける分だけ、半導体デバイスのサイズ（設置面積）が大きくなるという課題がある。

加えて、ＧａＮ半導体の高耐圧性を活かしたスイッチ動作のためには、高電圧駆動の高耐圧なドライバ回路が必要である。ドライバ回路は、パッケージの周辺に配置されたガラスエポキシ樹脂、変性ポリイミド等からなる樹脂基板上に実装され、パッケージの制御信号端子に接続されて、半導体チップと電気的に接続される。しかしながら、高耐圧なドライバ回路は構成部品が自ずと大きくなり、樹脂基板上に実装するための設置面積の低減には限界がある。このため、ドライバ回路を設置することで、スイッチを含んだ高周波機器のサイズ（設置面積）が更に大きくなるという課題がある。

この発明は係る課題を解決するためになされたものであり、例えばＧａＮ半導体からなる半導体デバイスをより安価に構成することを目的とする。または、当該半導体デバイスを含む高周波機器の設置面積をより小さくすることを目的とする。

この発明による半導体デバイスは、裏面に形成されたグランドパターンと、上記裏面と反対側の表面に設けられた１つもしくは複数の高周波半導体素子と、を有し、上記高周波半導体素子との間で高周波信号を伝送する入出力信号ボール、上記高周波半導体素子との間で制御信号を伝送する制御信号ボール、及び上記入出力信号ボール及び制御信号ボールの周囲を囲んで複数配列されるグランドボールが、ボールグリッドアレイを形成して接合された半導体チップと、表層に配置された信号導電端子及びグランド導電端子と、内層に配置された第１，第２のグランドパターン及び上記第１，第２のグランドパターンの間に挟まれて配置された信号伝送線路からなるトリプレート線路と、上記トリプレート線路と信号導電端子を接続する信号ビアと、上記第１，第２のグランドパターンに接続され、上記トリプレート線路の周囲を囲んで複数配列されたグランドビアと、を有し、上記半導体チップの表面が表層を向き、上記半導体チップの入出力信号ボール、制御信号ボールが上記信号導電端子に接合され、上記半導体チップのグランドボールが上記グランド導電端子に接合されるとともに、上記入出力信号ボールに接合される上記信号導電端子が上記信号ビアに接続され、上記グランドボールに接合される上記グランド導電端子が上記グランドビアに接続されてなる樹脂基板と、を備え、上記半導体チップのグランドパターン及び上記グランドボール、上記樹脂基板の第１，第２のグランドパターン及び上記グランドビアにより形成される擬似的なグランド壁により、上記高周波半導体素子、上記信号ボール、上記制御信号ボール、上記信号導電端子、上記トリプレート線路及び上記信号ビアが囲まれたものである。

また、この発明によるスイッチは、上記半導体デバイスにおいて、上記樹脂基板が上記信号伝送線路に接続される少なくとも１つの入力端子と、少なくとも２つの出力端子を備えて、上記半導体チップの高周波半導体が、上記制御信号ボールを介して入力される制御信号に基づいて上記入力端子と一方の上記出力端子及び他方の上記出力端子との接続を切換えるものである。

この発明によれば、ダイボンド及びワイヤボンディング工程が不要となり、実装時の生産コストが低減される。また、半導体チップと樹脂基板の接合によって擬似的に形成されるグランド壁内に、入出力信号ボール及び信号伝送線路を収容することができるので、外部への電磁界の放射が抑圧され、電磁遮蔽用の金属蓋が不要となって、半導体チップを含む機器の低価格化を図ることができる。

図１は、実施の形態１による半導体デバイスの構成を示す図である。図２は、実施の形態１による半導体デバイスの樹脂基板内における配線回路を示す図である。図３は、実施の形態１によるスイッチの回路構成を示す図である。

実施の形態１．
図１は、この発明に係る実施の形態１による半導体デバイスの構成を示す図である。図１（ａ）は、半導体デバイスに搭載される半導体素子を含む半導体チップの回路面（下面）を上から見た透視図、図１（ｂ）は半導体デバイスの断面図、図１（ｃ）は半導体デバイスを構成する樹脂基板の表面（上面）を上から見た図である。図２は、実施の形態１による半導体デバイスの樹脂基板内における配線回路を示す図である。図１において、実施の形態１による半導体デバイス４０は、マイクロ波、ミリ波等の高周波のＲＦ（Radio Frequency）信号を処理する高周波回路を構成する。この実施の形態１において、半導体デバイス４０は、例えば少なくとも１つの入力端子１から入力されるＲＦ信号の出力先を、少なくとも２つの出力端子２，３の何れかに切換えるスイッチ１００を構成している。

図１（ａ）、（ｂ）において、半導体デバイス４０は、１つもしくは複数の高周波のＲＦ信号を処理する半導体素子（以下、高周波半導体素子）を含む半導体チップ１０と、表面（上面）に半導体チップ１０を載置した樹脂基板３０から構成される。半導体チップ１０は、回路面をなす表面（図１（ｂ）の下面側）に複数の半田ボールが接合されている。半導体チップ１０表面の複数の半田ボールは、ＲＦ信号用の入出力信号ボールとしての信号ボール１２，１３，１４と、制御信号ボールとしての電源用の信号ボール２１及び制御用の信号ボール２２と、グランドボールＧＢからなる。半導体チップ１０は、Ｓｉ（シリコン）基板上にＧａＮ（窒化ガリウム）半導体からなる高周波半導体素子を製膜して回路面を形成するＧａＮｏｎＳｉ半導体チップである。半導体チップ１０の表面（図１（ｂ）の下面側）には、ＧａＮ半導体からなる高周波半導体素子を構成するＦＥＴ（電界効果トランジスタ）１１ａ，ＦＥＴ１１ｂ，ＦＥＴ１１ｃが形成されている。また、半導体チップ１０の当該表面には、導電皮膜からなるボンディングパッド（導電端子）１７，１８、及びボンディングパッド１７，１８とＦＥＴ１１ａ，１１ｂ，１１ｃの間をそれぞれ接続するＲＦ信号用の信号伝送線路，電源または制御信号用の信号線路、グランドパターン等の配線パターンが形成されている。

ＦＥＴ１１ａ，１１ｂ，１１ｃは、所望の周波数（ｆ_０）のＲＦ信号を処理する半導体増幅器または半導体スイッチとして動作する。半導体チップ１０は、回路面の裏面に接地導体からなるグランドパターン１６が形成されている。半導体チップ１０の内部層には、半導体チップ１０の表裏を貫通するグランドビア（ＶＩＡ）１５が形成されている。グランドビア１５の上端（半導体チップ１０裏面側）は、グランドパターン１６に接続されている。グランドビア１５の下端（半導体チップ１０表面側）は、ボンディングパッド１７を介して、半導体チップ１０表面（図１（ｂ）の下面側）のグランドボールＧＢに接続されている。なお、複数のグランドボールＧＢは半導体チップ１０表面の周縁部に配置され、周波数ｆ_０のＲＦ信号が空間を伝搬する波長（λ_０）の４分の１波長（λ_０／４）以下の間隔で、半導体チップ１０の外縁に沿って複数個配列されている。

また、半導体チップ１０は、表面（図１（ｂ）の下面側）にドライバ回路２０が形成されている。図１（ａ）は、ドライバ回路２０が半導体チップ１０上に搭載される位置を、点線で例示している。ドライバ回路２０は、スイッチ１００の駆動用の高耐圧なドライバ回路を構成する。ドライバ回路２０は、半導体チップ１０の表面に形成される配線パターン（図示せず）を介して、ＦＥＴ１１ａ，ＦＥＴ１１ｂ，ＦＥＴ１１ｃに接続される。ドライバ回路２０は、電源用の信号ボール２１（電源端子）に接続され、信号ボール２１から高電圧電源が供給される。また、ドライバ回路２０は、制御用の信号ボール２２（制御端子）に接続され、信号ボール２２から低電圧の制御信号が印加される。ドライバ回路２０は、この電源及び制御信号に基いて、ＦＥＴ１１ａ，１１ｂ，１１ｃの各ゲート端子に所要の高電圧なゲート制御信号を供給する。なお、ドライバ回路２０は、周囲温度やゲート制御信号の出力有無等の回路動作をモニタするためのモニタ信号を生成し、他の制御用の信号ボール２２に出力しても良い。

図１（ｂ）（ｃ）において、樹脂基板３０は、多層に積層された誘電体層と、誘電体層の層間に形成された導体層から構成された多層基板である。樹脂基板３０は、例えばガラスエポキシ樹脂（例えばFlame Retardant Type 4）、フッ素樹脂（例えばポリテトラフルオロエチレン）、変性ポリイミド等の樹脂基材から構成される。樹脂基板３０は、誘電正接が小さく、高周波のＲＦ信号の線路損失が小さい（低損失な）樹脂基材が用いられると良い。図１（ｃ）は、半導体チップ１０が樹脂基板３０上に搭載される位置を一点鎖線の想像線で例示し、ドライバ回路２０及びＦＥＴ１１ａ，ＦＥＴ１１ｂ，ＦＥＴ１１が半導体チップ１０上に搭載される位置を二点鎖線の想像線で例示している。

樹脂基板３０は、表面（上面）の表層に、グランドに接続されたボンディングパッド（グランド導電端子）３１と、信号伝送用の導体からなるボンディングパッド（信号導電端子）４１，４２，４３が形成されている。また、樹脂基板３０の表面（上面）の表層は、接地導体からなるグランドパターン８０が形成されている。樹脂基板３０の裏面（下面）は、接地導体からなるグランドパターン３９が形成されている。グランドパターン３９（第２のグランドパターン）は、外部のグランドに接続されて接地されている。樹脂基板３０の内層には、信号伝送線路（ストリップ線路）４，５，６，３５及び接地導体からなるグランドパターン３８（第１のグランドパターン）が形成されている。信号伝送線路４，５，６，３５は、それぞれストリップ導体から形成され、その上下層に配置されるグランドパターン３８，３９の間に挟まれてトリプレート線路を構成する。信号伝送線路３５は、所望の周波数（ｆ_０）のＲＦ信号が樹脂基板３０内を伝搬する波長（λ）の４分の１波長（λ／４）の電気長を有している。

樹脂基板３０は、信号ビア（ＶＩＡ）３２，３３，３４と、信号ビア（ＶＩＡ）５１，５２，５３と、複数のグランドビア（ＶＩＡ）３７が内挿されている。信号ビア３２、信号ビア３３及び信号ビア３４は、それぞれボンディングパッド４１、ボンディングパッド４２及びボンディングパッド４３に接続される。グランドビア３７は、樹脂基板３０の上下を貫通し、樹脂基板３０の表層（上面）のグランドパターン８０と、樹脂基板３０の裏面（下面）のグランドパターン３９の間を接続する。また、グランドビア３７は、樹脂基板３０の内層のグランドパターン３８に接続される。信号ビア５１，信号ビア５２，信号ビア５３の各上端は、それぞれボンディングパッド（導電端子）５５，ボンディングパッド（導電端子）５６，ボンディングパッド（導電端子）５７に接続される。また、信号ビア５１，信号ビア５２，信号ビア５３の各下端は、それぞれ入力端子１，出力端子２，出力端子３に接続される。ボンディングパッド５５，５６，５７は、樹脂基板３０の外部に配置された他の高周波回路に接続される。

なお、樹脂基板３０の表層（上面）のグランドパターン８０は、信号ボール１２，１３，１４の周囲及びグランドボールＧＢの直下とその周辺に部分的に設けるようにしても良い。

ボンディングパッド４１及びボンディングパッド４２は、グランドパターン７０の導体表面が楕円形状または繭型形状に刳り貫かれて誘電体層の表面が露出した領域内に配置され、グランドパターン７０との間に所定の間隙を有して非接触の状態で、周囲がグランドパターン７０により取り囲まれている。ボンディングパッド４３は、グランドパターン７０の導体表面が円形状に刳り貫かれて誘電体層の表面が露出した領域内に配置され、グランドパターン７０との間に所定の間隙を有して非接触の状態で、周囲がグランドパターン７０により取り囲まれている。ボンディングパッド５５，ボンディングパッド５６，ボンディングパッド５７は、それぞれグランドパターン７０との間に所定の間隙を有してグランドパターン７０と非接触の状態で配置される。図１の例では、ボンディングパッド５５，ボンディングパッド５６，ボンディングパッド５７は、それぞれグランドパターン７０の導体表面が楕円形状に刳り貫かれて誘電体層の表面が露出した領域内に配置され、周囲がグランドパターン７０により取り囲まれている。

図１（ｂ）に示すように、半導体チップ１０は、配線パターンの回路面が形成された表面を下にした状態で、樹脂基板３０の表面（上面）にＢＧＡ（Ball Grid Array）実装されており（face down（フェースダウン）実装とも呼ぶ)、半導体チップスケールパッケージ（ＣＳＰ；Chip Scale Package）を構成している。半導体チップ１０と樹脂基板３０は、ボンディングパッド１７とボンディングパッド３１の間を接合するグランドボールＧＢと、各ボンディングパッド１８とボンディングパッド４１，４２，４３の間をそれぞれ接合する信号ボール１２，１３，１４を間に介在して接合されている。ここで、半導体チップ１０上のＦＥＴ１１ａ，ＦＥＴ１１ｂ，ＦＥＴ１１ｃは、信号ボール１２，信号ボール１３，及び信号ボール１４を介して、それぞれ樹脂基板３０内の信号ビア４１，信号ビア４２，及び信号ビア４３に接続される。

これにより、信号ボール１２，１３，１４は、半導体チップ１０裏面（上面）のグランドパターン１６、半導体チップ１０内のグランドビア１５、半導体チップ１０表面（下面）のグランドボールＧＢ、樹脂基板３０表面（上面）のグランドパターン８０、樹脂基板３０内のグランドビア３７及びグランドパターン３８、樹脂基板３０裏面（下面）のグランドパターン３９によって形成されるキャビティ（以下、グランドキャビティと呼ぶ）内部に配置されることとなる。このグランドキャビティは、周囲が接地面で囲まれた擬似的な電磁遮蔽壁を構成する。また、信号伝送線路（ストリップ線路）４，５，６，３５及びＦＥＴ１１ａ，１１ｂ，１１ｃも、同様にしてグランドキャビティの内部に配置される。このように信号ボール１２，１３，１４、信号伝送線路４，５，６，３５及びＦＥＴ１１ａ，１１ｂ，１１ｃをグランドキャビティ内に収容することで、それら接続配線部材から外部への電磁界の放射を抑圧することができる。

なお、図１の例では、信号ボール１２，１３及び信号ビア４１，４２は、同一のグランド開口内に配置しているが、信号ボール12,13及び信号ビア４１，４２のそれぞれの周囲にグランドパターン、グランドビア等を配置することで、信号ボール１４及び信号ビア４３と同様に構成しても良い。

図１（ｃ）は、ＦＥＴ１１ａ，ＦＥＴ１１ｂ，ＦＥＴ１１ｃ及び信号伝送線路４，５，６，３５の配置を点線（投影線）で例示している。また、図２は、入力端子１，出力端子２，３と信号伝送線路４，５，６，３５の間の接続配線を模式的に例示するものである。図１（ｃ）及び図２において、信号ビア５１は入力端子１を介して信号伝送線路４の一端部に接続され、信号ビア５２は出力端子２を介して信号伝送線路５の一端部に接続され、信号ビア５３は出力端子３を介して信号伝送線路６の一端部に接続される。信号ビア３４は信号伝送線路６の他端部及び信号伝送線路３５の一端部に接続され、信号ビア３３は信号伝送線路３５の他端部及び信号伝送線路４の他端部に接続され、信号ビア３２は信号伝送線路５の他端部に接続されている。

ここで、図１（ａ）（ｂ）において、ＦＥＴ１１ａのソース側端子が信号ボール１３に接続され、ドレイン側端子が信号ボール１２に接続されている。即ち、ＦＥＴ１１ａのソース側端子が信号ボール１３を介して信号ビア３３に接続され、ＦＥＴ１１ａのドレイン側端子が信号ボール１２を介して信号ビア３２に接続されることで、信号ビア３３と信号ビア３２がＦＥＴ１１ａを間に介在して接続されることとなる。また、ＦＥＴ１１ｂのソース側端子が信号ボール１２に接続され、ドレイン側端子がグランドボールＧＢに接続されている。即ち、ＦＥＴ１１ｂのソース側端子が信号ボール１２を介して信号ビア３２に接続され、ＦＥＴ１１ａのドレイン側端子がグランドボールＧＢを介してグランドに接続されることで、信号ビア３４がＦＥＴ１１ｂを間に介在して接地されることとなる。また、ＦＥＴ１１ｃのソース側端子が信号ボール１４に接続され、ドレイン側端子がグランドボールＧＢに接続されている。即ち、ＦＥＴ１１ｃのソース側端子が信号ボール１３を介して信号ビア３３に接続され、ＦＥＴ１１ｃのドレイン側端子がグランドボールＧＢを介してグランドに接続されることで、信号ビア３３がＦＥＴ１１ｃを間に介在して接地されることとなる。なお、信号ビア３３は、入力端子１及び出力端子２間の接続線と、入力端子１及び出力端子３間の接続線の分岐点となり、入力端子１に入力される信号は、この分岐点を通過して出力端子２もしくは出力端子３に出力されることとなる。

なお、半導体チップ１０の電源用の信号ボール２１及び制御用の信号ボール２２は、樹脂基板３０上のボンディングパッド（図示せず）を介して、樹脂基板３０内の低周波用の信号伝送線路に接続される。この低周波用の信号伝送線路は、樹脂基板３０の表層に配置されるボンディングパッドに接続されて、外部の他の電気回路から制御信号及び電源が供給される。

次に、実施の形態１の半導体デバイス４０によって構成されるスイッチ１００について、動作を説明する。図３は、スイッチ１００の構成を示す回路図である。図３（ａ）はＧａＮ半導体で構成されるスイッチ１００を模式的に示す回路図であり、図３（ｂ）は入力端子１を出力端子２に接続する場合のスイッチ１００の等価回路、図３（ｃ）は入力端子１を出力端子３に接続する場合のスイッチ１００の等価回路を示す。スイッチ１００は、単極双投スイッチ（ＳＰＤＴ（Single Pole Double Throw）スイッチ）を構成した例を示している。

図３（ａ）において、ＦＥＴ１１ｃのソース端子は、信号ビア３４を介して信号伝送線路３５の一端部と出力端子３に接続される。ＦＥＴ１１ａのソース端子は、信号ビア３３を介して入力端子１と信号伝送線路３５の他端部に接続される。ＦＥＴ１１ｂのソース端子は、信号ビア３２を介して出力端子２とＦＥＴ１１ａのドレイン端子に接続される。また、ドライバ回路２０は、電源トリガ端子としての信号ボール２１に印加された電源電圧と、制御信号端子としての信号ボール２２に印加された低電圧な制御信号に応じて、スイッチ１００の高電圧な駆動信号をＦＥＴ１１ａ，１１ｂ，１１ｃ毎に生成する。生成された各ＦＥＴ１１ａ，１１ｂ，１１ｃに対応するそれぞれの駆動信号は、半導体チップ１０上の配線パターンを介して、各ＦＥＴ１１ａ，１１ｂ，１１ｃのそれぞれのゲート端子に印加される。

この駆動信号の印加により、各ＦＥＴ１１ａ，１１ｂ，１１ｃの動作状態がそれぞれ変化する。ここで、ＦＥＴ１１ａ及び１１ｃを導通状態（当該ＦＥＴは低抵抗で近似される）、ＦＥＴ１１ｂを遮断状態（当該ＦＥＴはキャパシタで近似される）とすることにより、図３（ａ）の回路は図３（ｂ）と等価となる。また、ＦＥＴ１１ａ及び１１ｃを遮断状態（当該ＦＥＴはキャパシタで近似される）、ＦＥＴ１１ｂを導通状態（当該ＦＥＴは低抵抗で近似される）とすることにより、図３（ａ）の回路は図３（ｃ）と等価となる。ここで、等価回路が図３（ｂ）となる状態の時と、図３（ｃ）となる状態の時のそれぞれの動作を説明する。

図３（ｂ）の状態時、分岐点（信号ビア３３）において、信号伝送線路３５は先端が低抵抗のＦＥＴ１１ｃを介して短絡されたλ／４伝送線路に見える。よって出力端子３側を見たインピーダンスは高インピーダンスとなる。また、ＦＥＴ１１ｃは低抵抗に近似されるので、分岐点（信号ビア３３）において出力端子２側を見たインピーダンスは低インピーダンスとなる。このため、樹脂基板３０内の信号伝送線路４を介して入力端子１から印加されたＲＦ信号は低インピーダンス側に進むこととなり、信号ビア３３及び信号ボール１３を介して半導体チップ１０内に伝達される。その後、このＲＦ信号は、ＦＥＴ１１ａを通過し、信号ボール１２及び信号ビア３２を介して樹脂基板３０内に戻り、信号伝送線路５を通過して出力端子２に伝達される。

また、図３（ｃ）の状態時、分岐点（信号ビア３３）において、低抵抗のＦＥＴ１１ｃにより出力端子３側を見たインピーダンスは低インピーダンスとなる。また、ＦＥＴ１１ａはキャパシタで近似されるので、分岐点（信号ビア３３）において出力端子２側を見たインピーダンスは高インピーダンスとなる。このため、樹脂基板３０内の信号伝送線路４を介して入力端子１から印加されたＲＦ信号は、出力端子３側を見たインピーダンスは低インピーダンス、出力端子２側を見たインピーダンスは高インピーダンスとなるため、低インピーダンス側に進み、信号伝送線路３５及び信号伝送線路６を介して出力端子３に伝達される。

かくして、実施の形態１による半導体デバイス４０は、低価格なＳｉ基板上に製膜したＧａＮｏｎＳｉを使用して半導体チップ１０を形成することができる。また、半導体チップ１０を樹脂基板３０上にフェースダウンで直接ＢＧＡ実装する形態のＣＳＰを用いることで、半田リフロー工程を用いたＢＧＡ実装ができる。このため、従来の半導体デバイスのフェースアップ実装に必要なダイボンド及びワイヤボンディング工程が不要となり、従来のフェースアップ実装による半導体デバイスと比較して、実装時の生産コストが低減される。また、半導体チップ１０と樹脂基板３０の結合体に擬似的に構成されるグランドキャビティ内に、信号ボール１２，１３，１４、及び信号伝送線路３を収容することで、外部への電磁界の放射が抑圧される。このため、従来の半導体デバイスで必要であった電磁遮蔽用の金属蓋を含むパッケージが不要となることで、半導体デバイスを含む高周波機器（ＲＦ機器）の低価格化を図ることができる。

また、半導体チップ１０を樹脂基板３０上に直接ＢＧＡ実装し、半導体チップ１０内にドライバ回路２０を内蔵しているため、ＲＦ機器の小型化が図れる。
なお、Ｓｉ基板は絶縁性がＳｉＣ基板と比較して劣るため、半導体チップ１０上に信号伝送線路を構成した場合は線路損失が増大する。しかしながら、低損失な樹脂基板３０内にトリプレート線路を形成して信号伝送線路５，６，３５を構成することで、線路損失の増加を抑制することができる。

また、半導体チップ１０の周縁部にグランドボールＧＢをλ_０／４以下の間隔で配列することにより、通常のフェースアップ実装と比較して半導体チップ自体の面積は若干大きくなる。しかしながら、グランドボールＧＢを構成する半田ボールの径は小さいので、その配置に必要な面積は、半導体チップ１０を金属蓋で覆う場合に必要な接合部の面積に比べて小さくすることができる。また、低価格なＳｉ基板を使用することで、チップ面積の増加に伴う価格の上昇分は十分に許容することが可能である。

この実施の形態１では、半導体デバイス４０の特定の回路形態であるスイッチ１００として、ＧａＮ半導体を用いた単極双投型スイッチの一実施形態として直並列かつ並列併用型にて説明したが、このスイッチは直並列型及び並列型等の各種回路構成によって実現することが可能であって、スイッチの回路形態はこれに限定されるものではない。また、デバイス４０は、スイッチ１００だけでなく、増幅器、移相器等の他の高周波回路を構成しても良い。

また、この実施の形態１では、ＧａＮｏｎＳｉを用いた半導体チップ１０を例にして説明したが、ＧａＡｓ，Ｓi−ＢｉＣＭＯＳ等の半導体チップに適用することも可能である。更に半導体チップ上の線路損失が問題とならない場合は、樹脂基板３０内の信号伝送線路４，５，６，３５を半導体チップ１０上にパターン形成された線路で構成しても良い。このような場合、半導体デバイス４０の外部への信号接続は、半導体チップ１０における複数のグランドボールＧＢの配列内に収容された信号ボールを介して、周囲をグランドパターンで挟まれたストリップ線路に接続することで、半導体デバイス４０から外部への電磁界の放射を抑圧することができる。

また、この実施の形態１では、入力端子１及び出力端子２，３を、信号ビア５１，５２，５３を介して、樹脂基板３０表面のボンディングパッド５５，５６，５７に接続した例を説明したが、入力端子１及び出力端子２，３を別の形態で樹脂基板３０の外部に接続できるようにしても良い。例えば、樹脂基板３０の内部に同軸線を埋め込み、同軸線の内導体を入力端子１及び出力端子２，３に接続できるようにしても良い。また、樹脂基板３０の内部に、マイクロストリップ線路−導波管変換器を設けて、入力端子１及び出力端子２，３を導波管に接続するようにしても良い。更に、樹脂基板３０の表面または外部基板にアンテナ素子を構成し、入力端子１及び出力端子２，３をアンテナ素子に接続するようにしても良い。

また、この実施の形態１では、半導体チップ１０を樹脂基板３０に実装した例について説明したが、更なる低損失化を志向して、樹脂基板３０の代わりにセラミック基板を用いても良い。

更に、この実施の形態１において、半導体チップ１０にドライバ回路２０を含まずに、ＦＥＴ１１ａ，１１ｂ，１１ｃに直接駆動信号を印加してもよい。この場合、ドライバ回路２０を樹脂基板３０上または樹脂基板３０の内部に実装しても良い。

以上説明した通り、実施の形態１による半導体デバイス４０は、裏面に形成されたグランドパターン１６と、上記裏面と反対側の表面に設けられた１つもしくは複数の高周波半導体素子（ＦＥＴ１１ａ，ＦＥＴ１１ｂ，ＦＥＴ１１ｃ）と、を有し、上記高周波半導体素子との間で高周波のＲＦ信号を伝送する入出力信号ボール（信号ボール１２，１３，１４）、上記高周波半導体素子との間で制御信号を伝送する制御信号ボール（電源用の信号ボール２１、制御用の信号ボール２２）、及び上記入出力信号ボール及び制御信号ボールの周囲を囲んで複数配列されるグランドボールＧＢが、ボールグリッドアレイ（ＢＧＡ）を形成して接合された半導体チップ１０から構成される。また、半導体デバイス４０は、表層に配置された信号導電端子（ボンディングパッド４１，４２，４３）及びグランド導電端子（ボンディングパッド３１）と、内層に配置された第１，第２のグランドパターン（グランドパターン３８，３９）及び上記第１，第２のグランドパターンの間に挟まれて配置された信号伝送線路（４，５，６，３５）からなるトリプレート線路と、上記トリプレート線路と信号導電端子を接続する信号ビア（３２，３３，３４）と、上記第１，第２のグランドパターンに接続され、上記トリプレート線路の周囲を囲んで複数配列されたグランドビア３７と、を有し、上記半導体チップの表面が表層を向き、上記半導体チップの入出力信号ボール、制御信号ボールが上記信号導電端子に接合され、上記半導体チップのグランドボールが上記グランド導電端子に接合されるとともに、上記入出力信号ボールに接合される上記信号導電端子が上記信号ビアに接続され、上記グランドボールに接合される上記グランド導電端子が上記グランドビアに接続されてなる樹脂基板３０と、を備え、上記半導体チップ１０のグランドパターン１６及び上記グランドボール、上記樹脂基板の第１，第２のグランドパターン及び上記グランドビアにより形成される擬似的なグランド壁（グランドキャビティ）により、上記高周波半導体素子、上記信号ボール、上記制御信号ボール、上記信号導電端子、上記トリプレート線路及び上記信号ビアが囲まれたことを特徴とする

また、上記高周波半導体素子は、シリコン基板上に製膜された窒化ガリウムから形成されたことを特徴とする。

また、上記半導体チップは、上記制御信号ボール（信号ボール２１，２２）を介して印加される電源及び制御信号に基づいて上記高周波半導体素子の駆動信号を生成するドライバ回路２０を有したことを特徴とする。

また、上記半導体デバイス４０から構成されるスイッチは、上記樹脂基板が、上記信号伝送線路に接続される少なくとも１つの入力端子１と、少なくとも２つの出力端子２，３を備え、上記半導体チップの高周波半導体は、上記制御信号ボールを介して入力される制御信号に基づいて上記入力端子１と一方の上記出力端子２及び他方の上記出力端子３との接続を切換えることを特徴とする。

これによって、ダイボンド及びワイヤボンディング工程が不要となり、実装時の生産コストが低減される。また、ＧａＮ半導体を含む半導体チップと樹脂基板の接合によって擬似的に形成されるグランド壁内に、入出力信号ボール及び信号伝送線路を収容することができるので、外部への電磁界の放射が抑圧され、電磁遮蔽用の金属蓋が不要となって、半導体チップを含む機器の低価格化を図ることができる。

１入力端子、２，３出力端子、４信号伝送線路（入力線路）、５，６信号伝送線路（出力線路）、１０半導体チップ、１１ａ，１１ｂ，１１ｃＦＥＴ（高周波半導体素子）、１２，１３，１４信号ボール（入出力信号ボール）、１５グランドビア、１６グランドパターン、１７ボンディングパッド（導電端子）、２０ドライバ回路、２１信号ボール、２２信号ボール、３０樹脂基板、３１ボンディングパッド、３２，３３，３４信号ビア、３５伝送線路、３７グランドビア、３８，３９グランドパターン（第１，第２のグランドパターン）、４０半導体デバイス、１００スイッチ、ＧＢグランドボール。

Claims

裏面に形成されたグランドパターンと、上記裏面と反対側の表面に設けられた１つもしくは複数の高周波半導体素子と、を有し、
上記高周波半導体素子との間で高周波信号を伝送する入出力信号ボール、上記高周波半導体素子との間で制御信号を伝送する制御信号ボール、及び上記入出力信号ボール及び制御信号ボールの周囲を囲んで複数配列されるグランドボールが、ボールグリッドアレイを形成して接合された半導体チップと、
表層に配置された信号導電端子及びグランド導電端子と、内層に配置された第１，第２のグランドパターン及び上記第１，第２のグランドパターンの間に挟まれて配置された信号伝送線路からなるトリプレート線路と、上記トリプレート線路と信号導電端子を接続する信号ビアと、上記第１，第２のグランドパターンに接続され、上記トリプレート線路の周囲を囲んで複数配列されたグランドビアと、を有し、
上記半導体チップの表面が表層を向き、上記半導体チップの入出力信号ボール、制御信号ボールが上記信号導電端子に接合され、上記半導体チップのグランドボールが上記グランド導電端子に接合されるとともに、
上記入出力信号ボールに接合される上記信号導電端子が上記信号ビアに接続され、
上記グランドボールに接合される上記グランド導電端子が上記グランドビアに接続されてなる樹脂基板と、
を備え、
上記半導体チップのグランドパターン及び上記グランドボール、上記樹脂基板の第１，第２のグランドパターン及び上記グランドビアにより形成される擬似的なグランド壁により、上記高周波半導体素子、上記信号ボール、上記制御信号ボール、上記信号導電端子、上記トリプレート線路及び上記信号ビアが囲まれた半導体デバイス。
上記高周波半導体素子は、シリコン基板上に製膜された窒化ガリウムから形成されたことを特徴とする請求項１記載の半導体デバイス。
上記半導体チップは、上記制御信号ボールを介して印加される電源及び制御信号に基づいて上記高周波半導体素子の駆動信号を生成するドライバ回路を有したことを特徴とする請求項１記載の半導体デバイス。
請求項１乃至請求項３の何れかに記載の半導体デバイスから構成され、
上記樹脂基板は、上記信号伝送線路に接続される少なくとも１つの入力端子と、少なくとも２つの出力端子を備え、
上記半導体チップの高周波半導体は、上記制御信号ボールを介して入力される制御信号に基づいて上記入力端子と一方の上記出力端子及び他方の上記出力端子との接続を切換えることを特徴としたスイッチ。