JP2024029157A - エッジ接点接続を採用するアンテナ要素及びicチップを有する集積構造 - Google Patents
エッジ接点接続を採用するアンテナ要素及びicチップを有する集積構造 Download PDFInfo
- Publication number
- JP2024029157A JP2024029157A JP2023222617A JP2023222617A JP2024029157A JP 2024029157 A JP2024029157 A JP 2024029157A JP 2023222617 A JP2023222617 A JP 2023222617A JP 2023222617 A JP2023222617 A JP 2023222617A JP 2024029157 A JP2024029157 A JP 2024029157A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- cavity
- edge contact
- substrate
- antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 137
- 238000000034 method Methods 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 15
- 230000000295 complement effect Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000005553 drilling Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 24
- 238000001465 metallisation Methods 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 9
- 239000000523 sample Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q21/00—Antenna arrays or systems
- H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
- H01Q21/0093—Monolithic arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60285—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of mechanical auxiliary parts without the use of an alloying or soldering process, e.g. pressure contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60292—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of an electron or laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14183—On contiguous sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81205—Ultrasonic bonding
- H01L2224/81207—Thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
- H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81906—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Abstract
【課題】空洞を有する基板に、ICチップを電気的に接続するアンテナ装置を提供する。
【解決手段】第1の上面135に空洞140を有するアンテナ装置100において、基板130は、空洞140の一部を画定する側壁144-1、144-2を有し、側壁144-1、144-2に第1のエッジ接点132を形成する。ICチップ110は、空洞140内に配置され、側壁144-1、144-2に面する側面117-1、117-2と、第1のエッジ接点132に電気的に接続する側面117-1、117-2に形成された第2のエッジ接点112と、を有する。第1の上面135に対向する基板130の第2の下面139に配置されたアンテナ要素120-1、120-2は、基板130内に延在する導電性ビア122-1、122-2を介してICチップ110内のRF回路に電気的に接続する。
【選択図】図1
【解決手段】第1の上面135に空洞140を有するアンテナ装置100において、基板130は、空洞140の一部を画定する側壁144-1、144-2を有し、側壁144-1、144-2に第1のエッジ接点132を形成する。ICチップ110は、空洞140内に配置され、側壁144-1、144-2に面する側面117-1、117-2と、第1のエッジ接点132に電気的に接続する側面117-1、117-2に形成された第2のエッジ接点112と、を有する。第1の上面135に対向する基板130の第2の下面139に配置されたアンテナ要素120-1、120-2は、基板130内に延在する導電性ビア122-1、122-2を介してICチップ110内のRF回路に電気的に接続する。
【選択図】図1
Description
本開示は、一般に、ICチップと、プリントアンテナ要素などの基板によって支持される他の回路構成要素との間の接続技術及び配置に関する。
関連技術の考察
関連技術の考察
無線通信では、典型的には、アンテナ要素がビーム形成構成要素を含むICチップと統合された小型のアンテナ機器を提供することが望ましい。衛星用途では、例えば、典型的には、基板上に多くのマイクロストリップパッチアンテナ要素を備えたフェーズドアレイを用いる。アンテナ要素は、RF電力を供給する分散型電力増幅器と、プロセッサによって制御される位相シフタとに電気的に接続することができ、結果として生じるアンテナビームを動的に方向付けすることができる。電力増幅器、位相シフタ、及び受信回路などの他のフロントエンド機器は、単一構造のアンテナ要素と統合されたICチップに提供することができる。
本開示の技術の一態様では、アンテナ装置は、第1の外面に空洞を有する基板を含む。基板は、空洞の一部を画定する側壁を有し、側壁に第1のエッジ接点が形成されている。ICチップは、空洞内に配置されており、側壁に面する側面と、第1のエッジ接点に電気的に接続された側面に形成された第2のエッジ接点とを有する。第1の外面に対向する基板の第2の外面に配置されたアンテナ要素は、基板内に延在する導電性ビアを介してICチップ内のRF回路に電気的に接続されている。
ICチップ内のRF回路へのアンテナ要素の電気接続は、第1のエッジ接点及び第2のエッジ接点を介して行うことができる。あるいは、アンテナ要素の接続は、ICチップの底面の電気接点から行ってもよい。
別の態様では、アンテナ装置を製造する方法は、基板の第1の外面に空洞を形成することと、第1の外面に対向する基板の第2の外面上にアンテナ要素を形成することとを含む。空洞の側壁に第1のエッジ接点が形成される。ICチップは空洞内に配置され、ICチップは、その側面に形成された第2のエッジ接点を有し、RF回路を含む。第1のエッジ接点と第2のエッジ接点とは電気的に接続されている。第2の外面から延在する導電性ビアが基板内に形成されており、アンテナ要素は、導電性ビアを介してRF回路に電気的に接続されている。
別の態様では、電子的に方向付け可能なアンテナアレイを製造する方法は、基板の第1の外面に沿って空間的に配置された複数の空洞を基板内に形成することと、第1の外面に対向する基板の第2の外面上に空間的に配置された複数のアンテナ要素を形成することと、複数のICチップを提供し、各々がそれぞれ第1エッジ接点を備えた側面を有し、各ICチップがビーム形成構成要素を含むことと、空洞の各々に対して、空洞の側壁に第2のエッジ接点を形成することと、複数のICチップのそれぞれ1つを空洞内に配置することと、それぞれの第1のエッジ接点と第2のエッジ接点とを電気的に接続することと、内部に配置されたICチップのビーム形成構成要素を、アンテナ要素のそれぞれの少なくとも1つに電気的に接続することと、を含む。
開示された技術の上記及び他の態様及び特徴は、同様の参照符号が同様の素子又は特徴を示す添付の図面と併せて、以下の詳細な説明からより明らかになるであろう。同じ又は類似の形式の様々な素子は、同じ/類似の素子を区別するダッシュ及び第2のラベル(例えば、-1、-2)を参照ラベルに付加することによって区別することができる。しかしながら、所与の説明が第1の参照ラベルのみを使用する場合、第2の参照ラベルに関係なく、同じ第1の参照ラベルを有する同じ/類似の素子のいずれか1つに適用可能である。素子及び特徴は、図面内で一定の縮尺で描かれていないことがある。
以下の説明は、添付の図面を参照して、例示目的のために本明細書に開示される技術の特定の例示的実施形態の包括的な理解を支援するために提供される。本明細書は、技術を理解する当業者を支援するための様々な具体的な詳細を含むが、これらの詳細は単なる例示であると見なされるべきである。簡潔さ及び明瞭さのために、周知の機能及び構造の説明は、当業者が技術を理解することを不明瞭にし得る場合には、周知の機能及び構造の説明を省略することができる。
図1は、一実施形態による、例示的なアンテナ装置100の分解斜視図である。アンテナ装置100は、基板130、及びICチップ110内のRF回路に電気的に接続された少なくとも1つのアンテナ要素120(例えば、2つのアンテナ要素120-1、120-2)を含む。各アンテナ要素120は、基板130の下面139(「第2の外面」)に印刷されたマイクロストリップパッチ要素として例示される。長方形の形状で描写されているが、アンテナ要素120は、所望の放射パターンを形成するための任意の他の適切な形状を有し得る。更に、ダイポール又はスロットアンテナ要素などの他のタイプのアンテナ要素を、目標性能メトリックを実現するために代用してもよい。
基板130は、その上面135(「第1の外面」)内に形成された空洞140を有し、空洞は、接地平面170の上面と一致し得る底面まで延在する深さを有する。アンテナ装置100の組み立てられた状態では、ICチップ110は、空洞140内に配置されており、ICチップ110の上面115は、基板130の上面135と実質的に同一平面上にある。組み立てられた状態では、ICチップ110の底面119は、接地平面170に面し、隣接していてもよい。少なくとも1つの第1のエッジ接点132は、空洞140の側壁144に配置されている。少なくとも1つの第2のエッジ接点112は、ICチップ110の側面117上に配置されており、隣接する第1のエッジ接点132に電気的に接続されている。1つのアンテナ要素120には、基板貫通ビア(TSV)(以下、「導電性ビア」又は単に「ビア」)122として具体化されたプローブフィードによって(送信及び/又は受信方向で)RF信号をフィードすることができる。ビア122は、短い導電性トレース168に電気的に接続することができ、これは次に、第1のエッジ接点132に電気的に接続され、これにより、アンテナ要素120と、第2のエッジ接点112に接続されたICチップ110内のRF回路との間の電気接続を完了する。
本明細書では、ICチップという用語は、半導体材料の小さな平坦部分内に具体化された1つ以上の電子回路を指す。例えば、ICチップ110は、ガリウムヒ素(GaAs)、リン化インジウム(InP)、シリコンゲルマニウム(SiGe)、又は窒化ガリウム(GaN)からなるモノリシックマイクロ波IC(MMIC)であってもよい。ICチップ110は、アンテナ要素120への送信経路信号出力を増幅するための電力増幅器を含んでもよく、及び/又はアンテナ要素120によって受信された受信経路信号を増幅するための低ノイズ増幅器(LNA)を含んでもよい。
図示の例では、2つのアンテナ要素120-1、120-2は、ビア122-1、122-2の組み合わせを介して単一のICチップ110、空洞140の対向する側壁144-1、144-2上の第1のエッジ接点132、ICチップ110の対向する側面117-1、117-2上の第2のエッジ接点112に、それぞれ接続される。また、ICチップ110は、隣接する第1のエッジ接点132を介して1つの導電性トレース165に各々接続された別の一対の第2のエッジ接点112を含む。各導電性トレース165は、増幅器又は動的に制御される位相シフタなどのICチップ110内のRF構成要素に印加されるバイアス電圧又は制御信号を受信する端子などの構成要素(図示せず)に電気的に接続してもよい。他の例では、ICチップ110は、特定の用途で所望されるように、構成要素へのより多くの又はより少ない接続を行うために、より多くの又はより少ないエッジ接点112を含み、より多くの又はより少ないアンテナ要素120が、ICチップ110に接続されている。RF接続のために、マイクロストリップ又はコプレーナ導波管(CPW)伝送を実行してもよい。例えば、本明細書の図面の導電性トレース165及び168は、単一の線として示され、マイクロストリップの場合、導電性トレース165は、接地平面(例えば、170)上のマイクロストリップ線であってもよい。CPWの場合、導電性トレース165は各々、一対の外側導電性接地トレースの間にある内側導電性トレースであってもよい(図には示されていない)。
アンテナ装置100は、図1に示すように、少なくとも1つのICチップ110及び少なくとも1つのアンテナ要素120から構成される。典型的な用途では、アンテナ装置110は、いくつか、数十、又は数百個のICチップ110から構成される。ICチップ110の各々は、基板130に沿って空間的に配置されたそれぞれの空洞140内にある。この典型的な用途では、ICチップ110の少なくともいくつか又は全てが、基板130の下面139に沿って空間的に配置された1つ以上のアンテナ要素120にそれぞれ接続され、それによってアンテナアレイを形成する。アンテナアレイは、ICチップ110内又はアンテナ装置100内の他の場所に集合的に配置された位相シフタによって動的に方向付けされるフェーズドアレイなどの電子的に方向付けされるアンテナであってもよい。基板130は、ICチップ110に電気的に接続されたビーム形成回路を含んでもよく、送信動作中に入力RF信号を分割し、及び/又は受信動作中にICチップ110によって、アンテナ要素120から受信され、処理された(例えば、増幅、フィルタリング、位相シフト、ダウンコンバートなど)複数のRF信号を結合する。
図2は、組み立てられた状態の図1のアンテナ装置100の平面図である。図3は、空洞側壁上の例示的な第1のエッジ接点132を示す斜視図である。図4は、ICチップ110の側面に形成された例示的な第2のエッジ接点112を示す斜視図である。図5は、図2の線5-5に沿った断面図である。まとめて図1~図5を参照すると、第1のエッジ接点132と、隣接する第2のエッジ接点112とは、相補的な幾何学的形状を有することができる。各第1のエッジ接点132は、3次元(3D)構造、例えば、側面、ベース、及び背面の金属周辺表面を形成するようにめっきされた3D構造の金属周辺表面を有し得る。相補的な幾何学的構造の寸法は、ICチップ110を空洞140内に配置することを可能にするために締まりばめを形成することができ、その結果、第2のエッジ接点112は、第1のエッジ接点132に「スナップイン」する。これは、はんだ付け、熱圧着、超音波熱圧着などによってエッジ接点112、132間で電気接続強化を行う前に、ICチップ110を空洞140内の所定の位置に確保するのに役立つことができる。あるいは、完全な電気接続を、はんだ付けなどを行わずに、エッジ接点構造間の圧入嵌合だけで行うことができる。隣接する第1及び第2のエッジ接点132、112間の締まりばめにより、それぞれのエッジ接点をインターロックすることができる。例えば、図3に見られるように、第1のエッジ接点132は、空洞側壁144-2内の凹部である、スロット付きのフレア状開口部149を有し得る。図4に最もよく見られるように、隣接する第2のエッジ接点112は、側面117-2からのフレア状突起の形態とすることができ、これは、スロット付き開口部149内に締まりばめする。第2のエッジ接点112の外面が対応する第1のエッジ接点132の内面と密接に接触している状態で、はんだ又は他の導電性接合材料190(図2を参照)をそれらの間に適用して、電気接続を完了又は強化してもよい。導電性接合材料はまた、ICチップ110の基板130への機械的接続として少なくとも部分的に用いることができる。ICチップ110の外側寸法はまた、空洞140の側壁144に対して締まりばめ、又は更に圧入嵌合を形成することができる。ICチップ110の側面117と側壁144との間に小さな間隙「g」が存在して、熱膨張又は製造公差を許容してもよい。
先に述べたように、コプレーナ導波管(CPW)伝送がエッジ接点112、132に使用される場合、対応するエッジ接点112、132間で接地-信号-接地(GSG)スナップ接続が行われてもよい。この構成では、電気接続毎に3つの接続点がある。言い換えれば、第2のエッジ接点112は、3つの接点から構成することができる。すなわち、2つの「接地」接点と、それらから電気的に絶縁された、それらの間の1つの「信号」接点である。対応する第1のエッジ接点132はまた、2つの接地接点間の1つの信号接点から構成される3つの接続点を含む。
代替の実施形態では、対応する第1及び第2のエッジ接点112、132は各々、光ファイバに類似した光導管などの誘電体導波管構造で具体化される。この場合、導電性トレース165は、光導管(以下、この文脈では光導管165)により置換され、外部に提供されたRF変調レーザが、第1及び第2のエッジ接点112、132の光導管接続を介してICチップ110内の電子機器に伝播することを可能にする。ICチップ110内の光/RFコンバータは、光信号をRF信号に変換し、RF信号は、別の一対のエッジ接点112、132を介してアンテナ要素120に出力される。したがって、この実施形態では、信号は、ICチップ110に「RF over fiber」として入力され、次いでICチップ110内でRFに変換され、送信方向にアンテナ要素120を介して放射される。受信方向では、アンテナ要素120によって受信されたRF信号は、一対のエッジ接点112、132を介してICチップ110にルーティングされる。次いで、ICチップ110は、受信経路RF信号を、同じ又は異なる光導管165を通して処理のために外部システムにルーティングされる光信号に変換する。この手法により、高帯域幅システムを実現することができる。
図3に示されるような第1のエッジ接点132のテーパ状スロット設計では、第1のエッジ接点132は、レーザ穴あけ、光露光及びエッチングなどによって、エッジ接点のための所望の形状の基板130の上面135内にノッチを最初に形成することによって形成されている。次いで、ノッチは、電気めっきによって金属化され、導電性側壁及び導電性ベースを形成しており、ノッチの前部はスライス除去されて前方開口部を形成している。これにより、側面144-2とほぼ同一平面上にある前面146、深さd1(図5参照)、及び背面171を有する第1のエッジ接点132が得られる。あるいは、ノッチは、金属により完全に充填され、後にレーザ穴あけされ、所望の形状を有する導電性構造を形成する。第1のエッジ接点132を形成する更なる議論は、後で図6に関連して提供される。第2のエッジ接点112に関して、これらは、様々な技術を使用して形成してもよい。例えば、エッジ接点112は、キルトパッケージノジュールであってもよい。
第1及び第2のエッジ接点132、112の他の形状及び他の形式の構造も考えられる。例えば、凹部/突出部の形状は、上述のフレア形状の代わりに、長方形、円形、楕円形、三角形、及び/又は何らかの他の形状であってもよい。単一の集中スロット149の代わりに、エッジ接点132は、いくつかの金属「フィンガ」又は隆起部及びチャネルを有する嵌合構造を有し得る。この場合、隣接するエッジ接点112はまた、相補的なインターロックフィンガ又はチャネル及び隆起部を有する相互嵌合構造を有し得る。他の例では、空洞140の1つ以上の側壁144及びチップ110の1つ以上の側面117上のインターロック構造は、ほとんど又は全体が誘電体又は半導体材料により形成してもよい。この場合、エッジ接点132及び112は、インターロック構造よりも小さくてもよく、インターロック構造自体の表面上、側壁144/側面117の他の部分上に位置してもよく、又はそれらは他の完全なインターロック構造を形成してもよい。より小さいエッジ接点は、存在する場合、互いに隣接する平坦なエッジを有してもよく、又は小さい相補的な形状を有してもよい。更に別の例では、第2の接点132を凹部として形成する代わりに、第2のエッジ接点112を凹部として形成し、第2の接点132は突出部として形成してもよい。あるいは、エッジ接点112、132の各々は、それぞれ隣接するエッジ接点132、112と接する、例えば平坦又は傾斜した突出部である。一般に、エッジ接点112、132は、DCからmm波周波数までのエネルギーを伝達するために使用することができ、mm波周波数で低損失接続を形成するのに特に有用である。隣接するエッジ接点112と132との間の電気接続は、ボンドワイヤ又はリボンボンドを使用せずに作製されるため、それらの技術によって追加されるインダクタンスは排除される。これにより、少なくとも200GHzまでの周波数で非常に低損失の接続がもたらされる。更に、空洞140、第1のエッジ接点132、及び第2のエッジ接点112を備えたICチップ110を含む全体構成は、チップ110の上面115が基板130の上面と実質的に同一平面上にあるコンパクトで薄い構造を形成する。ICチップ110の基板130への電気的及び機械的接続は、エッジ接点112、132のインターロックを介してICチップ110を空洞140に単にスナップ嵌めしてもよく、機械的及び電気接続の両方を完了するため、単純化される。
基板130は、回路が異なる層に配置された多層基板であってもよい。基板130は、任意の好適な誘電体材料から構成することができる。いくつかの実施形態では、基板130は、石英、アルミナ、ガラス、又は溶融シリカなどの硬質基板であり、薄膜めっきに適しており、微細な形態を形成する。図5に見られるように、例えば、基板130は、下層(互換的に、「下部基板」)130a及び上層(「上部基板」)130bから構成され、接地平面170がそれらの間に挟まれている。基板130は、最初に下層130aを提供し、下層130aの上面を金属化して接地平面170を形成し、その後、適切な方法を使用して接地平面170上に上層130bを形成又は接合することによって形成することができる。そのような接合のためのいくつかの例示的な方法としては、dbi接合、フリット接合、金バンプ接合、はんだバンプ接合、及び銅ピラー接合が挙げられる。あるいは、上層130bは、別々に提供してもよく、好適な接着剤を使用して接地平面170に接着してもよい。接地平面170は、ビア122-1及び122-2を収容するための円形開口部182を有し得る。開口部182は、ビア122-1、122-2が接地平面170に接触することなく貫通するのに十分に直径が大きく、それによってビア122-1、122-2がアンテナ要素120-1、120-2のプローブフィードとして機能することを可能にする。接地平面170は、アンテナ要素120によって送信/受信されるRFエネルギーを反射するマイクロストリップ接地平面として機能し得る。マイクロストリップ接地平面はまた、導電性トレース165が導体であるマイクロストリップ伝送線の接地平面を形成することができる。
ICチップ110は、基板130の上面135から空洞140のベースにおける接地平面170の上面までの深さd2にほぼ等しい厚さを有し得る。そのような寸法では、ICチップ110の底面119を、接地平面170上に置いてもよく、ICチップ110の上面115は、基板130の上面135とほぼ同一平面上にあってもよい。あるいは、ICチップ110の厚さは、深さd2よりも小さく、接地平面170と底面119との間に間隙が存在する。そのような間隙は、エアギャップ、又は断熱材料の層により満たされた間隙であってもよい。いくつかの設計では、ICチップ110がICチップ110の底面119上に1つ以上の電気接点を有していて、アンテナ装置100の他の構成要素への電気接続を行うことが望ましいことがある。この場合、電気接続を容易にするために、接地平面170に対応する開口部を形成してもよい。
導電性ビア122-1、122-2は、導体の例であり、アンテナ要素120-1、120-2のプローブフィードを形成する。以下で更に説明するように、ビア122は、最初に基板130の外面上にパッドを形成することによって形成してもよく、次いで、基板130に穴をあけ、電気めっきなどによって金属で穴を充填することによって形成してもよい。基板130の上面135上の短い導電性トレース168は、そのようなビアパッドの延長部(又は導電性トレース168自体をビアパッドと見なしてもよい)であってもよく、例えば、第1のエッジ接点132に重なり合うエッジ171によって、ビア122を近接する第1のエッジ接点132と相互接続してもよい。アンテナ要素120以外の回路構成要素又は端子(図示せず)に接続された他の導電性トレース165もまた、接続された第2のエッジ接点112への電気接続のために、第1のエッジ接点132のエッジ171と重なる表面135上に形成することができる。任意の導電性トレース165は、基板130を通る(図示しない)別のビアを介して、又はサイドポートを介してそのような電気接続を行ってもよい。任意の導電性トレース165は、RF信号、DCバイアス電圧、又は時間変化する制御信号を、ICチップ110及び他の回路構成要素との間でルーティングしてもよい。
図6は、アンテナ装置100を形成する例示的な方法600の流れ図である。図7A~図7Iは、それぞれ、方法600の各々のステップに対応する構造を示す断面図又は平面図である。方法600について以下に説明される様々なプロセスステップの順序は、他の例示的な実施形態において必要に応じて変更されてもよいことに留意されたい。
アンテナ装置100の多層基板130を形成するために、下部基板130a及び上部基板130bを別々に処理し、次いで互いに接合することができる。図7Aは、上面及び底面をパターン金属化した後の、プロセス段階中の下部基板130aの一部の上面図である。図7Bは、線7B-7Bに沿った図7Aの下部基板130aの断面図であり、図7Cは、図7Aの下部基板130aの底面図である。図6及び図7A~図7Cを参照すると、下部基板130aが提供され(S602)、下部基板130aの上面及び底面は、選択的領域でマスクされ、金属化され、底面上のアンテナ要素120と、上面上の接地平面170とを形成する。この金属化の前に、接地平面170に開口部182を形成するための領域を上面でマスクすることができ、アンテナ要素120の境界の外側の領域を底面上でマスクしてもよい。開口部182は、後で形成されるより小さな直径を有する第2のビア穴に対応するための第1の直径を有する。より大きな直径の開口部182は、アンテナ要素120へのプローブフィードを形成する後続のビア122(図1~図5に示される)が、接地平面170に電気的に短絡するのを防ぐ。
上面及び底面を有する上部基板は、別々に提供され、処理される(S604)。このプロセスは、レーザ穴あけ、機械的穴あけ、光露光若しくはエッチング、又は他の適切な技術を使用して、各々が第1の幾何学的形状を有する上面の左右のノッチをカッティングすることを含んでもよい。次に、ノッチが金属化され、第1のエッジ接点132が形成される(その後、別の切り欠きプロセス中に一部の金属化部がスライス除去される)。例えば、図7Dは、ノッチ711が深さd1(上部基板130bの厚さd2未満)に切り出され、金属化された後の上部基板130bの一部の平面図である。図7Eは、線7E-7Eに沿った図7Dの上部基板130bの断面図である。この例では、ノッチ711はフレアの形態であるが、相互嵌合接続を形成するためのマルチフィンガなどの他の構造も利用可能である。拡大部Aに見られるように、電気めっきなどによる任意のノッチ711の金属化により、側壁金属化領域717s、前壁金属化領域717f、後壁金属化領域717r、及びノッチ711内のベース金属化領域717bを形成することができる。
次に、ICチップの中央切り欠きが上部基板を貫通して形成される(S604)。例えば、図7Fは、左のノッチ711と右のノッチ711との間に長方形の切り欠き740が作製された後の基板130bの平面図である。図7Gは、この段階における線7G-7Gに沿った上部基板130bの断面図である。切り欠き740は、後に、前述の空洞140を形成する。拡大部Bに示されるように、切り欠き740が形成されるときに、ノッチ711の前部をそぎ落としてもよく、よってノッチ711の前部金属化部717fが除去される。これにより、ノッチ711内にスロットが開き、それにより、第1のエッジ接点132が形成され、その中に、ICチップ110の第2のエッジ接点112が後で挿入される。
ノッチ711に隣接する領域は、パターン金属化によって金属化され(S608)、ノッチ内の金属化部に電気的に接続された隣接する上部ビアパッド168又は導電性トレース165のいずれかを形成することができる。そのような金属化の前又は後に、上部基板130bは、適切な接合方法又は非導電性接着剤を使用して下部基板130a(S610)に取り付け/接合され、多層基板130を形成する。次に、ビア穴が、各ビアパッド168と、対応するアンテナ要素120との間に穿孔され(S612)、ビア穴は、プローブフィードを完成するために金属化してもよい。
例えば、図7Hは、ステップS612の後の例示的な構成における多層基板の一部の上面図である。図7Iは、線7I-7Iに沿った図7Hの断面図である。この例では、一対の導電性トレース165及び一対のビアパッド168が各々、上部基板130bの上面に形成されている。それにより、ビアパッド168/導電性トレース165は、隣接する第1のエッジ接点132の後壁金属化表面717rに重なり、電気的に接続することができる。あるいは、ノッチ711が最初に形成される場合、同じレーザ穴あけ又はエッチングプロセスを使用して、ビアパッド168/導電性トレース165を形成するための隣接する浅いチャネルを同時に形成してもよい。次いで、ノッチ711が金属化されると、より浅いチャネルは、同じ金属化プロセス中に金属化され、それによって、後壁金属化717rの上面と同一平面上に上面を有するビアパッド168/導電性トレース165を形成する。更に別の代替例では、ビアパッド168及び導電性トレース165は、ノッチ711及び第1のエッジ接点132を形成する前に完了する。
ビアパッド168が形成されると、ビア穴を、ステップS612において、多層構造を貫通して穿孔することができる。各ビア穴は、ビアパッド168、上部基板130b、開口部182、下部基板130a、及びアンテナ要素120を通して垂直経路に穿孔してもよい。次に、ビア穴を電気めっきして、それぞれのアンテナ要素120へのプローブフィードビアを完成してもよい。このプロセスでは、金属化部を、アンテナ要素120のビア領域731に形成してもよく、次いで、化学機械研磨(CMP)などの平坦化プロセスにより、アンテナ要素120及びビア領域731の下面が平坦化され、アンテナ要素120の平坦な連続した下部金属表面をもたらす。
このように形成された多層基板130により、ICチップ110に、隣接する第1のエッジ接点132の第1の幾何学的形状に相補的な第2の幾何学的形状を各々有する第2のエッジ接点112を設けることができる(S614)。ICチップは、図1に示すように空洞140にスナップ嵌めされ、図7Jに示されるような構造をもたらし、この図は、第1のエッジ接点132の金属化壁717r、717s及び717bと電気的に接触する第2のエッジ接点112を示す。
前述のように、第2のエッジ接点112は、第1のエッジ接点132にスナップ嵌合し、それによってインターロック関係を形成することができる。接点112、132の間の圧入嵌合は、場合によっては、それらの間に電気接続を形成し、アンテナ装置100を完全に形成するのに十分である。他の場合では、第1のエッジ接点112と第2のエッジ接点132との間の電気接続は、先に説明した図2に示されるように、はんだ又は他の導電性接合材料190を使用して強化される。
方法600は、上記と同じ手順を使用して、電子的に方向付け可能なアンテナアレイを製造する方法に拡張することができるが、拡張されたスケールでは、(i)基板130内に少なくとも1つの第2のエッジ接点132を各々有する複数の空洞140を形成することであって、複数の空洞140が、基板130の上面に沿って空間的に配置されている、ことと、(ii)空洞130の底面に沿って(すなわち、下部基板130aの底面に沿って)空間的に配置された複数のアンテナ要素120又はアンテナ要素120の複数のセットを形成することと、(iii)複数のICチップ110の各々をそれぞれの空洞140にスナップ嵌めして、各ICチップ110内のビーム形成構成要素が、少なくとも1つのそれぞれの導電性ビア122を介して少なくとも1つのアンテナ要素120に電気的に接続されるようにすることとによって、電子的に方向付け可能なアンテナアレイを製造する方法に拡張する。言い換えれば、拡張された方法は、空洞140の各々に対して、空洞140の側壁に第2のエッジ接点132を形成することと、ICチップ110のそれぞれ1つを空洞140に配置することと、それぞれの第1のエッジ接点132と第2のエッジ接点112とを電気的に接続することと(これは、ICチップ110が空洞140にスナップ嵌めされるときに行うことができる)、内部に配置されたICチップ110のビーム形成構成要素を、アンテナ要素120のそれぞれの少なくとも1つに電気的に接続することと(これもまた、ICチップ110が空洞140にスナップ嵌めされたときに行うことができる)、を含む。
図8Aは、別の実施形態による、電子デバイス800の平面図である。図8Bは、図8Aの線8B-8Bに沿った断面図である。一実現態様では、電子デバイス800は、少なくとも1つのアンテナ要素、例えば、ICチップ110’に電気的に接続されたアンテナ要素820-1、820-2、820-3、820-4を有するアンテナ装置である。この実施例は、以下で主に説明される。以下で論じられる他の実施形態では、電子デバイス800は、アンテナ要素820-1~820-4を省略した非アンテナ実装例である。以下、アンテナ実装例を考察する場合、電子デバイス800は、アンテナ装置800と呼ばれる。
アンテナ装置800は、主に、少なくとも1つの構成要素、例えば、アンテナ要素への接続にプローブフィードを使用する点で、すなわちエッジ接点112、132を介するのではなく、ICチップ110’の底面における接続を介する点で、上述のアンテナ装置100とは異なる。基板130’は、下部基板130a’が上部基板130b’に結合された多層基板であり、埋め込まれた接地平面870内の開口部840-1、840-2、840-3、840-4の位置を除いて、基板130と実質的に同じであってもよい。例えば、第1~第4のアンテナ要素820-1~820-4は、基板130’の底面139上に配置することができる。ICチップ110’は、少なくとも1つの底部接点、例えば、接地平面870内のそれぞれの開口部840-1~840-4内の中央に位置する第1~第4の底部接点830-1、830-2、830-3、830-4を含むことができる。底部接点830-1~830-4は各々、それぞれビア822-1、822-2、822-3、及び822-4への電気接続のために、その外面にはんだバンプ又は銅ピラーなどの接続要素を含むことができる。あるいは、接続要素(例えば、はんだバンプ/銅ピラー)は、初めはビア822のエッジに形成されている(この場合、図示された各接点830は、ICチップ110’の底部接点及び接続要素を含むと理解される)。ビア822-1~822-4は、アンテナ要素820-1~820-4のそれぞれのフィードポイントと電気接点830-1~830-4との間に各々電気的に接続されたプローブフィードである。電気接点830は、アンテナ要素820に関連する信号の送受信を処理するために、ICチップ110’内に配置されたRF送信及び/又は受信回路に各々接続することができる。
アンテナ装置800は、ICチップ110’の対応する少なくとも1つの第2のエッジ接点112に接続するために、空洞140の側壁144に形成された少なくとも1つの第1のエッジ接点132を含む。各導電性トレース165は、アンテナ装置800の別の構成要素/端子とICチップ110’内のRF回路との間の電気接続を完了するために、上記の同じ方法で隣接する第1のエッジ接点132に接続される。図示の例では、4つの導電性トレース165が、それぞれ第2のエッジ接点112への接続のために提供される。任意の導電性トレース165を、基板130’上の側部接点を介して、又はビア(図示せず)を通して構成要素/端子に接続してもよい。
図8A及び図8Bに示される実施形態に対する代替の実施形態では、最大3つの底部接点830が、ビア822を介して最大3つのアンテナ要素820に接続されているが、少なくとも1つの他のアンテナ要素820が、1組のエッジ接点132、112と、基板130’の上面から延在するビアとを介してICチップ110’に電気的に接続されている。これらの場合のいずれでも、少なくとも1つの他の底部接点830を、RF信号、制御信号、又はDCバイアスを交換するための別の構成要素に接続するために下部基板130a’内に埋め込まれた導電性トレース165(図示せず)に接続するか、又は接地接続を行うために接地平面870に接続することができる。
1つの非アンテナ実装例では、少なくとも1つの底部接点830は、下部基板層130a'内に延在する導電性トレース165(両方とも示されていない)に接続する層間ビア(例えば、ビア822-1の短縮バージョン)に接続される。更に別の非アンテナ実装例では、接地平面870又はその一部分は、ICチップ110’を冷却するための熱ヒートシンクとして構成された金属層によって置き換えられ、一方、少なくとも1つの底部接点830は、導電性トレース165に同様に接続された層間ビアに接続されている。
図9は、電子デバイス800を製造する例示的な方法900を示す流れ図である。方法900では、下部基板130a’及び上部基板130b’を別々に処理し、次いで互いに接合することができる。次に、ICチップ110’が中央空洞140にスナップ嵌めされ、ICチップ110’のそれぞれの接点と基板130’内に形成された接点との間の電気接続が行われる。
詳細には、上面及び底面を有する下部基板130a’が提供される(S902)。上面及び底面の領域は、パターン金属化のためにマスクされ、底面にアンテナ要素120を形成し、開口部840、及び開口部内のビアパッド(ビア830の上部)を備えた上面に接地平面870を形成する。次に、アンテナ要素へのフィードポイントで、ビアパッドを通して底面までビア穴が穿孔される(S903)。ビア穴は金属化され、プローブフィードを完成させる。次いで、上部基板130b’を、各エッジ接点132がビア168の代わりに導電性トレース165に接続してもよいことを除いて、ステップS604、S606、S608及びS608と同じ様式で、ステップS904、S906、S908、及びS908で処理することができる。一部のエッジ接点132が隣接するビア168に接続される代替構成を形成するために、プロセスステップS904~S908はS604~S608と同じであってもよい。
次いで、上部基板130b’は、接合方法又は非導電性接着剤789を使用して、下部基板130a’(S910)に取り付け/接合される。上述のように、この目的のための好適な接合方法には、dbi接合、フリット接合、金バンプ接合、はんだバンプ接合、及び銅ピラー接合が含まれる。
ICチップ110’は、相補的な(第2の)エッジ接点112と、はんだバンプ又は銅ピラーが取り付けられた底部接点830-1~830-4とを備えてもよい(S912)。ICチップ110’は、空洞140にスナップ嵌めされ、前述の様式で対応する第1及び第2のエッジ接点132、112間で電気接続が行われる。底部電気接点830とそれぞれのビア822との間の電気接続は、電気接点830に取り付けられたはんだバンプ/銅ピラーを加熱及び冷却することによって行ってもよい。はんだバンプ/銅ピラーは、それらの形成後に、電気接点830ではなくビア822のエッジに代替的に取り付けてもよく、その後、電気接点830へのビア822の電気接続は、同じ加熱及び冷却技術を使用して行ってもよいことに留意されたい。
図10Aは、別の実施形態による、埋め込まれたICチップを備えた電子デバイス10の分解断面図である。図10Bは、組み立てられた状態の電子デバイス10の断面図である。図10A及び図10Bを参照すると、電子デバイス10は、上面35内に形成された二重空洞構造を有する多層基板30と、第1のICチップ60と、第2のICチップ50とを含む。第1及び第2のICチップ60、50は、二重空洞構造のそれぞれの第1及び第2の空洞部分80、70内に配置されている。第1の空洞部分80は、第2の空洞部分70の直接下にあり、第2の空洞部分70の周長よりも小さい周長を有する。
第1の空洞部分80は、1つ以上の第1のエッジ接点132が配置されている少なくとも1つの側壁81を有し、各第1のエッジ接点132は、ICチップ60の側面62に配置された隣接する第2のエッジ接点112に電気的に接続することができる。同様に、第2の空洞部分60は、ICチップ50の側面52の少なくとも1つの第2のエッジ接点112’に電気的に接続された少なくとも1つの第1のエッジ接点132’を有する。図示の例では、空洞部分80は、対向する側壁81-1、81-2の各々に少なくとも1つの第1のエッジ接点132を含み、第2の空洞部分70は、対応する第2のエッジ接点に接続するために対向する側壁71-1、71-2の各々に少なくとも1つの第1のエッジ接点132’を含む。エッジ接点132、132’、112、112’は、前述のものと同じ又は同様の構造を有してもよく、既に記載されたものと同じ又は同様の様式で製造及び互いに電気的に接続してもよい。
任意のエッジ接点132又は132’は、基板30内のビア及び/又は導電性トレースを介して電子デバイス10の別の構成要素に電気的に接続することができる。例えば、ICチップ50及び60は、1つ以上のセットのエッジ接点112、132、132’及び112’を介して互いに電気的に接続することができる。例えば、図10A及び図10Bに示されるように、基板30は、下層30a、中央層30b、及び上層30cから構成されている。導電性トレース165は、層30aと30bとの間、及び層30bと30cとの間に配置してもよい。示される例では、第1のICチップ60内の回路は、第2のエッジ接点112、第1のエッジ接点132、第1の導電性トレース165、基板層30cを通って延在するブラインドビア22、ビアパッド/第2の導電性トレース168、第1のエッジ接点132’、及び第2のエッジ接点112’を含む経路を介して、第2のICチップ50内の回路に電気的に接続することができる。
1つの例示的な実装態様では、第1のICチップ60は、基板層30aの下面に配置された1つ以上のアンテナ要素(図示せず)に電気的に接続された増幅器を含む。この場合、第1のICチップ60の増幅器は、上記の接続経路を介して、第2のICチップ50内に含まれるビーム形成ネットワーク回路に電気的に接続することができる。更に、数個、数十個、又は多数のICチップ50及び60を、フェーズドアレイなどのアンテナアレイを駆動するために、基板30にわたる空洞に空間的に配置することができる。
第1のICチップ60は、第2のICチップ50の半導体材料とは異なる半導体材料から構成してもよい。一例では、第1のICチップ60はInPで構成され、第2のICチップ50はSiGeで構成される。
第1のICチップ60は、第1の空洞部分80内に組み立てられたときに、第1の空洞部分80の上面とほぼ同一平面上にある上面を有し得る。第2のICチップ50は、第2の空洞部分70の深さよりも小さい厚さ寸法を有してもよく、その結果、第2のICチップ50が第2の空洞部分70内に組み立てられたとき、その上面は、基板30の上面35とほぼ同一平面上にあってもよいが、その底面は、間隙97によって第2の空洞部分70の上面から離間してもよい。一例では、間隙97は、エアギャップである。他の例では、間隙97は、第1のICチップ60が第1の空洞部分80内に組み立てられた後に第1のICチップ60上に形成される絶縁アンダーフィル材料であり、後者の場合、第2のICチップ50は、第2の空洞部分50内の組み立てのために、アンダーフィル材料の上に配置してもよい。例えば、アンダーフィル材料は、第1のICチップ60上に形成された上部接点と第2のICチップ50上に形成された下部接点との間の電気接続を可能にする開口部を有し得る。
材料の層87は、第1の空洞部分80の底面に配置してもよい。一例では、層87は、上述の実施形態において、接地平面170又は870に類似する接地平面の一部である。この場合、他の接地平面部分(図示せず)は、層30aと30bとの間で層87の周囲に配置され、全ての接地平面部分は、基板層30aの下面に配置されたアンテナ要素の接地平面として共に機能する。非アンテナ実装例では、集合的な接地平面は、回路構成要素間の回路経路のための接地平面だけを形成してもよい。代替的に、層87は、熱ヒートシンクとして機能するように構成してもよい。
他の例では、層87は、接地平面ではないが、第1のIC60内の回路と電子デバイス10内の他の回路要素との間のRF、DC、又は制御信号を接続するための1つ以上の導電性トレースを形成するようにパターン化されている。
上記のような現在開示されている技術による電子デバイス及びアンテナ装置は、従来のデバイスに対して特定の利点を示し得る。例えば、説明されるようなコンパクトな構成により、実施形態は、例えば、200GHzのオーダーで、非常に高い周波数での高性能信号ルーティングを可能にし得る。そのような高性能は少なくとも部分的に、そうでない場合に用いられる可能性がある基板上のチップと導電性トレース/ビアとの間のボンドワイヤからのインダクタンスの排除又は最小化に起因する。実施形態は、次世代のそのような超高周波フェーズドアレイ及び他の構成要素を支援してもよい。コンパクトな薄い構成は、ICチップの外面が外側基板表面と実質的に同一平面上にあることで実現できる。ICチップが単に多層基板の空洞にスナップ嵌めされ、第1及び第2のエッジ接点のインターロックを通じて機械的接続と電気接続の両方を同時に完了することによって、製造が簡略化される。
本明細書に記載の技術は、その例示的な実施形態を参照して特に示され説明されているが、以下の特許請求の範囲及びそれらの均等物によって定義される特許請求の範囲に記載の主題の趣旨及び範囲から逸脱することなく、形態及び詳細の様々な変更を行うことができることが当業者には理解されよう。
Claims (31)
- 第1の外面(135)に空洞(140)を有する基板(130)であって、前記空洞(140)の一部を画定する側壁(144)を有し、第1のエッジ接点(132)が前記側壁(144)に形成されている基板と、
前記空洞(140)内に配置された集積回路(IC)チップ(110)であって、前記側壁(144)に面する側面(117)と、前記第1のエッジ接点(132)に電気的に接続された前記側面(117)に形成された第2のエッジ接点(112)とを有する集積回路(IC)チップと、
前記第1の外面(135)に対向する前記基板(130)の第2の外面(139)に配置されたアンテナ要素(120)であって、前記基板(130)内に延在する導電性ビア(122)を介して前記ICチップ(110)内の無線周波数(RF)回路に電気的に接続されているアンテナ要素と、を備えるアンテナ装置。 - 前記ICチップ(110)内の前記RF回路への前記アンテナ要素(120)の電気接続が、前記第1のエッジ接点及び前記第2のエッジ接点を介して行われる、請求項1に記載のアンテナ装置。
- 前記第1の外面(135)上又は内部にあり、前記第1のエッジ接点(132)に接続される導電性トレース(165)を更に備え、前記RF回路への前記アンテナ要素(120)の電気接続が、前記導電性ビア(122)を通して前記導電性トレース(165)まで行われる、請求項2に記載のアンテナ装置。
- 前記空洞(140)は、前記ICチップ(110)の底面に面する底面を有し、
前記導電性ビア(122)は、前記空洞(140)の前記底面まで延在し、かつ前記RF回路に接続された前記ICチップ(110)の前記底面にある接続要素に接続されている、請求項1~3のいずれか一項に記載のアンテナ装置。 - 前記接続要素は、はんだバンプを含む、請求項4に記載のアンテナ装置。
- 前記接続要素は、導電性ピラーを含む、請求項5に記載のアンテナ装置。
- 前記基板(130)内に接地平面(170)を更に備える、請求項1~6のいずれか一項に記載のアンテナ装置。
- 前記空洞(140)は、前記ICチップ(110)の底面に面する底面を有し、前記接地平面(170)の一部は、前記空洞(140)の前記底面に形成されている、請求項7に記載のアンテナ装置。
- 前記アンテナ要素(120)は第1のアンテナ要素であり、前記アンテナ装置は、前記第2の外面(139)に配置された少なくとも1つの第2のアンテナ要素を更に備え、前記少なくとも1つの第2のアンテナ要素は、前記基板(130)内に延在し、かつ前記少なくとも1つの第2のアンテナ要素に接続される少なくとも1つの更なる導電性ビア(122)を介して前記ICチップ(110)内の前記RF回路に電気的に接続されている、請求項1~8のいずれか一項に記載のアンテナ装置。
- 前記第1のアンテナ要素及び前記第2のアンテナ要素は、アンテナアレイの一部であり、前記ICチップ(110)内の前記RF回路は、前記アンテナアレイによって形成されたビームを方向付けするためのビーム形成構成要素を備える、請求項9に記載のアンテナ装置。
- 前記第1のエッジ接点及び前記第2のエッジ接点は、互いにはんだ付けされている、請求項1~10のいずれか一項に記載のアンテナ装置。
- 前記側壁(144)及び前記側面(117)は、相補的形状を有するそれぞれ第1のインターロック形状及び第2のインターロック形状を有し、前記第1のインターロック形状及び前記第2のインターロック形状は互いにインターロックされている、請求項1~11のいずれか一項に記載のアンテナ装置。
- 前記第1のインターロック形状は、前記側壁(144)の凹部又は前記側壁(144)からの突出部であり、前記第2のインターロック形状は、それぞれ前記側面(117)からの相補的突出部又は前記側面(117)内の相補的凹部である、請求項12に記載のアンテナ装置。
- 前記第1のエッジ接点及び前記第2のエッジ接点は、前記第1のインターロック形状及び前記第2のインターロック形状のそれぞれの表面上に配置されている、請求項12に記載のアンテナ装置。
- 前記側壁(144)は第1の側壁であり、前記空洞(140)は前記第1の側壁に対向する第2の側壁を有し、第3のエッジ接点は前記第2の側壁に形成されており、
前記側面(117)は第1の側面であり、前記ICチップ(110)は、前記第1の側面に対向する第2の側面と、前記第3のエッジ接点に接続された前記第2の側面上の第4のエッジ接点とを有する、請求項12に記載のアンテナ装置。 - 前記空洞(140)は、第2の空洞部分の直接下に第1の空洞部分を有する二重空洞構造を有し、前記第1の空洞部分は、前記第2の空洞部分の第2の周長よりも小さい第1の周長を有し、
前記側壁(144)は、前記第1の空洞部分の一部を画定する第1の側壁であり、前記基板(130)は、前記第2の空洞部分の一部を画定する第2の側壁を有し、第3のエッジ接点が前記第2の側壁に形成されており、
前記ICチップ(110)は、前記第1の空洞部分内に配置された第1のICチップであり、
前記アンテナ装置は、第2のICチップを更に備え、該第2のICチップは、前記第2の空洞部分内に配置されており、前記第3のエッジ接点に電気的に接続された第4のエッジ接点を有する、請求項1~15のいずれか一項に記載のアンテナ装置。 - 前記第1のICチップ及び前記第2のICチップは、互いに電気的に接続されている、請求項16に記載のアンテナ装置。
- 前記第1のICチップは、前記アンテナ要素(120)に電気的に接続された増幅器を備え、前記第2のICチップは、前記増幅器に接続されたビーム形成ネットワーク回路を備える、請求項17に記載のアンテナ装置。
- 前記第1のICチップは、第1の半導体材料を含み、前記第2のICチップは、前記第1の半導体IC材料とは異なる第2の半導体材料を含む、請求項18に記載のアンテナ装置。
- 前記第1のICチップの上面は、エアギャップ又はアンダーフィル材料によって前記第2のICチップの底面から分離されている、請求項18に記載のアンテナ装置。
- アンテナ装置を製造する方法であって、
基板(130)の第1の外面(135)に空洞(140)を形成することと、
前記第1の外面(135)に対向する前記基板(130)の第2の外面(139)上にアンテナ要素(120)を形成することと、
前記空洞(140)の側壁(144)に第1のエッジ接点(132)を形成することと、
側面(117)に形成された第2のエッジ接点(112)を有し、無線周波数(RF)回路を備える集積回路(IC)チップ(110)を提供することと、
前記ICチップ(110)を前記空洞(140)に配置することと、
前記第1のエッジ接点と前記第2のエッジ接点とを電気的に接続することと、
前記第2の外面(139)から前記基板(130)内に延在する導電性ビア(122)を形成することと、
前記アンテナ要素(120)を前記導電性ビア(122)を介して前記RF回路に電気的に接続することと、を含む方法。 - 前記基板(130)内に導電性トレース(165)を形成し、前記基板(130)の前記第1の外面(135)上で又は前記基板の内部で、前記第1のエッジ接点(132)に接続することと、
前記導電性ビア(122)を前記導電性トレース(165)に接続することと、
前記アンテナ要素(120)を前記導電性ビア(122)を介して前記導電性トレース(165)に電気的に接続し、それによって前記アンテナ要素(120)を前記RF回路に接続することと
を更に含む、請求項21に記載の方法。 - 前記空洞(140)が底面を備えるように形成されており、前記ICチップ(110)は、当該ICチップ(110)が前記空洞の中に配置されたときに当該空洞(140)の前記底面に面する底面を有する、請求項22に記載の方法であって、前記方法は、
前記空洞(140)の前記底面に接続要素を形成することと、
前記ICチップ(110)の前記底面の電気接点を介して前記接続要素を前記RF回路に電気的に接続することと、
前記導電性ビア(122)を前記接続要素に接続し、それによって前記アンテナ要素(120)を前記RF回路に接続することと
を更に含む、請求項22に記載の方法。 - 前記空洞(140)が、第2の空洞部分の直接下にある第1の空洞部分を有する二重空洞構造を有するように形成されており、前記第1の空洞部分は、前記第2の空洞部分の第2の周長よりも小さい第1の周長を有し、前記ICチップは第1のICチップであり、前記ICチップの配置は、前記第1のICチップを前記第1の空洞部分内に配置することを含み、
前記空洞(140)は、前記第1の空洞部分の一部を画定する第1の側壁である前記側壁(144)と、前記第2の空洞部分の一部を画定する前記基板(130)の第2の側壁とで形成されている、請求項22に記載の方法であって、前記方法は、
前記第2の側壁に第3のエッジ接点を形成することと、
第4のエッジ接点を側面(117)に有する第2のICチップを前記第2の空洞部分に配置することと、
前記第4のエッジ接点を前記第3のエッジ接点に電気的に接続することと
を更に含む、請求項22に記載の方法。 - 前記側壁(144)に第1のインターロック形状を形成することと、
前記第1のインターロック形状と相補的な形状を有する第2のインターロック形状を前記側面に形成することと、
前記空洞(140)への前記ICチップ(110)の配置は、前記第1のインターロック形状と前記第2のインターロック形状とがインターロックされるように、前記ICチップを前記空洞(140)にスナップ嵌めすることを含むことと
を更に含む、請求項22に記載の方法。 - 前記第1のインターロック形状は、レーザ穴あけを使用して形成される、請求項25に記載の方法。
- 前記第1のインターロック形状は、光露光及びエッチングを使用して形成される、請求項25に記載の方法。
- 前記第1のインターロック形状をめっきして、前記第1のインターロック形状の表面に前記第1のエッジ接点(132)を形成することを含む、請求項22に記載の方法。
- 前記基板(130)は、上部基板(130b)と、下部基板(130a)と、前記上部基板と前記下部基板との間にある接地平面(170)とを含み、前記空洞(140)の形成、前記アンテナ要素(120)の形成、前記第1のエッジ接点(132)の形成、及び前記導電性ビア(122)の形成は、
前記下部基板(130a)の底面に前記アンテナ要素(120)を形成することと、
少なくとも1つの開口部を有する前記下部基板(130a)の上面に前記接地平面(170)を形成することと、
前記上部基板に少なくとも1つのノッチをカッティングし、前記少なくとも1つのノッチを金属化することと、
前記ノッチに隣接する領域で前記上部基板(130b)に切り欠きを作製し、前記切り欠きが作製された後、前記少なくとも1つのノッチが前記第1のエッジ接点(132)を形成することと、
前記上部基板(130b)を前記下部基板(130a)に接合することであって、接合後に、前記上部基板(130b)から切り取られた領域が前記空洞(140)を形成する、ことと、
前記接地平面(170)内の前記少なくとも1つの開口部を通して前記導電性ビア(122)を形成することと
を含む、請求項21~28のいずれか一項に記載の方法。 - 電子的に方向付け可能なアンテナアレイを製造する方法であって、
基板(130)内に、前記基板(130)の第1の外面(135)に沿って空間的に配置された複数の空洞を形成することと、
前記第1の外面(135)に対向する前記基板(130)の第2の外面(139)上に空間的に配置された複数のアンテナ要素(120)を形成することと、
複数の集積回路(IC)チップ(110)を提供し、各々がそれぞれ第2のエッジ接点(112)を備えた側面を有し、各ICチップがビーム形成構成要素を含むことと、
前記空洞の各々に対して、
前記空洞(140)の側壁(144)に第1のエッジ接点(132)を形成することと、
前記複数のICチップ(110)のそれぞれ1つを前記空洞(140)に配置することと、
それぞれの前記第1のエッジ接点と前記第2のエッジ接点(112)とを電気的に接続することと、
内部に配置された前記ICチップ(110)の前記ビーム形成構成要素を、前記アンテナ要素(120)のそれぞれ少なくとも1つに電気的に接続することと
を含む、方法。 - 前記ICチップ(110)の各々の側面に第1のインターロック形状を形成することと、
前記空洞の各々に対して、
前記側壁(144)上に、内部に配置されたそれぞれの前記ICチップ(110)の前記第1のインターロック形状と相補的な形状を有する第2のインターロック形状を形成することと、
前記空洞(140)へのそれぞれの前記ICチップ(110)の配置は、それぞれの前記第1のインターロック形状と前記第2のインターロック形状とがインターロックされるように、それぞれの前記ICチップ(110)を前記空洞(140)にスナップ嵌めすることを含むことと
を更に含む、請求項30に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/538,197 US11088098B2 (en) | 2019-08-12 | 2019-08-12 | Integrated structures with antenna elements and IC chips employing edge contact connections |
US16/538,197 | 2019-08-12 | ||
JP2022504502A JP7414950B2 (ja) | 2019-08-12 | 2020-08-11 | エッジ接点接続を採用するアンテナ要素及びicチップを有する集積構造 |
PCT/US2020/045806 WO2021030370A1 (en) | 2019-08-12 | 2020-08-11 | Integrated structures with antenna elements and ic chips employing edge contact connections |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022504502A Division JP7414950B2 (ja) | 2019-08-12 | 2020-08-11 | エッジ接点接続を採用するアンテナ要素及びicチップを有する集積構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024029157A true JP2024029157A (ja) | 2024-03-05 |
Family
ID=72234994
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022504502A Active JP7414950B2 (ja) | 2019-08-12 | 2020-08-11 | エッジ接点接続を採用するアンテナ要素及びicチップを有する集積構造 |
JP2023222617A Pending JP2024029157A (ja) | 2019-08-12 | 2023-12-28 | エッジ接点接続を採用するアンテナ要素及びicチップを有する集積構造 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022504502A Active JP7414950B2 (ja) | 2019-08-12 | 2020-08-11 | エッジ接点接続を採用するアンテナ要素及びicチップを有する集積構造 |
Country Status (9)
Country | Link |
---|---|
US (2) | US11088098B2 (ja) |
EP (2) | EP4235768A3 (ja) |
JP (2) | JP7414950B2 (ja) |
KR (1) | KR20220047267A (ja) |
CN (1) | CN114127923A (ja) |
AU (1) | AU2020329932A1 (ja) |
BR (1) | BR112022000389A2 (ja) |
IL (1) | IL289684B2 (ja) |
WO (1) | WO2021030370A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11088098B2 (en) * | 2019-08-12 | 2021-08-10 | Viasat, Inc. | Integrated structures with antenna elements and IC chips employing edge contact connections |
US11503704B2 (en) * | 2019-12-30 | 2022-11-15 | General Electric Company | Systems and methods for hybrid glass and organic packaging for radio frequency electronics |
US20210315099A1 (en) * | 2020-04-03 | 2021-10-07 | The Boeing Company | Method of forming a flexible electronics assembly |
US11336032B2 (en) * | 2020-05-15 | 2022-05-17 | Raytheon Company | Reactive array |
EP3930204A1 (en) * | 2020-06-27 | 2021-12-29 | Pharrowtech BV | A structure for distributing radio frequency signals |
IL302810A (en) * | 2020-11-13 | 2023-07-01 | Viasat Inc | An integrated antenna array with IC chips produces beams with multiple surface interfaces |
US20230044903A1 (en) * | 2021-08-04 | 2023-02-09 | Nxp Usa, Inc. | Semiconductor device with rf interposer and method therefor |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3483352B2 (ja) * | 1994-10-13 | 2004-01-06 | 三菱樹脂株式会社 | 非接触icカード |
JPH11328355A (ja) * | 1998-05-20 | 1999-11-30 | Dainippon Printing Co Ltd | Icカード用icモジュール |
JP4043601B2 (ja) * | 1998-06-04 | 2008-02-06 | 大日本印刷株式会社 | 非接触型icカードとその製造方法、非接触型icカード用基体 |
US7030466B1 (en) | 1999-05-03 | 2006-04-18 | United Microelectronics Corporation | Intermediate structure for making integrated circuit device and wafer |
US7612443B1 (en) | 2003-09-04 | 2009-11-03 | University Of Notre Dame Du Lac | Inter-chip communication |
WO2006120309A2 (fr) | 2005-05-11 | 2006-11-16 | Stmicroelectronics Sa | Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette |
JP2009031956A (ja) | 2007-07-26 | 2009-02-12 | Dainippon Printing Co Ltd | 接触・非接触共用型icカードと接触・非接触共用型icカードの製造方法 |
US8269671B2 (en) * | 2009-01-27 | 2012-09-18 | International Business Machines Corporation | Simple radio frequency integrated circuit (RFIC) packages with integrated antennas |
US9153863B2 (en) | 2012-01-24 | 2015-10-06 | E I Du Pont De Nemours And Company | Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications |
US9711465B2 (en) * | 2012-05-29 | 2017-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Antenna cavity structure for integrated patch antenna in integrated fan-out packaging |
TWI518991B (zh) * | 2013-02-08 | 2016-01-21 | Sj Antenna Design | Integrated antenna and integrated circuit components of the shielding module |
US9488719B2 (en) * | 2014-05-30 | 2016-11-08 | Toyota Motor Engineering & Manufacturing North America, Inc. | Automotive radar sub-system packaging for robustness |
KR102380304B1 (ko) | 2015-01-23 | 2022-03-30 | 삼성전기주식회사 | 전자부품 내장 기판 및 그 제조방법 |
US10636753B2 (en) * | 2015-07-29 | 2020-04-28 | STATS ChipPAC Pte. Ltd. | Antenna in embedded wafer-level ball-grid array package |
US10896898B2 (en) | 2015-10-28 | 2021-01-19 | Indiana Integrated Circuits, LLC | Edge interconnect self-assembly substrate |
US10182498B2 (en) | 2015-10-28 | 2019-01-15 | Indiana Integrated Circuits, LLC | Substrates with interdigitated hinged edge interconnects |
EP3764466A1 (en) * | 2015-12-22 | 2021-01-13 | INTEL Corporation | Microelectronic devices designed with integrated antennas on a substrate |
WO2017209761A1 (en) * | 2016-06-03 | 2017-12-07 | Intel IP Corporation | Wireless module with antenna package and cap package |
CN107864688B (zh) | 2016-07-22 | 2019-12-31 | 京瓷株式会社 | Rfid标签用基板、rfid标签以及rfid系统 |
US10511080B2 (en) * | 2017-08-18 | 2019-12-17 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
US10872868B2 (en) * | 2017-10-25 | 2020-12-22 | Sj Semiconductor (Jiangyin) Corporation | Fan-out antenna packaging structure and preparation method thereof |
US11211343B2 (en) * | 2018-10-26 | 2021-12-28 | Sj Semiconductor (Jiangyin) Corporation | Fan-out antenna packaging structure and packaging method |
DE102018220712A1 (de) * | 2018-11-30 | 2020-06-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Wafer-level packaging-basiertes modul sowie verfahren zur herstellung desselben |
US11088098B2 (en) * | 2019-08-12 | 2021-08-10 | Viasat, Inc. | Integrated structures with antenna elements and IC chips employing edge contact connections |
-
2019
- 2019-08-12 US US16/538,197 patent/US11088098B2/en active Active
-
2020
- 2020-08-11 CN CN202080050219.6A patent/CN114127923A/zh active Pending
- 2020-08-11 EP EP23174399.8A patent/EP4235768A3/en active Pending
- 2020-08-11 EP EP20761450.4A patent/EP3956942B1/en active Active
- 2020-08-11 KR KR1020227004056A patent/KR20220047267A/ko not_active Application Discontinuation
- 2020-08-11 IL IL289684A patent/IL289684B2/en unknown
- 2020-08-11 JP JP2022504502A patent/JP7414950B2/ja active Active
- 2020-08-11 WO PCT/US2020/045806 patent/WO2021030370A1/en unknown
- 2020-08-11 BR BR112022000389A patent/BR112022000389A2/pt unknown
- 2020-08-11 AU AU2020329932A patent/AU2020329932A1/en active Pending
-
2021
- 2021-07-12 US US17/372,797 patent/US20220005770A1/en active Pending
-
2023
- 2023-12-28 JP JP2023222617A patent/JP2024029157A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP3956942B1 (en) | 2023-06-07 |
IL289684B2 (en) | 2023-10-01 |
AU2020329932A1 (en) | 2021-12-16 |
EP4235768A3 (en) | 2023-10-11 |
US20220005770A1 (en) | 2022-01-06 |
IL289684A (en) | 2022-03-01 |
WO2021030370A1 (en) | 2021-02-18 |
BR112022000389A2 (pt) | 2022-03-03 |
CN114127923A (zh) | 2022-03-01 |
US20210050312A1 (en) | 2021-02-18 |
EP3956942A1 (en) | 2022-02-23 |
JP7414950B2 (ja) | 2024-01-16 |
US11088098B2 (en) | 2021-08-10 |
IL289684B1 (en) | 2023-06-01 |
EP4235768A2 (en) | 2023-08-30 |
KR20220047267A (ko) | 2022-04-15 |
JP2022545610A (ja) | 2022-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7414950B2 (ja) | エッジ接点接続を採用するアンテナ要素及びicチップを有する集積構造 | |
US8013784B2 (en) | Butler matrix for 3D integrated RF front-ends | |
US6175287B1 (en) | Direct backside interconnect for multiple chip assemblies | |
US8040286B2 (en) | High frequency module | |
US20210367355A1 (en) | Low profile antenna apparatus | |
JP5209610B2 (ja) | 高周波回路基板、高周波回路モジュールおよびレーダ装置 | |
JP4766588B2 (ja) | 空間パワーコンバイナのためのパワーマネージメント | |
US20100134376A1 (en) | Wideband rf 3d transitions | |
JP2018514082A (ja) | 高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管 | |
KR20120078697A (ko) | 정밀 도파관 인터페이스 | |
JPH11312881A (ja) | 基板の接合方法、及び高周波回路、アンテナ、導波管、線路変換器、線路分岐回路、並びに通信システム | |
CN114424402A (zh) | 具有集成天线阵列和低损耗多层内插器的天线设备 | |
JP2023546519A (ja) | 複数の表面境界を有するビームフォーマicチップ付き集積アンテナアレイ | |
JP4217899B2 (ja) | 誘電体導波管スイッチ、及び、スイッチングモジュール | |
KR102665447B1 (ko) | 낮은 프로파일 안테나 장치 | |
US20240154320A1 (en) | Antenna apparatus employing coplanar waveguide interconnect between rf components | |
KR20230066381A (ko) | 기판 사이에 전기 전도성 컬럼을 갖는 안테나 어레이 아키텍처 | |
KR20050112465A (ko) | 모듈패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240126 |