JP7414950B2 - エッジ接点接続を採用するアンテナ要素及びｉｃチップを有する集積構造 - Google Patents

エッジ接点接続を採用するアンテナ要素及びｉｃチップを有する集積構造 Download PDF

Info

Publication number
JP7414950B2
JP7414950B2 JP2022504502A JP2022504502A JP7414950B2 JP 7414950 B2 JP7414950 B2 JP 7414950B2 JP 2022504502 A JP2022504502 A JP 2022504502A JP 2022504502 A JP2022504502 A JP 2022504502A JP 7414950 B2 JP7414950 B2 JP 7414950B2
Authority
JP
Japan
Prior art keywords
chip
cavity
edge contact
substrate
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022504502A
Other languages
English (en)
Other versions
JPWO2021030370A5 (ja
JP2022545610A (ja
Inventor
ジェイ． フランソン、スティーブン
ジェイ． マシューズ、ダグラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Viasat Inc
Original Assignee
Viasat Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Viasat Inc filed Critical Viasat Inc
Publication of JP2022545610A publication Critical patent/JP2022545610A/ja
Publication of JPWO2021030370A5 publication Critical patent/JPWO2021030370A5/ja
Priority to JP2023222617A priority Critical patent/JP2024029157A/ja
Application granted granted Critical
Publication of JP7414950B2 publication Critical patent/JP7414950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H01Q21/0093—Monolithic arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60285—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of mechanical auxiliary parts without the use of an alloying or soldering process, e.g. pressure contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60292—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of an electron or laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Description

本開示は、一般に、ＩＣチップと、プリントアンテナ要素などの基板によって支持される他の回路構成要素との間の接続技術及び配置に関する。
関連技術の考察
無線通信では、典型的には、アンテナ要素がビーム形成構成要素を含むＩＣチップと統合された小型のアンテナ機器を提供することが望ましい。衛星用途では、例えば、典型的には、基板上に多くのマイクロストリップパッチアンテナ要素を備えたフェーズドアレイを用いる。アンテナ要素は、ＲＦ電力を供給する分散型電力増幅器と、プロセッサによって制御される位相シフタとに電気的に接続することができ、結果として生じるアンテナビームを動的に方向付けすることができる。電力増幅器、位相シフタ、及び受信回路などの他のフロントエンド機器は、単一構造のアンテナ要素と統合されたＩＣチップに提供することができる。
本開示の技術の一態様では、アンテナ装置は、第１の外面に空洞を有する基板を含む。基板は、空洞の一部を画定する側壁を有し、側壁に第１のエッジ接点が形成されている。ＩＣチップは、空洞内に配置されており、側壁に面する側面と、第１のエッジ接点に電気的に接続された側面に形成された第２のエッジ接点とを有する。第１の外面に対向する基板の第２の外面に配置されたアンテナ要素は、基板内に延在する導電性ビアを介してＩＣチップ内のＲＦ回路に電気的に接続されている。
ＩＣチップ内のＲＦ回路へのアンテナ要素の電気接続は、第１のエッジ接点及び第２のエッジ接点を介して行うことができる。あるいは、アンテナ要素の接続は、ＩＣチップの底面の電気接点から行ってもよい。
別の態様では、アンテナ装置を製造する方法は、基板の第１の外面に空洞を形成することと、第１の外面に対向する基板の第２の外面上にアンテナ要素を形成することとを含む。空洞の側壁に第１のエッジ接点が形成される。ＩＣチップは空洞内に配置され、ＩＣチップは、その側面に形成された第２のエッジ接点を有し、ＲＦ回路を含む。第１のエッジ接点と第２のエッジ接点とは電気的に接続されている。第２の外面から延在する導電性ビアが基板内に形成されており、アンテナ要素は、導電性ビアを介してＲＦ回路に電気的に接続されている。
別の態様では、電子的に方向付け可能なアンテナアレイを製造する方法は、基板の第１の外面に沿って空間的に配置された複数の空洞を基板内に形成することと、第１の外面に対向する基板の第２の外面上に空間的に配置された複数のアンテナ要素を形成することと、複数のＩＣチップを提供し、各々がそれぞれ第１エッジ接点を備えた側面を有し、各ＩＣチップがビーム形成構成要素を含むことと、空洞の各々に対して、空洞の側壁に第２のエッジ接点を形成することと、複数のＩＣチップのそれぞれ１つを空洞内に配置することと、それぞれの第１のエッジ接点と第２のエッジ接点とを電気的に接続することと、内部に配置されたＩＣチップのビーム形成構成要素を、アンテナ要素のそれぞれの少なくとも１つに電気的に接続することと、を含む。
開示された技術の上記及び他の態様及び特徴は、同様の参照符号が同様の素子又は特徴を示す添付の図面と併せて、以下の詳細な説明からより明らかになるであろう。同じ又は類似の形式の様々な素子は、同じ／類似の素子を区別するダッシュ及び第２のラベル（例えば、－１、－２）を参照ラベルに付加することによって区別することができる。しかしながら、所与の説明が第１の参照ラベルのみを使用する場合、第２の参照ラベルに関係なく、同じ第１の参照ラベルを有する同じ／類似の素子のいずれか１つに適用可能である。素子及び特徴は、図面内で一定の縮尺で描かれていないことがある。
図１は、一実施形態による例示的なアンテナ装置の分解斜視図である。
図２は、組み立てられた状態の図１のアンテナ装置の平面図である。
図３は、空洞側壁上の例示的な第１のエッジ接点を示す斜視図である。
図４は、ＩＣチップの側面に形成された第２のエッジ接点の例を示す斜視図である。
図５は、図２のアンテナ装置の線５－５に沿った断面図である。
図６は、図１～図５のアンテナ装置を形成する例示的な方法の流れ図である。
図７Ａは、例示的なアンテナ装置の多層基板の一部を形成する下部基板の一部の上面図であり、図６の方法のステップＳ６０２の後の中間構成を示す。
図７Ｂは、線７Ｂ－７Ｂに沿った図７Ａの下部基板の断面図である。
図７Ｃは、図７Ａの下部基板の底面図である。
図７Ｄは、図６のステップＳ６０４の後の中間プロセスにおける多層基板の上部基板の一部の平面図であり、エッジ接点を形成するためのノッチが切り取られて金属化された後の構成を示す。
図７Ｅは、線７Ｅ－７Ｅに沿った図７Ｄの上部基板の断面図である。
図７Ｆは、図６のステップＳ６０６の後の図７Ｄの上部基板の平面図である。
図７Ｇは、線７Ｇ－７Ｇに沿った図７Ｆの上部基板の断面図である。
図７Ｈは、図６の方法のステップＳ６１２の後に形成された例示的な多層基板の一部の上面図である。
図７Ｉは、線７Ｉ－７Ｉに沿った図７Ｈの断面図である。
図７Ｊは、図６のステップＳ６１４の後の図７Ｉの断面図に対応する断面図である。
図８Ａは、別の実施形態による電子デバイスの平面図である。
図８Ｂは、図８Ａの線８Ｂ－８Ｂ’に沿った断面図である。
図９は、図８Ａ～図８Ｂの電子デバイスを製造する例示的な方法を示す流れ図である。
図１０Ａは、一実施形態による、埋め込まれたチップを備えた電子デバイスの分解断面図である。
図１０Ｂは、組み立てられた状態の図１０Ａの電子デバイスの断面図である。
以下の説明は、添付の図面を参照して、例示目的のために本明細書に開示される技術の特定の例示的実施形態の包括的な理解を支援するために提供される。本明細書は、技術を理解する当業者を支援するための様々な具体的な詳細を含むが、これらの詳細は単なる例示であると見なされるべきである。簡潔さ及び明瞭さのために、周知の機能及び構造の説明は、当業者が技術を理解することを不明瞭にし得る場合には、周知の機能及び構造の説明を省略することができる。
図１は、一実施形態による、例示的なアンテナ装置１００の分解斜視図である。アンテナ装置１００は、基板１３０、及びＩＣチップ１１０内のＲＦ回路に電気的に接続された少なくとも１つのアンテナ要素１２０（例えば、２つのアンテナ要素１２０－１、１２０－２）を含む。各アンテナ要素１２０は、基板１３０の下面１３９（「第２の外面」）に印刷されたマイクロストリップパッチ要素として例示される。長方形の形状で描写されているが、アンテナ要素１２０は、所望の放射パターンを形成するための任意の他の適切な形状を有し得る。更に、ダイポール又はスロットアンテナ要素などの他のタイプのアンテナ要素を、目標性能メトリックを実現するために代用してもよい。
基板１３０は、その上面１３５（「第１の外面」）内に形成された空洞１４０を有し、空洞は、接地平面１７０の上面と一致し得る底面まで延在する深さを有する。アンテナ装置１００の組み立てられた状態では、ＩＣチップ１１０は、空洞１４０内に配置されており、ＩＣチップ１１０の上面１１５は、基板１３０の上面１３５と実質的に同一平面上にある。組み立てられた状態では、ＩＣチップ１１０の底面１１９は、接地平面１７０に面し、隣接していてもよい。少なくとも１つの第１のエッジ接点１３２は、空洞１４０の側壁１４４に配置されている。少なくとも１つの第２のエッジ接点１１２は、ＩＣチップ１１０の側面１１７上に配置されており、隣接する第１のエッジ接点１３２に電気的に接続されている。１つのアンテナ要素１２０には、基板貫通ビア（ＴＳＶ）（以下、「導電性ビア」又は単に「ビア」）１２２として具体化されたプローブフィードによって（送信及び／又は受信方向で）ＲＦ信号をフィードすることができる。ビア１２２は、短い導電性トレース１６８に電気的に接続することができ、これは次に、第１のエッジ接点１３２に電気的に接続され、これにより、アンテナ要素１２０と、第２のエッジ接点１１２に接続されたＩＣチップ１１０内のＲＦ回路との間の電気接続を完了する。
本明細書では、ＩＣチップという用語は、半導体材料の小さな平坦部分内に具体化された１つ以上の電子回路を指す。例えば、ＩＣチップ１１０は、ガリウムヒ素（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、シリコンゲルマニウム（ＳｉＧｅ）、又は窒化ガリウム（ＧａＮ）からなるモノリシックマイクロ波ＩＣ（ＭＭＩＣ）であってもよい。ＩＣチップ１１０は、アンテナ要素１２０への送信経路信号出力を増幅するための電力増幅器を含んでもよく、及び／又はアンテナ要素１２０によって受信された受信経路信号を増幅するための低ノイズ増幅器（ＬＮＡ）を含んでもよい。
図示の例では、２つのアンテナ要素１２０－１、１２０－２は、ビア１２２－１、１２２－２の組み合わせを介して単一のＩＣチップ１１０、空洞１４０の対向する側壁１４４－１、１４４－２上の第１のエッジ接点１３２、ＩＣチップ１１０の対向する側面１１７－１、１１７－２上の第２のエッジ接点１１２に、それぞれ接続される。また、ＩＣチップ１１０は、隣接する第１のエッジ接点１３２を介して１つの導電性トレース１６５に各々接続された別の一対の第２のエッジ接点１１２を含む。各導電性トレース１６５は、増幅器又は動的に制御される位相シフタなどのＩＣチップ１１０内のＲＦ構成要素に印加されるバイアス電圧又は制御信号を受信する端子などの構成要素（図示せず）に電気的に接続してもよい。他の例では、ＩＣチップ１１０は、特定の用途で所望されるように、構成要素へのより多くの又はより少ない接続を行うために、より多くの又はより少ないエッジ接点１１２を含み、より多くの又はより少ないアンテナ要素１２０が、ＩＣチップ１１０に接続されている。ＲＦ接続のために、マイクロストリップ又はコプレーナ導波管（ＣＰＷ）伝送を実行してもよい。例えば、本明細書の図面の導電性トレース１６５及び１６８は、単一の線として示され、マイクロストリップの場合、導電性トレース１６５は、接地平面（例えば、１７０）上のマイクロストリップ線であってもよい。ＣＰＷの場合、導電性トレース１６５は各々、一対の外側導電性接地トレースの間にある内側導電性トレースであってもよい（図には示されていない）。
アンテナ装置１００は、図１に示すように、少なくとも１つのＩＣチップ１１０及び少なくとも１つのアンテナ要素１２０から構成される。典型的な用途では、アンテナ装置１１０は、いくつか、数十、又は数百個のＩＣチップ１１０から構成される。ＩＣチップ１１０の各々は、基板１３０に沿って空間的に配置されたそれぞれの空洞１４０内にある。この典型的な用途では、ＩＣチップ１１０の少なくともいくつか又は全てが、基板１３０の下面１３９に沿って空間的に配置された１つ以上のアンテナ要素１２０にそれぞれ接続され、それによってアンテナアレイを形成する。アンテナアレイは、ＩＣチップ１１０内又はアンテナ装置１００内の他の場所に集合的に配置された位相シフタによって動的に方向付けされるフェーズドアレイなどの電子的に方向付けされるアンテナであってもよい。基板１３０は、ＩＣチップ１１０に電気的に接続されたビーム形成回路を含んでもよく、送信動作中に入力ＲＦ信号を分割し、及び／又は受信動作中にＩＣチップ１１０によって、アンテナ要素１２０から受信され、処理された（例えば、増幅、フィルタリング、位相シフト、ダウンコンバートなど）複数のＲＦ信号を結合する。
図２は、組み立てられた状態の図１のアンテナ装置１００の平面図である。図３は、空洞側壁上の例示的な第１のエッジ接点１３２を示す斜視図である。図４は、ＩＣチップ１１０の側面に形成された例示的な第２のエッジ接点１１２を示す斜視図である。図５は、図２の線５－５に沿った断面図である。まとめて図１～図５を参照すると、第１のエッジ接点１３２と、隣接する第２のエッジ接点１１２とは、相補的な幾何学的形状を有することができる。各第１のエッジ接点１３２は、３次元（３Ｄ）構造、例えば、側面、ベース、及び背面の金属周辺表面を形成するようにめっきされた３Ｄ構造の金属周辺表面を有し得る。相補的な幾何学的構造の寸法は、ＩＣチップ１１０を空洞１４０内に配置することを可能にするために締まりばめを形成することができ、その結果、第２のエッジ接点１１２は、第１のエッジ接点１３２に「スナップイン」する。これは、はんだ付け、熱圧着、超音波熱圧着などによってエッジ接点１１２、１３２間で電気接続強化を行う前に、ＩＣチップ１１０を空洞１４０内の所定の位置に確保するのに役立つことができる。あるいは、完全な電気接続を、はんだ付けなどを行わずに、エッジ接点構造間の圧入嵌合だけで行うことができる。隣接する第１及び第２のエッジ接点１３２、１１２間の締まりばめにより、それぞれのエッジ接点をインターロックすることができる。例えば、図３に見られるように、第１のエッジ接点１３２は、空洞側壁１４４－２内の凹部である、スロット付きのフレア状開口部１４９を有し得る。図４に最もよく見られるように、隣接する第２のエッジ接点１１２は、側面１１７－２からのフレア状突起の形態とすることができ、これは、スロット付き開口部１４９内に締まりばめする。第２のエッジ接点１１２の外面が対応する第１のエッジ接点１３２の内面と密接に接触している状態で、はんだ又は他の導電性接合材料１９０（図２を参照）をそれらの間に適用して、電気接続を完了又は強化してもよい。導電性接合材料はまた、ＩＣチップ１１０の基板１３０への機械的接続として少なくとも部分的に用いることができる。ＩＣチップ１１０の外側寸法はまた、空洞１４０の側壁１４４に対して締まりばめ、又は更に圧入嵌合を形成することができる。ＩＣチップ１１０の側面１１７と側壁１４４との間に小さな間隙「ｇ」が存在して、熱膨張又は製造公差を許容してもよい。
先に述べたように、コプレーナ導波管（ＣＰＷ）伝送がエッジ接点１１２、１３２に使用される場合、対応するエッジ接点１１２、１３２間で接地－信号－接地（ＧＳＧ）スナップ接続が行われてもよい。この構成では、電気接続毎に３つの接続点がある。言い換えれば、第２のエッジ接点１１２は、３つの接点から構成することができる。すなわち、２つの「接地」接点と、それらから電気的に絶縁された、それらの間の１つの「信号」接点である。対応する第１のエッジ接点１３２はまた、２つの接地接点間の１つの信号接点から構成される３つの接続点を含む。
代替の実施形態では、対応する第１及び第２のエッジ接点１１２、１３２は各々、光ファイバに類似した光導管などの誘電体導波管構造で具体化される。この場合、導電性トレース１６５は、光導管（以下、この文脈では光導管１６５）により置換され、外部に提供されたＲＦ変調レーザが、第１及び第２のエッジ接点１１２、１３２の光導管接続を介してＩＣチップ１１０内の電子機器に伝播することを可能にする。ＩＣチップ１１０内の光／ＲＦコンバータは、光信号をＲＦ信号に変換し、ＲＦ信号は、別の一対のエッジ接点１１２、１３２を介してアンテナ要素１２０に出力される。したがって、この実施形態では、信号は、ＩＣチップ１１０に「ＲＦ ｏｖｅｒ ｆｉｂｅｒ」として入力され、次いでＩＣチップ１１０内でＲＦに変換され、送信方向にアンテナ要素１２０を介して放射される。受信方向では、アンテナ要素１２０によって受信されたＲＦ信号は、一対のエッジ接点１１２、１３２を介してＩＣチップ１１０にルーティングされる。次いで、ＩＣチップ１１０は、受信経路ＲＦ信号を、同じ又は異なる光導管１６５を通して処理のために外部システムにルーティングされる光信号に変換する。この手法により、高帯域幅システムを実現することができる。
図３に示されるような第１のエッジ接点１３２のテーパ状スロット設計では、第１のエッジ接点１３２は、レーザ穴あけ、光露光及びエッチングなどによって、エッジ接点のための所望の形状の基板１３０の上面１３５内にノッチを最初に形成することによって形成されている。次いで、ノッチは、電気めっきによって金属化され、導電性側壁及び導電性ベースを形成しており、ノッチの前部はスライス除去されて前方開口部を形成している。これにより、側面１４４－２とほぼ同一平面上にある前面１４６、深さｄ１（図５参照）、及び背面１７１を有する第１のエッジ接点１３２が得られる。あるいは、ノッチは、金属により完全に充填され、後にレーザ穴あけされ、所望の形状を有する導電性構造を形成する。第１のエッジ接点１３２を形成する更なる議論は、後で図６に関連して提供される。第２のエッジ接点１１２に関して、これらは、様々な技術を使用して形成してもよい。例えば、エッジ接点１１２は、キルトパッケージノジュールであってもよい。
第１及び第２のエッジ接点１３２、１１２の他の形状及び他の形式の構造も考えられる。例えば、凹部／突出部の形状は、上述のフレア形状の代わりに、長方形、円形、楕円形、三角形、及び／又は何らかの他の形状であってもよい。単一の集中スロット１４９の代わりに、エッジ接点１３２は、いくつかの金属「フィンガ」又は隆起部及びチャネルを有する嵌合構造を有し得る。この場合、隣接するエッジ接点１１２はまた、相補的なインターロックフィンガ又はチャネル及び隆起部を有する相互嵌合構造を有し得る。他の例では、空洞１４０の１つ以上の側壁１４４及びチップ１１０の１つ以上の側面１１７上のインターロック構造は、ほとんど又は全体が誘電体又は半導体材料により形成してもよい。この場合、エッジ接点１３２及び１１２は、インターロック構造よりも小さくてもよく、インターロック構造自体の表面上、側壁１４４／側面１１７の他の部分上に位置してもよく、又はそれらは他の完全なインターロック構造を形成してもよい。より小さいエッジ接点は、存在する場合、互いに隣接する平坦なエッジを有してもよく、又は小さい相補的な形状を有してもよい。更に別の例では、第２の接点１３２を凹部として形成する代わりに、第２のエッジ接点１１２を凹部として形成し、第２の接点１３２は突出部として形成してもよい。あるいは、エッジ接点１１２、１３２の各々は、それぞれ隣接するエッジ接点１３２、１１２と接する、例えば平坦又は傾斜した突出部である。一般に、エッジ接点１１２、１３２は、ＤＣからｍｍ波周波数までのエネルギーを伝達するために使用することができ、ｍｍ波周波数で低損失接続を形成するのに特に有用である。隣接するエッジ接点１１２と１３２との間の電気接続は、ボンドワイヤ又はリボンボンドを使用せずに作製されるため、それらの技術によって追加されるインダクタンスは排除される。これにより、少なくとも２００ＧＨｚまでの周波数で非常に低損失の接続がもたらされる。更に、空洞１４０、第１のエッジ接点１３２、及び第２のエッジ接点１１２を備えたＩＣチップ１１０を含む全体構成は、チップ１１０の上面１１５が基板１３０の上面と実質的に同一平面上にあるコンパクトで薄い構造を形成する。ＩＣチップ１１０の基板１３０への電気的及び機械的接続は、エッジ接点１１２、１３２のインターロックを介してＩＣチップ１１０を空洞１４０に単にスナップ嵌めしてもよく、機械的及び電気接続の両方を完了するため、単純化される。
基板１３０は、回路が異なる層に配置された多層基板であってもよい。基板１３０は、任意の好適な誘電体材料から構成することができる。いくつかの実施形態では、基板１３０は、石英、アルミナ、ガラス、又は溶融シリカなどの硬質基板であり、薄膜めっきに適しており、微細な形態を形成する。図５に見られるように、例えば、基板１３０は、下層（互換的に、「下部基板」）１３０ａ及び上層（「上部基板」）１３０ｂから構成され、接地平面１７０がそれらの間に挟まれている。基板１３０は、最初に下層１３０ａを提供し、下層１３０ａの上面を金属化して接地平面１７０を形成し、その後、適切な方法を使用して接地平面１７０上に上層１３０ｂを形成又は接合することによって形成することができる。そのような接合のためのいくつかの例示的な方法としては、ｄｂｉ接合、フリット接合、金バンプ接合、はんだバンプ接合、及び銅ピラー接合が挙げられる。あるいは、上層１３０ｂは、別々に提供してもよく、好適な接着剤を使用して接地平面１７０に接着してもよい。接地平面１７０は、ビア１２２－１及び１２２－２を収容するための円形開口部１８２を有し得る。開口部１８２は、ビア１２２－１、１２２－２が接地平面１７０に接触することなく貫通するのに十分に直径が大きく、それによってビア１２２－１、１２２－２がアンテナ要素１２０－１、１２０－２のプローブフィードとして機能することを可能にする。接地平面１７０は、アンテナ要素１２０によって送信／受信されるＲＦエネルギーを反射するマイクロストリップ接地平面として機能し得る。マイクロストリップ接地平面はまた、導電性トレース１６５が導体であるマイクロストリップ伝送線の接地平面を形成することができる。
ＩＣチップ１１０は、基板１３０の上面１３５から空洞１４０のベースにおける接地平面１７０の上面までの深さｄ２にほぼ等しい厚さを有し得る。そのような寸法では、ＩＣチップ１１０の底面１１９を、接地平面１７０上に置いてもよく、ＩＣチップ１１０の上面１１５は、基板１３０の上面１３５とほぼ同一平面上にあってもよい。あるいは、ＩＣチップ１１０の厚さは、深さｄ２よりも小さく、接地平面１７０と底面１１９との間に間隙が存在する。そのような間隙は、エアギャップ、又は断熱材料の層により満たされた間隙であってもよい。いくつかの設計では、ＩＣチップ１１０がＩＣチップ１１０の底面１１９上に１つ以上の電気接点を有していて、アンテナ装置１００の他の構成要素への電気接続を行うことが望ましいことがある。この場合、電気接続を容易にするために、接地平面１７０に対応する開口部を形成してもよい。
導電性ビア１２２－１、１２２－２は、導体の例であり、アンテナ要素１２０－１、１２０－２のプローブフィードを形成する。以下で更に説明するように、ビア１２２は、最初に基板１３０の外面上にパッドを形成することによって形成してもよく、次いで、基板１３０に穴をあけ、電気めっきなどによって金属で穴を充填することによって形成してもよい。基板１３０の上面１３５上の短い導電性トレース１６８は、そのようなビアパッドの延長部（又は導電性トレース１６８自体をビアパッドと見なしてもよい）であってもよく、例えば、第１のエッジ接点１３２に重なり合うエッジ１７１によって、ビア１２２を近接する第１のエッジ接点１３２と相互接続してもよい。アンテナ要素１２０以外の回路構成要素又は端子（図示せず）に接続された他の導電性トレース１６５もまた、接続された第２のエッジ接点１１２への電気接続のために、第１のエッジ接点１３２のエッジ１７１と重なる表面１３５上に形成することができる。任意の導電性トレース１６５は、基板１３０を通る（図示しない）別のビアを介して、又はサイドポートを介してそのような電気接続を行ってもよい。任意の導電性トレース１６５は、ＲＦ信号、ＤＣバイアス電圧、又は時間変化する制御信号を、ＩＣチップ１１０及び他の回路構成要素との間でルーティングしてもよい。
図６は、アンテナ装置１００を形成する例示的な方法６００の流れ図である。図７Ａ～図７Ｉは、それぞれ、方法６００の各々のステップに対応する構造を示す断面図又は平面図である。方法６００について以下に説明される様々なプロセスステップの順序は、他の例示的な実施形態において必要に応じて変更されてもよいことに留意されたい。
アンテナ装置１００の多層基板１３０を形成するために、下部基板１３０ａ及び上部基板１３０ｂを別々に処理し、次いで互いに接合することができる。図７Ａは、上面及び底面をパターン金属化した後の、プロセス段階中の下部基板１３０ａの一部の上面図である。図７Ｂは、線７Ｂ－７Ｂに沿った図７Ａの下部基板１３０ａの断面図であり、図７Ｃは、図７Ａの下部基板１３０ａの底面図である。図６及び図７Ａ～図７Ｃを参照すると、下部基板１３０ａが提供され（Ｓ６０２）、下部基板１３０ａの上面及び底面は、選択的領域でマスクされ、金属化され、底面上のアンテナ要素１２０と、上面上の接地平面１７０とを形成する。この金属化の前に、接地平面１７０に開口部１８２を形成するための領域を上面でマスクすることができ、アンテナ要素１２０の境界の外側の領域を底面上でマスクしてもよい。開口部１８２は、後で形成されるより小さな直径を有する第２のビア穴に対応するための第１の直径を有する。より大きな直径の開口部１８２は、アンテナ要素１２０へのプローブフィードを形成する後続のビア１２２（図１～図５に示される）が、接地平面１７０に電気的に短絡するのを防ぐ。
上面及び底面を有する上部基板は、別々に提供され、処理される（Ｓ６０４）。このプロセスは、レーザ穴あけ、機械的穴あけ、光露光若しくはエッチング、又は他の適切な技術を使用して、各々が第１の幾何学的形状を有する上面の左右のノッチをカッティングすることを含んでもよい。次に、ノッチが金属化され、第１のエッジ接点１３２が形成される（その後、別の切り欠きプロセス中に一部の金属化部がスライス除去される）。例えば、図７Ｄは、ノッチ７１１が深さｄ１（上部基板１３０ｂの厚さｄ２未満）に切り出され、金属化された後の上部基板１３０ｂの一部の平面図である。図７Ｅは、線７Ｅ－７Ｅに沿った図７Ｄの上部基板１３０ｂの断面図である。この例では、ノッチ７１１はフレアの形態であるが、相互嵌合接続を形成するためのマルチフィンガなどの他の構造も利用可能である。拡大部Ａに見られるように、電気めっきなどによる任意のノッチ７１１の金属化により、側壁金属化領域７１７ｓ、前壁金属化領域７１７ｆ、後壁金属化領域７１７ｒ、及びノッチ７１１内のベース金属化領域７１７ｂを形成することができる。
次に、ＩＣチップの中央切り欠きが上部基板を貫通して形成される（Ｓ６０４）。例えば、図７Ｆは、左のノッチ７１１と右のノッチ７１１との間に長方形の切り欠き７４０が作製された後の基板１３０ｂの平面図である。図７Ｇは、この段階における線７Ｇ－７Ｇに沿った上部基板１３０ｂの断面図である。切り欠き７４０は、後に、前述の空洞１４０を形成する。拡大部Ｂに示されるように、切り欠き７４０が形成されるときに、ノッチ７１１の前部をそぎ落としてもよく、よってノッチ７１１の前部金属化部７１７ｆが除去される。これにより、ノッチ７１１内にスロットが開き、それにより、第１のエッジ接点１３２が形成され、その中に、ＩＣチップ１１０の第２のエッジ接点１１２が後で挿入される。
ノッチ７１１に隣接する領域は、パターン金属化によって金属化され（Ｓ６０８）、ノッチ内の金属化部に電気的に接続された隣接する上部ビアパッド１６８又は導電性トレース１６５のいずれかを形成することができる。そのような金属化の前又は後に、上部基板１３０ｂは、適切な接合方法又は非導電性接着剤を使用して下部基板１３０ａ（Ｓ６１０）に取り付け／接合され、多層基板１３０を形成する。次に、ビア穴が、各ビアパッド１６８と、対応するアンテナ要素１２０との間に穿孔され（Ｓ６１２）、ビア穴は、プローブフィードを完成するために金属化してもよい。
例えば、図７Ｈは、ステップＳ６１２の後の例示的な構成における多層基板の一部の上面図である。図７Ｉは、線７Ｉ－７Ｉに沿った図７Ｈの断面図である。この例では、一対の導電性トレース１６５及び一対のビアパッド１６８が各々、上部基板１３０ｂの上面に形成されている。それにより、ビアパッド１６８／導電性トレース１６５は、隣接する第１のエッジ接点１３２の後壁金属化表面７１７ｒに重なり、電気的に接続することができる。あるいは、ノッチ７１１が最初に形成される場合、同じレーザ穴あけ又はエッチングプロセスを使用して、ビアパッド１６８／導電性トレース１６５を形成するための隣接する浅いチャネルを同時に形成してもよい。次いで、ノッチ７１１が金属化されると、より浅いチャネルは、同じ金属化プロセス中に金属化され、それによって、後壁金属化７１７ｒの上面と同一平面上に上面を有するビアパッド１６８／導電性トレース１６５を形成する。更に別の代替例では、ビアパッド１６８及び導電性トレース１６５は、ノッチ７１１及び第１のエッジ接点１３２を形成する前に完了する。
ビアパッド１６８が形成されると、ビア穴を、ステップＳ６１２において、多層構造を貫通して穿孔することができる。各ビア穴は、ビアパッド１６８、上部基板１３０ｂ、開口部１８２、下部基板１３０ａ、及びアンテナ要素１２０を通して垂直経路に穿孔してもよい。次に、ビア穴を電気めっきして、それぞれのアンテナ要素１２０へのプローブフィードビアを完成してもよい。このプロセスでは、金属化部を、アンテナ要素１２０のビア領域７３１に形成してもよく、次いで、化学機械研磨（ＣＭＰ）などの平坦化プロセスにより、アンテナ要素１２０及びビア領域７３１の下面が平坦化され、アンテナ要素１２０の平坦な連続した下部金属表面をもたらす。
このように形成された多層基板１３０により、ＩＣチップ１１０に、隣接する第１のエッジ接点１３２の第１の幾何学的形状に相補的な第２の幾何学的形状を各々有する第２のエッジ接点１１２を設けることができる（Ｓ６１４）。ＩＣチップは、図１に示すように空洞１４０にスナップ嵌めされ、図７Ｊに示されるような構造をもたらし、この図は、第１のエッジ接点１３２の金属化壁７１７ｒ、７１７ｓ及び７１７ｂと電気的に接触する第２のエッジ接点１１２を示す。
前述のように、第２のエッジ接点１１２は、第１のエッジ接点１３２にスナップ嵌合し、それによってインターロック関係を形成することができる。接点１１２、１３２の間の圧入嵌合は、場合によっては、それらの間に電気接続を形成し、アンテナ装置１００を完全に形成するのに十分である。他の場合では、第１のエッジ接点１１２と第２のエッジ接点１３２との間の電気接続は、先に説明した図２に示されるように、はんだ又は他の導電性接合材料１９０を使用して強化される。
方法６００は、上記と同じ手順を使用して、電子的に方向付け可能なアンテナアレイを製造する方法に拡張することができるが、拡張されたスケールでは、（ｉ）基板１３０内に少なくとも１つの第２のエッジ接点１３２を各々有する複数の空洞１４０を形成することであって、複数の空洞１４０が、基板１３０の上面に沿って空間的に配置されている、ことと、（ｉｉ）空洞１３０の底面に沿って（すなわち、下部基板１３０ａの底面に沿って）空間的に配置された複数のアンテナ要素１２０又はアンテナ要素１２０の複数のセットを形成することと、（ｉｉｉ）複数のＩＣチップ１１０の各々をそれぞれの空洞１４０にスナップ嵌めして、各ＩＣチップ１１０内のビーム形成構成要素が、少なくとも１つのそれぞれの導電性ビア１２２を介して少なくとも１つのアンテナ要素１２０に電気的に接続されるようにすることとによって、電子的に方向付け可能なアンテナアレイを製造する方法に拡張する。言い換えれば、拡張された方法は、空洞１４０の各々に対して、空洞１４０の側壁に第２のエッジ接点１３２を形成することと、ＩＣチップ１１０のそれぞれ１つを空洞１４０に配置することと、それぞれの第１のエッジ接点１３２と第２のエッジ接点１１２とを電気的に接続することと（これは、ＩＣチップ１１０が空洞１４０にスナップ嵌めされるときに行うことができる）、内部に配置されたＩＣチップ１１０のビーム形成構成要素を、アンテナ要素１２０のそれぞれの少なくとも１つに電気的に接続することと（これもまた、ＩＣチップ１１０が空洞１４０にスナップ嵌めされたときに行うことができる）、を含む。
図８Ａは、別の実施形態による、電子デバイス８００の平面図である。図８Ｂは、図８Ａの線８Ｂ－８Ｂに沿った断面図である。一実現態様では、電子デバイス８００は、少なくとも１つのアンテナ要素、例えば、ＩＣチップ１１０’に電気的に接続されたアンテナ要素８２０－１、８２０－２、８２０－３、８２０－４を有するアンテナ装置である。この実施例は、以下で主に説明される。以下で論じられる他の実施形態では、電子デバイス８００は、アンテナ要素８２０－１～８２０－４を省略した非アンテナ実装例である。以下、アンテナ実装例を考察する場合、電子デバイス８００は、アンテナ装置８００と呼ばれる。
アンテナ装置８００は、主に、少なくとも１つの構成要素、例えば、アンテナ要素への接続にプローブフィードを使用する点で、すなわちエッジ接点１１２、１３２を介するのではなく、ＩＣチップ１１０’の底面における接続を介する点で、上述のアンテナ装置１００とは異なる。基板１３０’は、下部基板１３０ａ’が上部基板１３０ｂ’に結合された多層基板であり、埋め込まれた接地平面８７０内の開口部８４０－１、８４０－２、８４０－３、８４０－４の位置を除いて、基板１３０と実質的に同じであってもよい。例えば、第１～第４のアンテナ要素８２０－１～８２０－４は、基板１３０’の底面１３９上に配置することができる。ＩＣチップ１１０’は、少なくとも１つの底部接点、例えば、接地平面８７０内のそれぞれの開口部８４０－１～８４０－４内の中央に位置する第１～第４の底部接点８３０－１、８３０－２、８３０－３、８３０－４を含むことができる。底部接点８３０－１～８３０－４は各々、それぞれビア８２２－１、８２２－２、８２２－３、及び８２２－４への電気接続のために、その外面にはんだバンプ又は銅ピラーなどの接続要素を含むことができる。あるいは、接続要素（例えば、はんだバンプ／銅ピラー）は、初めはビア８２２のエッジに形成されている（この場合、図示された各接点８３０は、ＩＣチップ１１０’の底部接点及び接続要素を含むと理解される）。ビア８２２－１～８２２－４は、アンテナ要素８２０－１～８２０－４のそれぞれのフィードポイントと電気接点８３０－１～８３０－４との間に各々電気的に接続されたプローブフィードである。電気接点８３０は、アンテナ要素８２０に関連する信号の送受信を処理するために、ＩＣチップ１１０’内に配置されたＲＦ送信及び／又は受信回路に各々接続することができる。
アンテナ装置８００は、ＩＣチップ１１０’の対応する少なくとも１つの第２のエッジ接点１１２に接続するために、空洞１４０の側壁１４４に形成された少なくとも１つの第１のエッジ接点１３２を含む。各導電性トレース１６５は、アンテナ装置８００の別の構成要素／端子とＩＣチップ１１０’内のＲＦ回路との間の電気接続を完了するために、上記の同じ方法で隣接する第１のエッジ接点１３２に接続される。図示の例では、４つの導電性トレース１６５が、それぞれ第２のエッジ接点１１２への接続のために提供される。任意の導電性トレース１６５を、基板１３０’上の側部接点を介して、又はビア（図示せず）を通して構成要素／端子に接続してもよい。
図８Ａ及び図８Ｂに示される実施形態に対する代替の実施形態では、最大３つの底部接点８３０が、ビア８２２を介して最大３つのアンテナ要素８２０に接続されているが、少なくとも１つの他のアンテナ要素８２０が、１組のエッジ接点１３２、１１２と、基板１３０’の上面から延在するビアとを介してＩＣチップ１１０’に電気的に接続されている。これらの場合のいずれでも、少なくとも１つの他の底部接点８３０を、ＲＦ信号、制御信号、又はＤＣバイアスを交換するための別の構成要素に接続するために下部基板１３０ａ’内に埋め込まれた導電性トレース１６５（図示せず）に接続するか、又は接地接続を行うために接地平面８７０に接続することができる。
１つの非アンテナ実装例では、少なくとも１つの底部接点８３０は、下部基板層130a'内に延在する導電性トレース１６５（両方とも示されていない）に接続する層間ビア（例えば、ビア８２２－１の短縮バージョン）に接続される。更に別の非アンテナ実装例では、接地平面８７０又はその一部分は、ＩＣチップ１１０’を冷却するための熱ヒートシンクとして構成された金属層によって置き換えられ、一方、少なくとも１つの底部接点８３０は、導電性トレース１６５に同様に接続された層間ビアに接続されている。
図９は、電子デバイス８００を製造する例示的な方法９００を示す流れ図である。方法９００では、下部基板１３０ａ’及び上部基板１３０ｂ’を別々に処理し、次いで互いに接合することができる。次に、ＩＣチップ１１０’が中央空洞１４０にスナップ嵌めされ、ＩＣチップ１１０’のそれぞれの接点と基板１３０’内に形成された接点との間の電気接続が行われる。
詳細には、上面及び底面を有する下部基板１３０ａ’が提供される（Ｓ９０２）。上面及び底面の領域は、パターン金属化のためにマスクされ、底面にアンテナ要素１２０を形成し、開口部８４０、及び開口部内のビアパッド（ビア８３０の上部）を備えた上面に接地平面８７０を形成する。次に、アンテナ要素へのフィードポイントで、ビアパッドを通して底面までビア穴が穿孔される（Ｓ９０３）。ビア穴は金属化され、プローブフィードを完成させる。次いで、上部基板１３０ｂ’を、各エッジ接点１３２がビア１６８の代わりに導電性トレース１６５に接続してもよいことを除いて、ステップＳ６０４、Ｓ６０６、Ｓ６０８及びＳ６０８と同じ様式で、ステップＳ９０４、Ｓ９０６、Ｓ９０８、及びＳ９０８で処理することができる。一部のエッジ接点１３２が隣接するビア１６８に接続される代替構成を形成するために、プロセスステップＳ９０４～Ｓ９０８はＳ６０４～Ｓ６０８と同じであってもよい。
次いで、上部基板１３０ｂ’は、接合方法又は非導電性接着剤７８９を使用して、下部基板１３０ａ’（Ｓ９１０）に取り付け／接合される。上述のように、この目的のための好適な接合方法には、ｄｂｉ接合、フリット接合、金バンプ接合、はんだバンプ接合、及び銅ピラー接合が含まれる。
ＩＣチップ１１０’は、相補的な（第２の）エッジ接点１１２と、はんだバンプ又は銅ピラーが取り付けられた底部接点８３０－１～８３０－４とを備えてもよい（Ｓ９１２）。ＩＣチップ１１０’は、空洞１４０にスナップ嵌めされ、前述の様式で対応する第１及び第２のエッジ接点１３２、１１２間で電気接続が行われる。底部電気接点８３０とそれぞれのビア８２２との間の電気接続は、電気接点８３０に取り付けられたはんだバンプ／銅ピラーを加熱及び冷却することによって行ってもよい。はんだバンプ／銅ピラーは、それらの形成後に、電気接点８３０ではなくビア８２２のエッジに代替的に取り付けてもよく、その後、電気接点８３０へのビア８２２の電気接続は、同じ加熱及び冷却技術を使用して行ってもよいことに留意されたい。
図１０Ａは、別の実施形態による、埋め込まれたＩＣチップを備えた電子デバイス１０の分解断面図である。図１０Ｂは、組み立てられた状態の電子デバイス１０の断面図である。図１０Ａ及び図１０Ｂを参照すると、電子デバイス１０は、上面３５内に形成された二重空洞構造を有する多層基板３０と、第１のＩＣチップ６０と、第２のＩＣチップ５０とを含む。第１及び第２のＩＣチップ６０、５０は、二重空洞構造のそれぞれの第１及び第２の空洞部分８０、７０内に配置されている。第１の空洞部分８０は、第２の空洞部分７０の直接下にあり、第２の空洞部分７０の周長よりも小さい周長を有する。
第１の空洞部分８０は、１つ以上の第１のエッジ接点１３２が配置されている少なくとも１つの側壁８１を有し、各第１のエッジ接点１３２は、ＩＣチップ６０の側面６２に配置された隣接する第２のエッジ接点１１２に電気的に接続することができる。同様に、第２の空洞部分６０は、ＩＣチップ５０の側面５２の少なくとも１つの第２のエッジ接点１１２’に電気的に接続された少なくとも１つの第１のエッジ接点１３２’を有する。図示の例では、空洞部分８０は、対向する側壁８１－１、８１－２の各々に少なくとも１つの第１のエッジ接点１３２を含み、第２の空洞部分７０は、対応する第２のエッジ接点に接続するために対向する側壁７１－１、７１－２の各々に少なくとも１つの第１のエッジ接点１３２’を含む。エッジ接点１３２、１３２’、１１２、１１２’は、前述のものと同じ又は同様の構造を有してもよく、既に記載されたものと同じ又は同様の様式で製造及び互いに電気的に接続してもよい。
任意のエッジ接点１３２又は１３２’は、基板３０内のビア及び／又は導電性トレースを介して電子デバイス１０の別の構成要素に電気的に接続することができる。例えば、ＩＣチップ５０及び６０は、１つ以上のセットのエッジ接点１１２、１３２、１３２’及び１１２’を介して互いに電気的に接続することができる。例えば、図１０Ａ及び図１０Ｂに示されるように、基板３０は、下層３０ａ、中央層３０ｂ、及び上層３０ｃから構成されている。導電性トレース１６５は、層３０ａと３０ｂとの間、及び層３０ｂと３０ｃとの間に配置してもよい。示される例では、第１のＩＣチップ６０内の回路は、第２のエッジ接点１１２、第１のエッジ接点１３２、第１の導電性トレース１６５、基板層３０ｃを通って延在するブラインドビア２２、ビアパッド／第２の導電性トレース１６８、第１のエッジ接点１３２’、及び第２のエッジ接点１１２’を含む経路を介して、第２のＩＣチップ５０内の回路に電気的に接続することができる。
１つの例示的な実装態様では、第１のＩＣチップ６０は、基板層３０ａの下面に配置された１つ以上のアンテナ要素（図示せず）に電気的に接続された増幅器を含む。この場合、第１のＩＣチップ６０の増幅器は、上記の接続経路を介して、第２のＩＣチップ５０内に含まれるビーム形成ネットワーク回路に電気的に接続することができる。更に、数個、数十個、又は多数のＩＣチップ５０及び６０を、フェーズドアレイなどのアンテナアレイを駆動するために、基板３０にわたる空洞に空間的に配置することができる。
第１のＩＣチップ６０は、第２のＩＣチップ５０の半導体材料とは異なる半導体材料から構成してもよい。一例では、第１のＩＣチップ６０はＩｎＰで構成され、第２のＩＣチップ５０はＳｉＧｅで構成される。
第１のＩＣチップ６０は、第１の空洞部分８０内に組み立てられたときに、第１の空洞部分８０の上面とほぼ同一平面上にある上面を有し得る。第２のＩＣチップ５０は、第２の空洞部分７０の深さよりも小さい厚さ寸法を有してもよく、その結果、第２のＩＣチップ５０が第２の空洞部分７０内に組み立てられたとき、その上面は、基板３０の上面３５とほぼ同一平面上にあってもよいが、その底面は、間隙９７によって第２の空洞部分７０の上面から離間してもよい。一例では、間隙９７は、エアギャップである。他の例では、間隙９７は、第１のＩＣチップ６０が第１の空洞部分８０内に組み立てられた後に第１のＩＣチップ６０上に形成される絶縁アンダーフィル材料であり、後者の場合、第２のＩＣチップ５０は、第２の空洞部分５０内の組み立てのために、アンダーフィル材料の上に配置してもよい。例えば、アンダーフィル材料は、第１のＩＣチップ６０上に形成された上部接点と第２のＩＣチップ５０上に形成された下部接点との間の電気接続を可能にする開口部を有し得る。
材料の層８７は、第１の空洞部分８０の底面に配置してもよい。一例では、層８７は、上述の実施形態において、接地平面１７０又は８７０に類似する接地平面の一部である。この場合、他の接地平面部分（図示せず）は、層３０ａと３０ｂとの間で層８７の周囲に配置され、全ての接地平面部分は、基板層３０ａの下面に配置されたアンテナ要素の接地平面として共に機能する。非アンテナ実装例では、集合的な接地平面は、回路構成要素間の回路経路のための接地平面だけを形成してもよい。代替的に、層８７は、熱ヒートシンクとして機能するように構成してもよい。
他の例では、層８７は、接地平面ではないが、第１のＩＣ６０内の回路と電子デバイス１０内の他の回路要素との間のＲＦ、ＤＣ、又は制御信号を接続するための１つ以上の導電性トレースを形成するようにパターン化されている。
上記のような現在開示されている技術による電子デバイス及びアンテナ装置は、従来のデバイスに対して特定の利点を示し得る。例えば、説明されるようなコンパクトな構成により、実施形態は、例えば、２００ＧＨｚのオーダーで、非常に高い周波数での高性能信号ルーティングを可能にし得る。そのような高性能は少なくとも部分的に、そうでない場合に用いられる可能性がある基板上のチップと導電性トレース／ビアとの間のボンドワイヤからのインダクタンスの排除又は最小化に起因する。実施形態は、次世代のそのような超高周波フェーズドアレイ及び他の構成要素を支援してもよい。コンパクトな薄い構成は、ＩＣチップの外面が外側基板表面と実質的に同一平面上にあることで実現できる。ＩＣチップが単に多層基板の空洞にスナップ嵌めされ、第１及び第２のエッジ接点のインターロックを通じて機械的接続と電気接続の両方を同時に完了することによって、製造が簡略化される。
本明細書に記載の技術は、その例示的な実施形態を参照して特に示され説明されているが、以下の特許請求の範囲及びそれらの均等物によって定義される特許請求の範囲に記載の主題の趣旨及び範囲から逸脱することなく、形態及び詳細の様々な変更を行うことができることが当業者には理解されよう。

Claims (31)

  1. 第１の外面（１３５）に空洞（１４０）を有する基板（１３０）であって、前記空洞（１４０）の一部を画定する側壁（１４４）を有し、第１のエッジ接点（１３２）が前記側壁（１４４）に形成されている基板と、
    前記空洞（１４０）内に配置された集積回路（ＩＣ）チップ（１１０）であって、前記側壁（１４４）に面する側面（１１７）と、前記第１のエッジ接点（１３２）に電気的に接続された前記側面（１１７）に形成された第２のエッジ接点（１１２）とを有する集積回路（ＩＣ）チップと、
    前記第１の外面（１３５）に対向する前記基板（１３０）の第２の外面（１３９）に配置されたアンテナ要素（１２０）であって、前記基板（１３０）内に延在する導電性ビア（１２２）を介して前記ＩＣチップ（１１０）内の無線周波数（ＲＦ）回路に電気的に接続されているアンテナ要素と、を備えるアンテナ装置。
  2. 前記ＩＣチップ（１１０）内の前記ＲＦ回路への前記アンテナ要素（１２０）の電気接続が、前記第１のエッジ接点及び前記第２のエッジ接点を介して行われる、請求項１に記載のアンテナ装置。
  3. 前記第１の外面（１３５）上又は内部にあり、前記第１のエッジ接点（１３２）に接続される導電性トレース（１６５）を更に備え、前記ＲＦ回路への前記アンテナ要素（１２０）の電気接続が、前記導電性ビア（１２２）を通して前記導電性トレース（１６５）まで行われる、請求項２に記載のアンテナ装置。
  4. 前記空洞（１４０）は、前記ＩＣチップ（１１０）の底面に面する底面を有し、
    前記導電性ビア（１２２）は、前記空洞（１４０）の前記底面まで延在し、かつ前記ＲＦ回路に接続された前記ＩＣチップ（１１０）の前記底面にある接続要素に接続されている、請求項１～３のいずれか一項に記載のアンテナ装置。
  5. 前記接続要素は、はんだバンプを含む、請求項４に記載のアンテナ装置。
  6. 前記接続要素は、導電性ピラーを含む、請求項５に記載のアンテナ装置。
  7. 前記基板（１３０）内に接地平面（１７０）を更に備える、請求項１～６のいずれか一項に記載のアンテナ装置。
  8. 前記空洞（１４０）は、前記ＩＣチップ（１１０）の底面に面する底面を有し、前記接地平面（１７０）の一部は、前記空洞（１４０）の前記底面に形成されている、請求項７に記載のアンテナ装置。
  9. 前記アンテナ要素（１２０）は第１のアンテナ要素であり、前記アンテナ装置は、前記第２の外面（１３９）に配置された少なくとも１つの第２のアンテナ要素を更に備え、前記少なくとも１つの第２のアンテナ要素は、前記基板（１３０）内に延在し、かつ前記少なくとも１つの第２のアンテナ要素に接続される少なくとも１つの更なる導電性ビア（１２２）を介して前記ＩＣチップ（１１０）内の前記ＲＦ回路に電気的に接続されている、請求項１～８のいずれか一項に記載のアンテナ装置。
  10. 前記第１のアンテナ要素及び前記第２のアンテナ要素は、アンテナアレイの一部であり、前記ＩＣチップ（１１０）内の前記ＲＦ回路は、前記アンテナアレイによって形成されたビームを方向付けするためのビーム形成構成要素を備える、請求項９に記載のアンテナ装置。
  11. 前記第１のエッジ接点及び前記第２のエッジ接点は、互いにはんだ付けされている、請求項１～１０のいずれか一項に記載のアンテナ装置。
  12. 前記側壁（１４４）及び前記側面（１１７）は、相補的形状を有するそれぞれ第１のインターロック形状及び第２のインターロック形状を有し、前記第１のインターロック形状及び前記第２のインターロック形状は互いにインターロックされている、請求項１～１１のいずれか一項に記載のアンテナ装置。
  13. 前記第１のインターロック形状は、前記側壁（１４４）の凹部又は前記側壁（１４４）からの突出部であり、前記第２のインターロック形状は、それぞれ前記側面（１１７）からの相補的突出部又は前記側面（１１７）内の相補的凹部である、請求項１２に記載のアンテナ装置。
  14. 前記第１のエッジ接点及び前記第２のエッジ接点は、前記第１のインターロック形状及び前記第２のインターロック形状のそれぞれの表面上に配置されている、請求項１２に記載のアンテナ装置。
  15. 前記側壁（１４４）は第１の側壁であり、前記空洞（１４０）は前記第１の側壁に対向する第２の側壁を有し、第３のエッジ接点は前記第２の側壁に形成されており、
    前記側面（１１７）は第１の側面であり、前記ＩＣチップ（１１０）は、前記第１の側面に対向する第２の側面と、前記第３のエッジ接点に接続された前記第２の側面上の第４のエッジ接点とを有する、請求項１２に記載のアンテナ装置。
  16. 前記空洞（１４０）は、第２の空洞部分の直接下に第１の空洞部分を有する二重空洞構造を有し、前記第１の空洞部分は、前記第２の空洞部分の第２の周長よりも小さい第１の周長を有し、
    前記側壁（１４４）は、前記第１の空洞部分の一部を画定する第１の側壁であり、前記基板（１３０）は、前記第２の空洞部分の一部を画定する第２の側壁を有し、第３のエッジ接点が前記第２の側壁に形成されており、
    前記ＩＣチップ（１１０）は、前記第１の空洞部分内に配置された第１のＩＣチップであり、
    前記アンテナ装置は、第２のＩＣチップを更に備え、該第２のＩＣチップは、前記第２の空洞部分内に配置されており、前記第３のエッジ接点に電気的に接続された第４のエッジ接点を有する、請求項１～１５のいずれか一項に記載のアンテナ装置。
  17. 前記第１のＩＣチップ及び前記第２のＩＣチップは、互いに電気的に接続されている、請求項１６に記載のアンテナ装置。
  18. 前記第１のＩＣチップは、前記アンテナ要素（１２０）に電気的に接続された増幅器を備え、前記第２のＩＣチップは、前記増幅器に接続されたビーム形成ネットワーク回路を備える、請求項１７に記載のアンテナ装置。
  19. 前記第１のＩＣチップは、第１の半導体材料を含み、前記第２のＩＣチップは、前記第１の半導体材料とは異なる第２の半導体材料を含む、請求項１８に記載のアンテナ装置。
  20. 前記第１のＩＣチップの上面は、エアギャップ又はアンダーフィル材料によって前記第２のＩＣチップの底面から分離されている、請求項１８に記載のアンテナ装置。
  21. アンテナ装置を製造する方法であって、
    基板（１３０）の第１の外面（１３５）に空洞（１４０）を形成することと、
    前記第１の外面（１３５）に対向する前記基板（１３０）の第２の外面（１３９）上にアンテナ要素（１２０）を形成することと、
    前記空洞（１４０）の側壁（１４４）に第１のエッジ接点（１３２）を形成することと、
    側面（１１７）に形成された第２のエッジ接点（１１２）を有し、無線周波数（ＲＦ）回路を備える集積回路（ＩＣ）チップ（１１０）を提供することと、
    前記ＩＣチップ（１１０）を前記空洞（１４０）に配置することと、
    前記第１のエッジ接点と前記第２のエッジ接点とを電気的に接続することと、
    前記第２の外面（１３９）から前記基板（１３０）内に延在する導電性ビア（１２２）を形成することと、
    前記アンテナ要素（１２０）を前記導電性ビア（１２２）を介して前記ＲＦ回路に電気的に接続することと、を含む方法。
  22. 前記基板（１３０）内に導電性トレース（１６５）を形成し、前記基板（１３０）の前記第１の外面（１３５）上で又は前記基板の内部で、前記第１のエッジ接点（１３２）に接続することと、
    前記導電性ビア（１２２）を前記導電性トレース（１６５）に接続することと、
    前記アンテナ要素（１２０）を前記導電性ビア（１２２）を介して前記導電性トレース（１６５）に電気的に接続し、それによって前記アンテナ要素（１２０）を前記ＲＦ回路に接続することと
    を更に含む、請求項２１に記載の方法。
  23. 前記空洞（１４０）が底面を備えるように形成されており、前記ＩＣチップ（１１０）は、当該ＩＣチップ（１１０）が前記空洞の中に配置されたときに当該空洞（１４０）の前記底面に面する底面を有する、請求項２２に記載の方法であって、前記方法は、
    前記空洞（１４０）の前記底面に接続要素を形成することと、
    前記ＩＣチップ（１１０）の前記底面の電気接点を介して前記接続要素を前記ＲＦ回路に電気的に接続することと、
    前記導電性ビア（１２２）を前記接続要素に接続し、それによって前記アンテナ要素（１２０）を前記ＲＦ回路に接続することと
    を更に含む、請求項２２に記載の方法。
  24. 前記空洞（１４０）が、第２の空洞部分の直接下にある第１の空洞部分を有する二重空洞構造を有するように形成されており、前記第１の空洞部分は、前記第２の空洞部分の第２の周長よりも小さい第１の周長を有し、前記ＩＣチップは第１のＩＣチップであり、前記ＩＣチップの配置は、前記第１のＩＣチップを前記第１の空洞部分内に配置することを含み、
    前記空洞（１４０）は、前記第１の空洞部分の一部を画定する第１の側壁である前記側壁（１４４）と、前記第２の空洞部分の一部を画定する前記基板（１３０）の第２の側壁とで形成されている、請求項２２に記載の方法であって、前記方法は、
    前記第２の側壁に第３のエッジ接点を形成することと、
    第４のエッジ接点を側面（１１７）に有する第２のＩＣチップを前記第２の空洞部分に配置することと、
    前記第４のエッジ接点を前記第３のエッジ接点に電気的に接続することと
    を更に含む、請求項２２に記載の方法。
  25. 前記側壁（１４４）に第１のインターロック形状を形成することと、
    前記第１のインターロック形状と相補的な形状を有する第２のインターロック形状を前記側面に形成することと、
    前記空洞（１４０）への前記ＩＣチップ（１１０）の配置は、前記第１のインターロック形状と前記第２のインターロック形状とがインターロックされるように、前記ＩＣチップを前記空洞（１４０）にスナップ嵌めすることを含むことと
    を更に含む、請求項２２に記載の方法。
  26. 前記第１のインターロック形状は、レーザ穴あけを使用して形成される、請求項２５に記載の方法。
  27. 前記第１のインターロック形状は、光露光及びエッチングを使用して形成される、請求項２５に記載の方法。
  28. 前記第１のインターロック形状をめっきして、前記第１のインターロック形状の表面に前記第１のエッジ接点（１３２）を形成することを含む、請求項２５に記載の方法。
  29. 前記基板（１３０）は、上部基板（１３０ｂ）と、下部基板（１３０ａ）と、前記上部基板と前記下部基板との間にある接地平面（１７０）とを含み、前記空洞（１４０）の形成、前記アンテナ要素（１２０）の形成、前記第１のエッジ接点（１３２）の形成、及び前記導電性ビア（１２２）の形成は、
    前記下部基板（１３０ａ）の底面に前記アンテナ要素（１２０）を形成することと、
    少なくとも１つの開口部を有する前記下部基板（１３０ａ）の上面に前記接地平面（１７０）を形成することと、
    前記上部基板に少なくとも１つのノッチをカッティングし、前記少なくとも１つのノッチを金属化することと、
    前記ノッチに隣接する領域で前記上部基板（１３０ｂ）に切り欠きを作製し、前記切り欠きが作製された後、前記少なくとも１つのノッチが前記第１のエッジ接点（１３２）を形成することと、
    前記上部基板（１３０ｂ）を前記下部基板（１３０ａ）に接合することであって、接合後に、前記上部基板（１３０ｂ）から切り取られた領域が前記空洞（１４０）を形成する、ことと、
    前記接地平面（１７０）内の前記少なくとも１つの開口部を通して前記導電性ビア（１２２）を形成することと
    を含む、請求項２１～２８のいずれか一項に記載の方法。
  30. 電子的に方向付け可能なアンテナアレイを製造する方法であって、
    基板（１３０）内に、前記基板（１３０）の第１の外面（１３５）に沿って空間的に配置された複数の空洞を形成することと、
    前記第１の外面（１３５）に対向する前記基板（１３０）の第２の外面（１３９）上に空間的に配置された複数のアンテナ要素（１２０）を形成することと、
    複数の集積回路（ＩＣ）チップ（１１０）を提供し、各々がそれぞれ第２のエッジ接点（１１２）を備えた側面を有し、各ＩＣチップがビーム形成構成要素を含むことと、
    前記空洞の各々に対して、
    前記空洞（１４０）の側壁（１４４）に第１のエッジ接点（１３２）を形成することと、
    前記複数のＩＣチップ（１１０）のそれぞれ１つを前記空洞（１４０）に配置することと、
    それぞれの前記第１のエッジ接点と前記第２のエッジ接点（１１２）とを電気的に接続することと、
    内部に配置された前記ＩＣチップ（１１０）の前記ビーム形成構成要素を、前記アンテナ要素（１２０）のそれぞれ少なくとも１つに電気的に接続することと
    を含む、方法。
  31. 前記ＩＣチップ（１１０）の各々の側面に第１のインターロック形状を形成することと、
    前記空洞の各々に対して、
    前記側壁（１４４）上に、内部に配置されたそれぞれの前記ＩＣチップ（１１０）の前記第１のインターロック形状と相補的な形状を有する第２のインターロック形状を形成することと、
    前記空洞（１４０）へのそれぞれの前記ＩＣチップ（１１０）の配置は、それぞれの前記第１のインターロック形状と前記第２のインターロック形状とがインターロックされるように、それぞれの前記ＩＣチップ（１１０）を前記空洞（１４０）にスナップ嵌めすることを含むことと
    を更に含む、請求項３０に記載の方法。

JP2022504502A 2019-08-12 2020-08-11 エッジ接点接続を採用するアンテナ要素及びｉｃチップを有する集積構造 Active JP7414950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023222617A JP2024029157A (ja) 2019-08-12 2023-12-28 エッジ接点接続を採用するアンテナ要素及びｉｃチップを有する集積構造

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/538,197 2019-08-12
US16/538,197 US11088098B2 (en) 2019-08-12 2019-08-12 Integrated structures with antenna elements and IC chips employing edge contact connections
PCT/US2020/045806 WO2021030370A1 (en) 2019-08-12 2020-08-11 Integrated structures with antenna elements and ic chips employing edge contact connections

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023222617A Division JP2024029157A (ja) 2019-08-12 2023-12-28 エッジ接点接続を採用するアンテナ要素及びｉｃチップを有する集積構造

Publications (3)

Publication Number Publication Date
JP2022545610A JP2022545610A (ja) 2022-10-28
JPWO2021030370A5 JPWO2021030370A5 (ja) 2023-09-04
JP7414950B2 true JP7414950B2 (ja) 2024-01-16

Family

ID=72234994

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022504502A Active JP7414950B2 (ja) 2019-08-12 2020-08-11 エッジ接点接続を採用するアンテナ要素及びｉｃチップを有する集積構造
JP2023222617A Pending JP2024029157A (ja) 2019-08-12 2023-12-28 エッジ接点接続を採用するアンテナ要素及びｉｃチップを有する集積構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023222617A Pending JP2024029157A (ja) 2019-08-12 2023-12-28 エッジ接点接続を採用するアンテナ要素及びｉｃチップを有する集積構造

Country Status (9)

Country Link
US (2) US11088098B2 (ja)
EP (2) EP3956942B1 (ja)
JP (2) JP7414950B2 (ja)
KR (1) KR20220047267A (ja)
CN (1) CN114127923A (ja)
AU (1) AU2020329932A1 (ja)
BR (1) BR112022000389A2 (ja)
IL (1) IL289684B2 (ja)
WO (1) WO2021030370A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088098B2 (en) * 2019-08-12 2021-08-10 Viasat, Inc. Integrated structures with antenna elements and IC chips employing edge contact connections
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US20210315099A1 (en) * 2020-04-03 2021-10-07 The Boeing Company Method of forming a flexible electronics assembly
US11336032B2 (en) * 2020-05-15 2022-05-17 Raytheon Company Reactive array
EP3930204A1 (en) * 2020-06-27 2021-12-29 Pharrowtech BV A structure for distributing radio frequency signals
IL302810A (en) * 2020-11-13 2023-07-01 Viasat Inc An integrated antenna array with IC chips produces beams with multiple surface interfaces
US20230044903A1 (en) * 2021-08-04 2023-02-09 Nxp Usa, Inc. Semiconductor device with rf interposer and method therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541441A (ja) 2005-05-11 2008-11-20 ストミクロエレクトロニクス・ソシエテ・アノニム 傾斜コンタクトパッドを有するシリコンチップ及びそのようなチップを備えた電子モジュール
JP2009031956A (ja) 2007-07-26 2009-02-12 Dainippon Printing Co Ltd 接触・非接触共用型ｉｃカードと接触・非接触共用型ｉｃカードの製造方法
JP2016136615A (ja) 2015-01-23 2016-07-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵基板およびその製造方法
US20170125389A1 (en) 2015-10-28 2017-05-04 Indiana Integrated Circuits, LLC Edge Interconnect Self-Assembly Substrate
WO2018016624A1 (ja) 2016-07-22 2018-01-25 京セラ株式会社 Ｒｆｉｄタグ用基板、ｒｆｉｄタグおよびｒｆｉｄシステム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3483352B2 (ja) * 1994-10-13 2004-01-06 三菱樹脂株式会社 非接触ｉｃカード
JPH11328355A (ja) * 1998-05-20 1999-11-30 Dainippon Printing Co Ltd Ｉｃカード用ｉｃモジュール
JP4043601B2 (ja) * 1998-06-04 2008-02-06 大日本印刷株式会社 非接触型ｉｃカードとその製造方法、非接触型ｉｃカード用基体
US7030466B1 (en) 1999-05-03 2006-04-18 United Microelectronics Corporation Intermediate structure for making integrated circuit device and wafer
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US8269671B2 (en) * 2009-01-27 2012-09-18 International Business Machines Corporation Simple radio frequency integrated circuit (RFIC) packages with integrated antennas
US9153863B2 (en) 2012-01-24 2015-10-06 E I Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US9711465B2 (en) * 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
TWI518991B (zh) * 2013-02-08 2016-01-21 Sj Antenna Design Integrated antenna and integrated circuit components of the shielding module
US9488719B2 (en) * 2014-05-30 2016-11-08 Toyota Motor Engineering & Manufacturing North America, Inc. Automotive radar sub-system packaging for robustness
US10636753B2 (en) * 2015-07-29 2020-04-28 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
US10182498B2 (en) 2015-10-28 2019-01-15 Indiana Integrated Circuits, LLC Substrates with interdigitated hinged edge interconnects
EP3394929B1 (en) * 2015-12-22 2023-03-29 Intel Corporation Microelectronic devices designed with integrated antennas on a substrate
EP3465751B1 (en) * 2016-06-03 2021-08-18 Intel Corporation Wireless module with antenna package and cap package
US10511080B2 (en) * 2017-08-18 2019-12-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10872868B2 (en) * 2017-10-25 2020-12-22 Sj Semiconductor (Jiangyin) Corporation Fan-out antenna packaging structure and preparation method thereof
US11211343B2 (en) * 2018-10-26 2021-12-28 Sj Semiconductor (Jiangyin) Corporation Fan-out antenna packaging structure and packaging method
DE102018220712A1 (de) * 2018-11-30 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer-level packaging-basiertes modul sowie verfahren zur herstellung desselben
US11088098B2 (en) * 2019-08-12 2021-08-10 Viasat, Inc. Integrated structures with antenna elements and IC chips employing edge contact connections

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541441A (ja) 2005-05-11 2008-11-20 ストミクロエレクトロニクス・ソシエテ・アノニム 傾斜コンタクトパッドを有するシリコンチップ及びそのようなチップを備えた電子モジュール
JP2009031956A (ja) 2007-07-26 2009-02-12 Dainippon Printing Co Ltd 接触・非接触共用型ｉｃカードと接触・非接触共用型ｉｃカードの製造方法
JP2016136615A (ja) 2015-01-23 2016-07-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵基板およびその製造方法
US20170125389A1 (en) 2015-10-28 2017-05-04 Indiana Integrated Circuits, LLC Edge Interconnect Self-Assembly Substrate
WO2018016624A1 (ja) 2016-07-22 2018-01-25 京セラ株式会社 Ｒｆｉｄタグ用基板、ｒｆｉｄタグおよびｒｆｉｄシステム

Also Published As

Publication number Publication date
KR20220047267A (ko) 2022-04-15
CN114127923A (zh) 2022-03-01
EP3956942A1 (en) 2022-02-23
US11088098B2 (en) 2021-08-10
EP4235768A3 (en) 2023-10-11
WO2021030370A1 (en) 2021-02-18
IL289684B2 (en) 2023-10-01
BR112022000389A2 (pt) 2022-03-03
EP4235768A2 (en) 2023-08-30
JP2024029157A (ja) 2024-03-05
JP2022545610A (ja) 2022-10-28
US20210050312A1 (en) 2021-02-18
IL289684A (en) 2022-03-01
AU2020329932A1 (en) 2021-12-16
EP3956942B1 (en) 2023-06-07
US20220005770A1 (en) 2022-01-06
IL289684B1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
JP7414950B2 (ja) エッジ接点接続を採用するアンテナ要素及びｉｃチップを有する集積構造
US8013784B2 (en) Butler matrix for 3D integrated RF front-ends
US8040286B2 (en) High frequency module
US6175287B1 (en) Direct backside interconnect for multiple chip assemblies
US5132648A (en) Large array MMIC feedthrough
US20210367355A1 (en) Low profile antenna apparatus
JP4766588B2 (ja) 空間パワーコンバイナのためのパワーマネージメント
KR20120078697A (ko) 정밀 도파관 인터페이스
CN114424402A (zh) 具有集成天线阵列和低损耗多层内插器的天线设备
JPH11312881A (ja) 基板の接合方法、及び高周波回路、アンテナ、導波管、線路変換器、線路分岐回路、並びに通信システム
JP2023546519A (ja) 複数の表面境界を有するビームフォーマｉｃチップ付き集積アンテナアレイ
JP5728101B1 (ja) Ｍｍｉｃ集積回路モジュール
CN117337518A (zh) 在rf部件之间采用共面波导互连件的天线装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230825

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230825

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230926

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20231110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231228

R150 Certificate of patent or registration of utility model

Ref document number: 7414950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150