JP4766588B2 - 空間パワーコンバイナのためのパワーマネージメント - Google Patents
空間パワーコンバイナのためのパワーマネージメント Download PDFInfo
- Publication number
- JP4766588B2 JP4766588B2 JP2004548577A JP2004548577A JP4766588B2 JP 4766588 B2 JP4766588 B2 JP 4766588B2 JP 2004548577 A JP2004548577 A JP 2004548577A JP 2004548577 A JP2004548577 A JP 2004548577A JP 4766588 B2 JP4766588 B2 JP 4766588B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- front surface
- power coupling
- rear surface
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
- H03B5/1841—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
本明細書で使用するように、「空間パワー結合」という用語は、自由空間内で構成要素出力を結合する全ての構造体へ幅広く適用される。最近かなり注目されている空間パワー結合の部分集合は、「準光学空間パワー結合」と呼ばれている。「準光学」の基礎となる理論は、共振器内に設けられたマイクロ波及びミリ波半導体ソースのアレイが同じ周波数及び位相に同調可能であり、それらの出力が自由空間内で結合し、従って、導体損失を最小化すると考えられるというものである。更に、モノリシック製造により、潜在的に数千のマイクロ波及びミリ波能動素子を単一のウェーハ上に組み込むことができる。
反射モードアレイはまた、透過モードアレイの能動格子に類似の2次元能動格子を使用する。しかし、反射モードアレイは、EM放射がチップの前部(能動格子)表面だけへのアクセスを有することを必要とするものである。チップの後部表面は、金属ミラーの上の誘電体下部基板(dielectric substrate)上に取り付けられる。
準光学格子アレイでは、マイクロ波/ミリ波信号は、半導体の上方及び下方の場の中に放射されるか又はそれから吸収される。半導体の後部表面を金属で覆うことは、半導体の前部表面上のパターン化された導体への放射場の結合を妨げ、半導体ウェーハを貫通する放射信号の透過を完全に阻止すると考えられる。
従って、特に高出力パワーを必要とする準光学格子アレイのような空間パワーコンバイナにおける能動素子によって発生される熱を除去するための改良型手段に対する明確な必要性が存在する。また、バイアス及び同調要素の配置の柔軟性を高めることを可能にする方法及び構造の改良に対する必要性も存在する。
本発明の別の態様では、空間パワー結合チップと熱伝導性上部基板とを有する統合空間パワー結合システムが開示される。チップは、前部及び後部表面、及び前部表面上に統合された能動素子を有し、上部基板は、空間パワー結合チップの前部表面に取り付けられた後部表面を有する。上部基板構造が下部基板に対して有することができる1つの利点は、それが、チップの前部表面、すなわち発熱源に物理的により接近して位置しており、従って、非常に効率的な放熱をもたらすことができることである。
この方法は、金属パターンが配置された前部表面を有する熱伝導性誘電下部基板を設ける段階と、誘電下部基板の前部表面上の金属パターンをパワー結合チップの後部表面上の金属パターンへ電気的に接続する段階と、誘電下部基板の前部表面上の金属パターンへDCパワーを供給する段階とを更に含むことができる。
本発明の他の特徴と利点は、例示的に本発明の原理を説明する添付図面に関連した好ましい実施形態の以下の説明からより明らかになるであろう。
DCバイアスは、その後部表面のパターン516からチップを貫通するバイアにより又は前部表面512上のパターンへDC電源を接続する従来の手段により、チップの前部表面512上の素子(図示せず)へ供給される。
Claims (22)
- 統合された空間パワー結合システムであって、
(a)(i)複数の能動素子が配置された前部表面、及び
(ii)パターン化導電材料が配置された後部表面、
を有する空間パワー結合チップと、
(b)前部表面が前記空間パワー結合チップの前記後部表面に取り付けられた熱伝導性誘電下部基板と、
を有することを特徴とするシステム。 - 前記チップは、前記前部表面と前記後部表面上のパターン化導電材料との間に配置されたバイアを更に有することを特徴とする請求項1に記載のシステム。
- 前記誘電下部基板の前記前部表面には、前記パワー結合チップの前記後部表面上の前記パターン化材料に接続したパターン化導電材料が配置されることを特徴とする請求項1に記載のシステム。
- 前記パワー結合チップの前記後部表面上の前記パターン化導電材料は、半田結合、熱圧縮結合、超音波結合、及び導電性接着剤のうちの1つを用いて前記下部基板の前記前部表面上の前記パターン化導電材料に接続されることを特徴とする請求項3に記載のシステム。
- (c)後部表面が前記空間パワー結合チップの前記前部表面に接合された熱伝導性誘電上部基板、
を更に有することを特徴とする請求項1に記載のシステム。 - 前記誘電上部基板の前記後部表面は、前記パワー結合構造体の前記前部表面にその間に配置された熱伝導性誘電接合部によって接合されることを特徴とする請求項5に記載のシステム。
- 前記誘電上部基板の前記後部表面には、前記パワー結合構造体の前記前部表面に接合されたパターン化導電材料が配置されることを特徴とする請求項5に記載のシステム。
- 前記チップの前記前部表面は、パターン化導電材料を更に有することを特徴とする請求項7に記載のシステム。
- 前記空間パワー結合チップ内の該構造体の前記前部及び後部表面上の前記パターン間に配置され、前記チップの前記前部表面へのDCパワーの電路を形成するバイア、
を更に含み、
前記下部基板の前記前部表面上に配置された前記パターン化導電材料は、導電接合部を通じて、前記パワー結合チップの前記後部表面上に配置された前記パターン化導電材料に接合され、
前記上部基板の前記後部表面上に配置された前記パターン化導電材料は、導電接合部を通じて、前記パワー結合チップの前記前部表面上に配置された前記パターン化導電材料に接合される、
ことを特徴とする請求項8に記載のシステム。 - 前記複数の能動素子は、準光学格子アレイを構成することを特徴とする請求項1に記載のシステム。
- 統合された空間パワー結合システムであって、
(a)前部及び後部表面と該前部表面上に統合された能動素子とを有する空間パワー結合チップと、
(b)後部表面が前記空間パワー結合チップの前記前部表面へ取り付けられた熱伝導性誘電上部基板と、
を有し、
前記誘電上部基板の前記後部表面には、前記パワー結合チップの前記前部表面に接続されたパターン化導電材料が配置されることを特徴とするシステム。 - 前記チップの前記前部表面は、半田結合、熱圧縮結合、超音波結合、及び導電性接着剤のうちの1つを用いて前記上部基板の前記後部表面上の前記パターン化導電材料に接続されたパターン化導電材料を更に有することを特徴とする請求項11に記載のシステム。
- (c)前記パワー結合チップの前記前部表面と前記上部基板の前記後部表面との間に配置された第1の熱伝導性接合部、
を更に有することを特徴とする請求項12に記載のシステム。 - (d)前部表面が前記チップの前記後部表面へ取り付けられた熱伝導性誘電下部基板、 を更に有することを特徴とする請求項13に記載のシステム。
- 前記パワー結合チップの前記後部表面と前記下部基板の前記前部表面との間に配置された熱伝導性接合部、
を更に有することを特徴とする請求項14に記載のシステム。 - 前記能動素子は、準光学格子アレイを構成することを特徴とする請求項11に記載のシステム。
- 発熱する能動構成要素が配置された前部表面と熱伝導性下部基板へ接続した後部表面とを有する空間パワー結合チップから放熱させる方法であって、
(a)チップの後部表面上に金属パターンを設ける段階と、
(b)下部基板の前部表面上に金属パターンを設ける段階と、
(c)能動素子により発生した熱を前記チップから放熱するために、該チップの前記後部表面上の前記金属パターンを前記下部基板の前記前部表面上の前記金属パターンに接合する段階と、
を有することを特徴とする方法。 - 複数の発熱する能動素子が配置された前部表面を有する空間パワー結合チップから放熱させる方法であって、
(a)前部及び後部表面を有する熱伝導性誘電上部基板を設ける段階と、
(b)熱伝導接合部を通じて、パワー結合チップの前部表面を前記上部基板の前記後部表面に取り付ける段階と、
を有し、
前記熱伝導性誘電上部基板の前記後部表面には、金属パターンが配置され、
前記取り付ける段階は、前記上部基板の前記後部表面上に配置された前記金属パターンを前記チップの前記前部表面に接合する段階を有する、ことを特徴とする方法。 - 前記チップの前記前部表面には、更に金属パターンが配置され、前記上部基板の前記後部表面上の前記金属パターンは、該チップの該前部表面の該金属パターンに接合されることを特徴とする請求項18に記載の方法。
- 前部及び後部表面を有する空間パワー結合チップ上の能動構成要素にDCパワーを供給する方法であって、該構成要素は、該チップの該前部表面上に配置されており、
(a)前記空間パワー結合チップの後部表面上に金属パターンを設ける段階と、
(b)前記チップの前記後部表面上の前記金属パターンへ1つ又はそれ以上の能動構成要素を選択的に接続する段階と、
(c)前記チップの前記後部表面上の前記金属パターンへDCパワーを供給する段階と、
(d)金属パターンが配置された前部表面を有する熱伝導性誘電下部基板を設ける段階と、
(e)前記誘電下部基板の前記前部表面上の前記金属パターンを前記空間パワー結合チップの前記後部表面上の前記金属パターンへ電気的に接続する段階と、
(f)前記誘電下部基板の前記前部表面上の前記金属パターンへDCパワーを供給する段階と、
を有することを特徴とする方法。 - 前記1つ又はそれ以上の能動構成要素は、前記空間パワー結合チップの前記前部及び後部表面間に配置されたバイアを用いて、該チップの該後部表面上の前記金属パターンに選択的に接続されることを特徴とする請求項20に記載の方法。
- 前部及び後部表面を有する空間パワー結合チップ上の能動構成要素にDCパワーを供給する方法であって、該構成要素は、該チップの該前部表面上に配置されており、
(a)金属パターンが配置された後部表面を有する熱伝導性誘電上部基板を設ける段階と、
(b)前記上部基板の前記後部表面上の前記金属パターンをチップの前部表面上の選択された構成要素へ電気的に接続する段階と、
(c)前記上部基板の前記後部表面上の前記金属パターンにDCパワーを印加する段階と、
を有することを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/283,850 US7110165B2 (en) | 2002-10-29 | 2002-10-29 | Power management for spatial power combiners |
US10/283,850 | 2002-10-29 | ||
PCT/US2003/034404 WO2004040357A2 (en) | 2002-10-29 | 2003-10-28 | Power management for spatial power combiners |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006505129A JP2006505129A (ja) | 2006-02-09 |
JP4766588B2 true JP4766588B2 (ja) | 2011-09-07 |
Family
ID=32107561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004548577A Expired - Fee Related JP4766588B2 (ja) | 2002-10-29 | 2003-10-28 | 空間パワーコンバイナのためのパワーマネージメント |
Country Status (6)
Country | Link |
---|---|
US (1) | US7110165B2 (ja) |
JP (1) | JP4766588B2 (ja) |
KR (1) | KR101001022B1 (ja) |
AU (1) | AU2003288978A1 (ja) |
CA (1) | CA2503826C (ja) |
WO (1) | WO2004040357A2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7715088B2 (en) | 2000-03-03 | 2010-05-11 | Sipix Imaging, Inc. | Electrophoretic display |
US20040080370A1 (en) * | 2002-10-29 | 2004-04-29 | Martin Suzanne C. | Power management for active loop, spatially-combined amplifiers |
KR100543729B1 (ko) * | 2004-03-24 | 2006-01-20 | 아바고테크놀로지스코리아 주식회사 | 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법 |
US20060139739A1 (en) * | 2004-11-30 | 2006-06-29 | Rockwell Scientific Licensing, Llc | Quasi-optical array amplifier |
US8236610B2 (en) * | 2009-05-26 | 2012-08-07 | International Business Machines Corporation | Forming semiconductor chip connections |
USD759745S1 (en) * | 2014-06-19 | 2016-06-21 | Lawrence Fishman | Low profile preamplifier |
KR101728908B1 (ko) | 2015-09-21 | 2017-04-21 | 가천대학교 산학협력단 | 이중 신호면과 공통 접지면을 갖는 안티포달 핀라인 변환기 및 안티포달 핀라인 변환기를 이용한 공간 결합 전력 증폭기 |
US10003118B2 (en) | 2015-12-22 | 2018-06-19 | Qorvo Us, Inc. | Spatial coupler and antenna for splitting and combining electromagnetic signals |
US10454433B2 (en) | 2017-06-29 | 2019-10-22 | Qorvo Us, Inc. | Amplifier assembly and spatial power combining device |
US10812021B2 (en) | 2017-08-22 | 2020-10-20 | Qorvo Us, Inc. | Antenna waveguide transitions for solid state power amplifiers |
US10707819B2 (en) | 2017-08-22 | 2020-07-07 | Qorvo Us, Inc. | Phase tuning for monolithic microwave integrated circuits |
US10720711B2 (en) | 2017-08-22 | 2020-07-21 | Qorvo Us, Inc. | Antenna structures for spatial power-combining devices |
US10587027B2 (en) | 2017-08-22 | 2020-03-10 | Qorvo Us, Inc. | Spatial combining devices for high-frequency operation |
US10651527B2 (en) | 2017-08-22 | 2020-05-12 | Qorvo Us, Inc. | Spatial power-combining devices with segmented waveguides and antennas |
US10340574B2 (en) | 2017-08-22 | 2019-07-02 | Qorvo Us, Inc. | Spatial combining device and antenna |
US10749276B2 (en) | 2017-08-22 | 2020-08-18 | Qorvo Us, Inc. | Spatial power-combining devices and antenna assemblies |
KR101879400B1 (ko) * | 2018-01-17 | 2018-08-17 | 엘아이지넥스원 주식회사 | 장거리 레이더의 확장 가능한 안테나 장치 및 이의 접이식 안테나 구조와 설치 방법 |
US10164667B1 (en) * | 2018-03-21 | 2018-12-25 | Qorvo Us, Inc. | Spatial power-combining devices with amplifier connectors |
US10833386B2 (en) | 2018-04-09 | 2020-11-10 | Qorvo Us, Inc. | Waveguide transitions for power-combining devices |
US11255608B2 (en) | 2018-08-06 | 2022-02-22 | Qorvo Us, Inc. | Heat exchanger assemblies for electronic devices |
US11162734B2 (en) | 2018-08-06 | 2021-11-02 | Qorvo Us, Inc. | Heat exchanger assemblies for electronic devices and related methods |
US10855240B2 (en) | 2018-11-15 | 2020-12-01 | Qorvo Us, Inc. | Structures for spatial power-combining devices |
US10804588B2 (en) | 2018-12-10 | 2020-10-13 | Qorvo Us, Inc. | Antenna structures for spatial power-combining devices |
US11005437B2 (en) | 2019-02-25 | 2021-05-11 | Qorvo Us, Inc. | Spatial power-combining devices with thin film resistors |
US11387791B2 (en) | 2020-03-17 | 2022-07-12 | Qorvo Us, Inc. | Spatial power-combining devices with reduced size |
US11564337B2 (en) | 2020-03-17 | 2023-01-24 | Qorvo Us, Inc. | Thermal structures for heat transfer devices and spatial power-combining devices |
US11621469B2 (en) | 2021-02-01 | 2023-04-04 | Qorvo Us, Inc. | Power-combining devices with increased output power |
US11955687B2 (en) | 2022-01-10 | 2024-04-09 | Qorvo Us, Inc. | Structural arrangements for spatial power-combining devices |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04114463A (ja) * | 1990-09-05 | 1992-04-15 | Toshiba Corp | モノリシックマイクロ波集積回路 |
JPH06326252A (ja) * | 1993-05-17 | 1994-11-25 | Nec Corp | モノリシックマイクロ波集積回路およびそのチッ プ |
JPH09321175A (ja) * | 1996-05-30 | 1997-12-12 | Oki Electric Ind Co Ltd | マイクロ波回路及びチップ |
JPH1012633A (ja) * | 1996-06-27 | 1998-01-16 | Nec Yamagata Ltd | 半導体装置 |
JPH1197564A (ja) * | 1997-09-24 | 1999-04-09 | Nec Corp | 半導体装置およびその製造方法 |
JP2000031374A (ja) * | 1998-07-13 | 2000-01-28 | Sony Corp | 集積回路装置 |
JP2002110871A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002299524A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | 高周波半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5214394A (en) * | 1991-04-15 | 1993-05-25 | Rockwell International Corporation | High efficiency bi-directional spatial power combiner amplifier |
US5317173A (en) * | 1993-05-13 | 1994-05-31 | Rockwell International Corporation | HBT differential pair chip for quasi-optic amplifiers |
US5392152A (en) * | 1993-10-13 | 1995-02-21 | Rockwell International Corporation | Quasi-optic amplifier with slot and patch antennas |
US6538793B2 (en) * | 2000-06-13 | 2003-03-25 | California Institute Of Technology | Electronically tunable and modulatable quasi-optic grid oscillator |
US6628242B1 (en) * | 2000-08-23 | 2003-09-30 | Innovative Technology Licensing, Llc | High impedence structures for multifrequency antennas and waveguides |
EP1407539A1 (en) * | 2001-06-05 | 2004-04-14 | California Institute Of Technology | Electronically tunable and modulatable quasi-optic grid oscillator |
US20040080370A1 (en) | 2002-10-29 | 2004-04-29 | Martin Suzanne C. | Power management for active loop, spatially-combined amplifiers |
-
2002
- 2002-10-29 US US10/283,850 patent/US7110165B2/en not_active Expired - Lifetime
-
2003
- 2003-10-28 AU AU2003288978A patent/AU2003288978A1/en not_active Abandoned
- 2003-10-28 JP JP2004548577A patent/JP4766588B2/ja not_active Expired - Fee Related
- 2003-10-28 CA CA2503826A patent/CA2503826C/en not_active Expired - Fee Related
- 2003-10-28 WO PCT/US2003/034404 patent/WO2004040357A2/en active Application Filing
- 2003-10-28 KR KR1020057007259A patent/KR101001022B1/ko active IP Right Grant
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04114463A (ja) * | 1990-09-05 | 1992-04-15 | Toshiba Corp | モノリシックマイクロ波集積回路 |
JPH06326252A (ja) * | 1993-05-17 | 1994-11-25 | Nec Corp | モノリシックマイクロ波集積回路およびそのチッ プ |
JPH09321175A (ja) * | 1996-05-30 | 1997-12-12 | Oki Electric Ind Co Ltd | マイクロ波回路及びチップ |
JPH1012633A (ja) * | 1996-06-27 | 1998-01-16 | Nec Yamagata Ltd | 半導体装置 |
JPH1197564A (ja) * | 1997-09-24 | 1999-04-09 | Nec Corp | 半導体装置およびその製造方法 |
JP2000031374A (ja) * | 1998-07-13 | 2000-01-28 | Sony Corp | 集積回路装置 |
JP2002110871A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002299524A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | 高周波半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006505129A (ja) | 2006-02-09 |
AU2003288978A1 (en) | 2004-05-25 |
US20040080810A1 (en) | 2004-04-29 |
KR20050074971A (ko) | 2005-07-19 |
KR101001022B1 (ko) | 2010-12-14 |
CA2503826C (en) | 2012-06-19 |
CA2503826A1 (en) | 2004-05-13 |
WO2004040357A3 (en) | 2005-04-14 |
WO2004040357A2 (en) | 2004-05-13 |
AU2003288978A8 (en) | 2004-05-25 |
US7110165B2 (en) | 2006-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4766588B2 (ja) | 空間パワーコンバイナのためのパワーマネージメント | |
US6175287B1 (en) | Direct backside interconnect for multiple chip assemblies | |
JP7414950B2 (ja) | エッジ接点接続を採用するアンテナ要素及びicチップを有する集積構造 | |
US5202752A (en) | Monolithic integrated circuit device | |
JPH0645850A (ja) | 固体マイクロ波パワー増幅器モジュール | |
JPH04258003A (ja) | Ehfアレイアンテナ背面板 | |
WO2019187758A1 (ja) | アレイアンテナ | |
JPH10294401A (ja) | パッケージ及び半導体装置 | |
WO2000039893A1 (fr) | Antenne en reseau a elements en phase et procede de fabrication | |
JPH0421203A (ja) | モノリシックマイクロ波ミリ波アレイアンテナモジュール | |
JP5709352B2 (ja) | 背面多層信号ルーティングを有するmmic | |
US6876272B2 (en) | Reflection-mode, quasi-optical grid array wave-guiding system | |
JP2580604B2 (ja) | アンテナ一体化マイクロ波集積回路 | |
JP6223144B2 (ja) | フェーズドアレーアンテナ装置 | |
JP4115681B2 (ja) | アクティブフェーズドアレーアンテナ、2次元平面アクティブフェーズドアレーアンテナ、送信装置および受信装置 | |
US20040080370A1 (en) | Power management for active loop, spatially-combined amplifiers | |
JP3869131B2 (ja) | Nrdガイドガン発振器 | |
JP2937948B2 (ja) | 高周波モジュールおよび高周波モジュールの製造方法 | |
JP2003168918A (ja) | アクティブスロットアンテナ及びアクティブスロットアレーアンテナ及びそれを用いた送信装置と受信装置 | |
JP2758273B2 (ja) | 高周波平面回路モジュールの実装構造 | |
JPH0922964A (ja) | マイクロ波回路基板 | |
JP2683413B2 (ja) | アンテナ装置 | |
JPH11214916A (ja) | アンテナ装置およびアンテナ装置の製造方法 | |
JP2001223524A (ja) | アンテナ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100712 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101012 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110516 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |