KR101001022B1 - 공간 전력 결합기에 대한 전력 매니지먼트 - Google Patents

공간 전력 결합기에 대한 전력 매니지먼트 Download PDF

Info

Publication number
KR101001022B1
KR101001022B1 KR1020057007259A KR20057007259A KR101001022B1 KR 101001022 B1 KR101001022 B1 KR 101001022B1 KR 1020057007259 A KR1020057007259 A KR 1020057007259A KR 20057007259 A KR20057007259 A KR 20057007259A KR 101001022 B1 KR101001022 B1 KR 101001022B1
Authority
KR
South Korea
Prior art keywords
chip
power
coupled
front side
disposed
Prior art date
Application number
KR1020057007259A
Other languages
English (en)
Other versions
KR20050074971A (ko
Inventor
수잔 씨. 마틴
크리스토퍼 제이. 롤리슨
블리쓰 씨. 데크맨
제임스 제이. 로센버그
Original Assignee
웨이브스트림 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이브스트림 코포레이션 filed Critical 웨이브스트림 코포레이션
Publication of KR20050074971A publication Critical patent/KR20050074971A/ko
Application granted granted Critical
Publication of KR101001022B1 publication Critical patent/KR101001022B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H03B5/1841—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

본 발명은 유사 광학 그리드 어레이 증폭기와 같은 공간 전력 결합 시스템에서 전력 매니지먼트를 향상시키는 시스템에 관한 것이다. 본 발명의 한 태양은 능동 디바이스가 배치되는 표면과 반대되는 반도체 칩의 표면 위에 패턴화된 도체를 제공하는 것을 포함한다. 이러한 금속 물질은 상기 칩으로부터 열 제거를 향상시키는데 사용될 수 있고 또한 상기 칩의 다른 표면(전면) 위의 능동 소자에 대하여 보다 효율적이고 새로운 DC 바이어싱 경로(비아를 사용하여)를 제공하는데 사용될 수 있다. 본 발명의 또 다른 태양은 상기 칩의 전면에 부착되는 유전체 수퍼스트레이트를 도입함으로써, 상기 칩의 후면에 부착되는 종래의 기판에 바이어싱 구조 및/또는 대안적이거나 보완적인 열 제거를 제공한다. 상기 특징의 다양한 조합이 설명된다.

Description

공간 전력 결합기에 대한 전력 매니지먼트{POWER MANAGEMENT FOR SPATIAL POWER COMBINERS}
본 발명은 유사-광학 그리드 어레이와 같은 공간 전력 결합기에 관한 것으로, 특히 공간 전력 결합기에 의하여 및 공간 전력 결합기에 바이어스를 제공함으로써 생성된 열을 효과적으로 제거하는 구조에 관한 것이다.
광대역 통신, 레이더 및 다른 이미징 시스템은 마이크로웨이브 및 밀리미터 웨이브 대역에서 "RF"(radio frequency) 신호의 생성 및 전송을 필요로 한다. 이러한 고주파수에서 많은 용도에 필요한 출력 전송 전력의 레벨에 효과적으로 도달하기 위해서, "전력 결합(power combining)"이라 불리는 기술이 이용되고, 여기서 개별 소자들의 출력 전력은 연결되거나 결합되며, 따라서 개별 소자가 제공할 수 있는 것보다 큰 단일 전력 출력이 생성될 수 있다. 종래의 전력 결합은 공진 도파관 캐비티(cavities) 또는 전송선 공급 네트워크를 이용하였다. 그러나, 이러한 접근 방식은 고주파수에서 드러나는 수많은 결점을 갖고 있다. 첫째, 도파관 벽이나 전송선에서의 도체 소실은 주파수에 따라 증가하는 경향이 있어서, 결합 효율을 궁극적으로 제한하게 된다. 둘째, 이러한 공진 도파관 캐비티 또는 전송선 결합기는 파장이 작아질수록 기계화하기가 어려워진다. 셋째, 도파관 시스템에서, 각 디바이스 는 흔히 삽입되어서 수동으로 조정되어야 한다. 이는 노동집약적이어서 비교적 작은 수의 디바이스에만 실용적이다.
몇 년 전에, "공간 전력-결합"은 이러한 문제에 잠재적인 해결책으로 제안되었다. 공간 전력-결합에서, 마이크로웨이브 및 밀리미터 웨이브 고체 디바이스의 개별 출력은 앞서 언급된 종래의 전력 결합 기술을 이용하여 표면적으로 달성될 수 있는 것보다 더욱 효과적으로 단일 결합된 전력 출력을 제공하도록 자유 공간에서 결합한다.
본원에서 사용되는 바와 같이, 용어 "공간 전력-결합"은 자유 공간에서 소자 출력을 연결하는 모든 구조에 적용된다. 최근에 주목을 받는 공간 전력 결합은 "유사-광학 전력 결합"이라 불린다. 바탕을 이루는 이론인 "유사-광학"은 공진기에 배치된 마이크로웨이브 밀리미터-웨이브 솔리드 스테이트 소스(solid state sources)의 어레이는 동일한 주파수 및 페이즈(phase)로 동기화될 수 있고, 그리고 그 출력은 자유 공간에서 결합하여 도체 손실을 줄이게 된다. 더욱이, 모놀리식 제조는 수 천개의 마이크로웨이브 또는 밀리미터 웨이브 능동 디바이스가 단일 웨이퍼 상에 통합되도록 한다.
이후, 검출기, 곱셈기, 혼합기, 및 페이즈 쉬프터를 포함한 수많은 유사-광학 디바이스가 개발되었다. 이러한 수동 디바이스들은 계속적으로 진행되는 연구의 주제가 되고 있다. 그러나, 지난 수년 동안, 오실레이터 및 증폭기와 같은 능동 유사-광학 디바이스가 발전되어 왔다. 유사-광학을 이용하는 공간 전력 결합(또는 다른 방법)의 장점은 출력 전력이 칩 면적에 선형으로 비례한다는 것이다. 따라서, 활성 유사-광학의 분야는 단기간에 상당한 주목을 끌어왔으며, 따라서 그 성장은 폭발적이었다.
유사-광학 어레이 증폭기는 패턴화된 도체와 상호연결된 능동 디바이스의 2차원 시트(sheet)를 포함하고, 상기 2차원 시트는 입력으로서 분극 전자기파를 수용하고 상기 입력 분극에 수직하는 분극을 갖는 증폭된 출력파를 방사한다. 앞서 언급된 2개의 어레이 증폭기 구조는 전송-모드 어레이 및 반사-모드 어레이이다. 도 1은 일반적인 전송-모드 그리드 증폭기(10)를 보여주고, 이때 근접하게 이격된 상호연결된 트랜지스터 차동 쌍(14)의 어레이는 반도체 칩(12)의 전면 상에 그리드-모양의 패턴으로 형성된다. 칩은 입력 분극기(18)와 출력 분극기(24) 사이에 삽입된다. 입력 신호(16)는 수평으로 분극된 입력 분극기(18)를 통과하고 그리고 칩(12) 상의 그리드의 수평으로 패턴화된, 분극된, 금속 입력 안테나(20) 상에서 rf 전류를 여기시키는 입력 빔(좌측으로부터 입사되는)을 생성한다. 이러한 전류는 차동 모드에서 상기 트랜지스터 쌍(14)의 입력을 구동시킨다. 상기 출력 전류는 상기 그리드의 수직으로-패턴화된 분극 안테나(22)를 따라 재방향설정되고, 상기 어레이의 우측면 바깥으로, 출력 분극기(24)를 통해 수직으로 분극된 출력 빔(30)을 생성한다.
반사-모드 어레이는 또한 전송 모드 어레이에서 활성 그리드와 유사한 2차원 활성 그리드를 사용한다. 그러나, 반사-모드 어레이는 상기 EM 방사가 상기 칩의 전면(활성 그리드 면)에만 접근할 것을 필요로 한다. 상기 칩의 후면은 금속 거울 위의 유전체 기판에 마운팅된다.
불행히도, 유사-광학 어레이에서 특히 공간 전력 결합기 형태에서 열을 인출(draw)하는 것은 고전력, 고주파 용도에서 문제가 된다. 마이크로웨이브 및 밀리미터 웨이브 반도체 디바이스에서, 열은 반도체 표면에 제작된 회로에서 생성된다. 종래의 마이크로웨이브 및 밀리미터 웨이브 회로에서, 열을 효과적으로 제거하기 위해서, 반도체 웨이퍼는 일반적으로 50에서 150 마이크론의 최종 두께로 얇아진다. 또한, 반도체 칩의 후면은 금속 "접지면"으로 완전히 덮이고, 상기 접지면은 전력 공급에 등전위 실드(shield) 및 리턴 도체로서 작용하며, 즉, 금속성 "바이어스"를 통해 상기 전면의 디바이스에 전기적으로 연결된다. 부가적으로, 이러한 금속 층은 디바이스를 금속화된 캐리어에 납땜하도록 기계적 지지대 및 표면을 제공하고, 따라서 상기 디바이스와 그 패키지 사이의 높은 열의 도전 인터페이스를 가능하게 한다.
유사-광학 그리드 어레이에서, 상기 마이크로웨이브/밀리미터 웨이브 신호는 상기 반도체 아래위의 필드로 방출하거나 혹은 상기 필드로부터 흡수된다. 상기 반도체의 후면을 금속으로 덮으면 반도체의 전면에 패턴화된 도체들과의 방출 필드의 결합을 손상시키고, 또한 반도체 웨이퍼를 통해 방출된 신호의 전송을 완전히 막을 수 있다.
모놀리식 그리드 어레이의 종래의 구현예는 후면에 배치된 금속 접지면이 없이 반도체 칩 상에 제작되었다. 도 1에서, 상기 그리드 어레이로부터 회로내에 생성된 열의 많은 양을 인출하기 위해서, 상기 칩의 후면은 일반적으로 유전체 열 확산 슬랩(slab)(13) 상에 마운팅된다. 이러한 유전체 슬랩은 전기적으로 비도전성의 접착제를 이용하여 상기 반도체 칩(12)의 후면 또는 바닥에 일반적으로 부착된다. 또한, 상기 능동 디바이스(바이어싱)로의 DC 전력 공급은 반도체 칩의 전면에만 놓여있는 패턴화된 금속 라인을 이용하여 이루어졌다. 불행히도, 모든 도체들을 칩의 전면에만 배치하는 것은 바이어싱의 효율을 제한하고, 그리고 후면 금속이 없으면 납땜 또는 일반적인 공융 다이-부착(eutectic die-attach)을 이용한 높은 열의 도전율의 부착을 이용할 수 없게 된다.
따라서, 높은 출력 전력이 필요한 유사-광학 그리드 어레이와 같은 공간 전력 결합기에서 능동 디바이스에 의해 생성된 열을 제거하는 향상된 수단이 필요하다. 또한 바이어스 및 튜닝 소자의 배치에서 보다 유연성을 가능하게 하는 향상된 방법 및 구조가 필요하다.
이러한 요건을 다루는 본 발명은 유사-광학 그리드 어레이와 같은 모놀리식 공간 전력-결합 디바이스 및 시스템에서 전력 매니지먼트를 향상시키는 새로운 기술 및 구조에 관한 것이다. 다양한 실시예가 공간 전력-결합의 유사-광학 그리드 구조와 관련하여 논의되지만, 본 발명은 제한적이지 않다. 본 발명은 또한 칩의 후면을 덮는 연속적 금속 접지면으로부터 장점이 없는 평면 반도체 칩에 적용가능하다. 향상된 전력 매니지먼트는 공간 전력-결합기의 전면의 열-발생 능동 소자들로부터 열을 인출할 때 효율을 증가시키는 것을 말하며, 또한 DC 바이어싱 및 튜닝 소자의 배치에서 유연성과 같은 다른 장점을 제공하는 것을 말한다.
본 발명의 한 태양에서는 전력 결합 반도체 칩의 후면에 패턴화된 금속을 갖는 평면 공간 전력-결합 구조가 다루어진다. 이러한 패턴은 칩의 전면에 일반적으로 배치되는 패턴화된 금속을 보완하거나 대체한다. 후면의 상기 패턴화된 금속은 (a)상기 칩의 전면의 소자들에 DC 바이어싱을 공급하는 대안적(및 향상된) 위치를 제공하거나 또는 (b)칩으로부터 효율적인 열 제거를 위해 열-전도 물질이 다른 금속성, 열-전도 구조체에 결합되도록 한다. 일부 실시예에서, 후면 금속 패턴은 동시에 상기 두 기능을 제공할 수 있다. 종래의 연속적인 접지면이 적절하지 않는 다른 용도에서는, 후면 위의 선택된 금속 패턴이 상기 접지면을 대신하는 접지로서 작용할 수 있다.
본 발명은 도전성 유전체 기판에 부착된 새로운 전력-결합 칩을 포함하는 시스템을 또한 다루며, 이때 상기 도전성 유전체 기판은 한 면 또는 양면에 배치된 전기적 도전 패턴을 가질 수 있다. 본 발명은 또한 전기적 도전 패턴을 가지거나 가지지 않을 수 있는 매우 열적으로 도전성을 띠는 유전체 수퍼스트레이트(superstrate)를 포함할 수 있다. 종래의 반도체 칩의 후면에서 사용된 연속적인 금속 접지면과는 달리, 공간 전력-결합 반도체 칩의 후면 및 상기 유전체 슬랩 상의 패턴화된 금속은 가령, 상기 그리드 어레이와 상기 입사되는 방출 필드 사이의 결합을 손상시키지 않고 실제로 향상시키도록 설계될 수 있다.
따라서, 공간 전력-결합 칩은 전면에 다수의 능동 디바이스가 배치되고 그리고 후면에는 패턴화된 전기적 도전 물질이 배치된다. 상기 칩은 종래의 패턴화된, 전기적 도전 물질을 칩 표면에 가지거나 가지지 않을 수 있다. 상기 칩은 또한 상기 칩을 관통하는 비아(vias)를 가질 수 있고 그리고 상기 칩의 전면의 디바이스에 DC 전력-공급 경로를 제공하도록 전면과 후면 사이에 비아를 포함할 수 있다. 상기 전면에 배치되는 능동 디바이스는 능동 디바이스를 반도체 웨이퍼나 칩으로 집적하거나 제작하는 종래의 기술을 광범위하게 의미하는 것으로 이해되어야 한다. 또한, 이러한 능동 디바이스들은 상호연결되어서 유사-광학 그리드 어레이와 같은 공간 전력-결합 회로를 포함할 수 있다.
공간 전력-결합 칩 및 열적으로-도전성 유전체 기판을 포함하는 집적된 공간 전력-결합 시스템이 또한 설명된다. 상기 칩은 다수의 능동 디바이스가 배치된 전면을 가지며, 그리고 패턴화된 전기적 도전 물질이 배치된 후면을 갖는다. 상기 기판은 상기 공간 전력-결합 칩의 후면에 부착된 전면을 갖는다. 상기 유전체 기판의 전면에는 전기적 도전 물질이 패턴화된 전기적 도전 물질이 배치되며, 이 전기적 도전 물질은 상기 전력-결합 칩의 후면 위의 패턴화된 물질과 연결된다. 이러한 금속-대-금속 연결은 두 가지 장점, 즉 상기 칩에 바이어스를 공급하는 전기적 전도 및 상기 칩으로부터 열을 인출해내는 우수한 열 전도를 제공할 수 있다. 이러한 금속-대-금속 연결은 추가 재료를 이용하거나 이용하지 않을 수 있는 어떤 적절한 전기적-전도성 접속부(joint)를 사용하여 이루어질 수 있다. 예를 들어, 납땜 본딩(bonding), 열압축 본딩, 초음파 본딩 또는 금속 사이의 전기적-도전 접착이 사용될 수 있다.
본 발명의 보다 상세한 태양에서, 상기 시스템은 또한 상기 공간 전력-결합 칩의 전면에 결합된 후면을 갖는 열-전도성, 유전체 수퍼스트레이트를 포함할 수 있다. 이러한 표면들은 열-전도 유전체 접속부, 금속-대-금속 연결, 또는 이 둘의 조합을 통해 결합될 수 있다.
본 발명의 또 다른 태양에서, 공간 전력-결합 칩 및 열-전도 수퍼스트레이트를 갖는 집적된 공간 전력-결합 시스템이 설명된다. 상기 칩은 전면 및 후면 그리고 상기 전면에 집적된 능동 디바이스를 갖는다. 그리고 상기 수퍼스트레이트는 상기 공간 전력-결합 칩의 전면에 부착된 후면을 갖는다. 수퍼스트레이트 구조가 기판에 비해 가질 수 있는 장점은 열 발생의 근원이 되는 상기 칩의 전면에 물리적으로 보다 가깝게 위치할 수 있어서 열을 제거하는데 매우 효과적이다.
공간 전력-결합 칩으로부터 열을 인출하는 방법이 또한 설명된다. 이 방법은 상기 칩의 후면에 금속 패턴을 제공하고, 유전체 기판의 전면에 금속 패턴을 제공하며, 그리고 상기 칩으로부터 능동 디바이스에 의해 생성된 열을 인출하도록 상기 칩의 후면의 금속 패턴을 상기 기판의 전면의 금속 패턴에 결합하는 단계를 포함한다. 또 다른 태양에서, 상기 방법은 전면 및 후면을 갖는 열 전도성 유전체 수퍼스트레이트를 제공하고, 그리고 상기 전력-결합 칩의 전면을 열-전도 접속부를 통해 상기 수퍼스트레이트의 후면에 부착하는 단계를 포함한다. 보다 상세히, 상기 열-전도 유전체 수퍼스트레이트의 후면에는 금속 패턴이 배치되어 있다. 여기서, 상기 수퍼스트레이트의 후면에 배치된 금속 패턴은 금속 패턴을 포함할 수 있는 상기 칩의 전면과 결합된다.
전력-결합 칩 위의 능동 소자에 DC 전력을 제공하는 새로운 방법이 또한 설명된다. 이 방법은 상기 전력-결합 칩의 후면에 금속 패턴을 제공하고, 상기 칩의 후면의 금속 패턴에 하나이상의 능동 소자를 선택적으로 연결하며, 그리고 상기 칩의 후면의 금속 패턴에 DC 전력을 제공하는 단계를 포함한다. 상기 전력-결합 칩의 전면과 후면 사이에 배치된 비아는 상기 칩의 전면에 DC 바이어싱 경로를 공급하는데 사용될 수 있다.
상기 방법은 금속 패턴이 배치된 전면을 갖는 열-전도성, 유전체 기판을 제공하고, 상기 유전체 기판의 전면의 금속 패턴을 상기 전력-결합 칩의 후면의 금속 패턴에 전기적으로 연결하며, 그리고 상기 유전체 기판의 후면의 금속 패턴에 DC 전력을 공급하는 단계들을 추가로 포함할 수 있다.
추가 태양에서는, 전력-결합 칩 상의 능동 소자에 DC 전력을 제공하는 또 다른 방법이 설명된다. 이 방법은 금속 패턴이 배치된 후면을 갖는 열-전도성 유전체 수퍼스트레이트를 제공하고, 상기 수퍼스트레이트의 후면의 금속 패턴을 상기 구조의 전면 위의 선택된 소자에 전기적으로 연결하며, 그리고 상기 수퍼스트레이트의 후면의 금속 패턴에 DC 전력을 인가하는 단계들을 포함한다.
도 1은 종래의 전송 모드 유사-광학 그리드 어레이의 확대된 도면으로서, 상기 어레이에서 차동 쌍 단위 셀 중 하나가 확대되어 있다.
도 2는 본 발명의 몇몇 특징을 구현하는 유사-광학 그리드 어레이의 확대도이다.
도 3은 본 발명의 하나의 선호되는 실시예의 단면도이다.
도 4는 본 발명의 향상된 열-발산, 유사-광학 그리드 어레이 시스템의 제 1 대안적 실시예의 단면도이다.
도 5는 본 발명의 향상된 열-발산, 유사-광학 그리드 어레이 시스템의 제 2 대안적 실시예의 단면도이다.
도 6은 본 발명의 향상된 열-발산, 유사-광학 그리드 어레이 시스템의 제 3 대안적 실시예의 단면도이다.
도 2는 본 발명에 따른 향상된 유사-광학 그리드 어레이 시스템(100)의 하나의 실시예에서 주요 소자들의 확대도를 보여준다. 상기 시스템은 기판(120), 공간 전력-결합 반도체 칩 구조(특히, 이 실시예에 유사-광학 그리드 어레이)(110) 및 수퍼스트레이트(130)를 포함한다. 상기 반도체 칩 구조(110)는 능동 디바이스 및 패턴화된 전기적 도체를 전면(114)(도시되어 있지는 않지만, 도 1의 그리드 어레이의 전면의 패턴과 유사함)에 가지고 패턴화된 전기적 도체(116)를 후면(112)에 갖는 그리드 어레이를 포함한다. 상기 칩은 또한 두 개의 표면(114 및 116) 위의 도체들을 연결하는 '비아'를 포함할 수 있다.상기 비아 및 후면 도체들은 상기 어레이로부터 열 제거를 향상시키고 또한 상기 그리드 어레이에서 바이어싱 및 rf 매칭에 있어서 유연성을 향상시키는 경향이 있다. 대안으로, 상기 칩의 후면의 패턴화된 도체들은 그리드 어레이의 전면에서 전통적으로 발견되는 패턴화된 도체들을 대체할 수 있다. 이러한 변형예에서, 후면의 패턴화된 금속은 비아를 통해 상기 어레이의 전면의 능동 소자들에 직접 연결되는 것이 선호된다. 후면 상에 패턴화된 도체를 배치하는 것의 한 가지 이점은, 패턴화된 금속이 후면 상의 리얼 에스테이트(real estate)에 대하여, 칩의 전면에 위치해야만 하는 소자들과 경쟁하지 않아도 된다는 것이다. 따라서, 전면부보다는 후면부에 보다 두꺼운 금속화 패턴을 제공하는 것이 가능하고, 따라서 고유의 낮은 전압 강하(낮은 저항/높은 효율), 단순화된 레이아웃 및 향상된 제조능력을 제공한다.
상기 기판(120)은 세라믹과 같은 열-전도 물질로 만들어진 슬랩이고, 이 실시예에서는 패턴화된 전기적 전도 물질(가령, 금속 패턴)(124, 126)이 전면(122)에 배치된다. 상기 물질은 또한 기판(도시되지 않음)의 후면에 선택적으로 배치될 수 있다. 상기 패턴화된 물질은, 상기 칩의 후면의 패턴화된 금속과 어울릴 경우, 상기 칩(110)(바이어싱) 위의 어레이에서 능동 소자에 DC 전력 공급을 향상시킬 수 있고, 상기 어레이로부터 폐열(waste heat) 제거를 향상시킬 수 있으며, 그리고 rf 매칭을 향상시킬 수 있다.
상기 수퍼스트레이트(130)는 세라믹 슬랩 또는 열 전도 밀봉제(encapsulant)와 같은 열 전도 유전체 물질이다. 상기 수퍼스트레이트는 또한 후면의 패턴화된 전기적 전도 물질(132)을 가질 수 있어서, 상기 그리드 어레이로부터 열 제거를 향상시키고, 그리고 상기 그리드 어레이의 바이어싱 및 튜닝을 향상시킨다. 각 섹션은 기계적 지지, 열 제거, 및 (일부 실시예에서) 전기적 연결을 제공하는 프로세스 및/또는 수단을 통하여 인접한 섹션에 부착된다. 인접한 섹션은 열-전도 접착제나 에폭시와 결합되거나 부착될 수 있고, 그리고 금속-대-금속 접촉이 있는 영역에서는 적절한 본딩 기술 및 재료가 사용될 수 있는데, 그 예로는 납땜, 열-압축, 초음파 본딩, 전기적 전도성 접착제 또는 이러한 기술 및 재료의 적절한 조합을 들 수 있다.
본 발명의 원리를 통합하고 유사-광학 그리드 어레이 증폭기 또는 오실레이터와 같은 향상된 열 특성 및 향상된 바이어싱 선택사항을 갖는 새로운 공간 결합 디바이스를 갖는 다양한 변경들이 이제 설명된다. 한 실시예는 수퍼스트레이트(130)에 부착되고 기판(120)이 없는 공간 전력 결합 칩(110)(후면 위에 패턴화된 금속이 있거나 없음)을 포함한다. 도 3은 본 발명에 따른 향상된 공간 전력-결합 시스템(300)의 또 다른 대안적 실시예를 단면으로 보여준다. 특히, 상기 시스템은 두 개의 주요 구조, 즉 유사-광학 그리드 어레이 칩(310) 및 열전도성 유전체 기판(330)을 포함한다. 상기 칩은 전면(312) 및 후면(314)을 가지고, 상기 후면 위에는 패턴화된 전기적-전도성 물질(320)이 배치된다. 상기 기판은 또한 전면(332) 위에 패턴화된 전기적-전도성 물질(340)을 갖는다. 상기 칩은 납땜 접속부(350)를 통해 두 개의 패턴화된 물질 세트를 결합함으로써 상기 기판에 부착된다. DC 바이어스는 상기 칩을 관통하는 비아에 의하여 후면 상의 패턴(320)으로부터 상기 칩의 전면(312)(도시되지 않음) 위의 디바이스로 공급되거나, 또는 상기 전면(312) 위의 패턴에 DC 소스를 연결하는 종래의 수단에 의하여 상기 칩의 전면(312)(도시되지 않음) 위의 디바이스로 공급된다.
도 4는 본 발명에 따른 향상된 공간 전력-결합 시스템(400)의 제 2 대안적 실시예를 단면으로 보여준다. 특히, 상기 시스템은 세 개의 주요 구조, 즉 유사-광학 그리드 어레이 칩(410) 및 기판(430) 및 수퍼스트레이트(420)를 포함한다. 상기 칩의 후면(414)은 유전체의 열전도성 접착제(450)를 통해 기판의 전면(432)에 부착된다. 상기 칩의 전면(412)은 또 다른 유전체의 열전도성 접착제(440)를 통해 상기 수퍼스트레이트의 후면(422)에 부착된다.
도 5는 본 발명에 따른 향상된 공간 전력-결합 시스템(500)의 제 3 대안적 실시예를 단면으로 보여준다. 특히, 상기 시스템은 세 개의 주요 구조, 즉 유사-광학 그리드 어레이 칩(510) 및 기판(530) 및 수퍼스트레이트(520)를 포함한다. 상기 칩은 전면(512)과 후면(514)을 가지고, 상기 후면 위에는 패턴화된 전기적 전도성 물질(516)이 배치된다. 상기 기판의 전면(532) 위에는 패턴화된 전기적 전도성 물질(534)이 배치된다. 상기 칩은 상기 칩 상의 패턴화된 물질(516)을 납땜 접속부(550)를 통해 상기 기판 위의 패턴화된 물질(534)에 결합함으로써 상기 기판에 부착된다. 수퍼스트레이트(520)의 후면(522)은 유전체의 열전도성 접착제(540)를 통해 상기 칩의 전면(512)에 부착된다.
DC 바이어스는 상기 칩을 관통하는 비아에 의하여 후면 상의 패턴(516)으로부터 상기 칩의 전면(512)(도시되지 않음) 위의 디바이스로 공급되거나, 또는 상기 전면(512) 위의 패턴에 DC 소스를 연결하는 종래의 수단에 의하여 상기 칩의 전면(512)(도시되지 않음) 위의 디바이스로 공급된다.
도 6은 본 발명에 따른 향상된 공간 전력-결합 시스템(600)의 제 4 대안적 실시예를 단면으로 보여준다. 특히, 상기 시스템은 세 개의 주요 구조, 즉 유사-광학 그리드 어레이 칩(610) 및 기판(630) 및 수퍼스트레이트(620)를 포함한다. 상기 칩은 전면(612)과 후면(614)을 가지고, 이 표면 위에는 각각 패턴화된 전기적 전도성 물질(616 및 618)이 배치된다. 또한 상기 기판은 상기 칩의 후면(614) 위의 금속 패턴과 부분적으로 또는 대부분 부합하는 전면(632) 상에 배치된 패턴화된 전기 적 전도성 물질(634)을 갖는다. 상기 칩은 납땜 접속부(650)를 통해 두 개의 패턴화된 물질 세트(616, 634)를 함께 결합함으로써 상기 기판에 부착된다. 수퍼스트레이트(620)의 후면(622) 위에는 패턴화된 전기적 전도성 물질(624)이 배치된다. 상기 칩은 상기 칩 상의 패턴화된 물질(616)을 640에서 열-압축 본딩을 통해 상기 수퍼스트레이트 상의 패턴화된 물질(624)에 매칭 및 결합시킴으로써 상기 수퍼스트레이트에 부착된다. DC 바이어스는 종래의 수단을 통해 상기 칩의 전면으로 공급되거나, 상기 기판 위의 금속 패턴을 통하거나, 또는 상기 수퍼스트레이트 상의 금속 패턴을 통하거나, 또는 이들의 조합을 통해 공급될 수 있다.

Claims (33)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 집적화된 공간 전력-결합 시스템에 있어서, 상기 시스템은
    (a)공간 전력-결합 칩으로서, 상기 공간 전력-결합 칩은
    (ⅰ)다수의 능동 디바이스가 배치되는 전면, 및
    (ⅱ)패턴화된 전기적 전도성 물질이 배치되는 후면
    을 갖는 상기 공간 전력-결합 칩, 및
    (b)상기 공간 전력-결합 칩의 후면에 부착된 전면을 갖는 열전도성 유전체 기판
    을 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  6. 제 5 항에 있어서, 이때 상기 칩은 후면 상의 패턴화된 전기적 전도성 물질과 상기 전면 사이에 비아를 추가로 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  7. 제 5 항에 있어서, 이때 상기 유전체 기판의 전면은 상기 전력-결합 칩의 후면 상의 상기 패턴화된 물질에 연결되는 패턴화된 전기적 전도성 물질을 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  8. 제 7 항에 있어서, 이때 상기 전력-결합 칩의 후면 상의 상기 패턴화된 전기적 전도성 물질은 납땜 본드, 열-압축 본드, 초음파 본드 및 전기적 전도성 접착제 중 하나에 의해, 상기 기판의 전면 상의 패턴화된 전기적 전도성 물질에 연결되는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  9. 제 5 항에 있어서, 상기 시스템은
    (c)상기 공간 전력-결합 칩의 전면에 결합된 후면을 갖는 열전도성 유전체 수퍼스트레이트
    추가로 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  10. 제 9 항에 있어서, 이때 상기 유전체 수퍼스트레이트의 후면은 그 사이에 배치된 열전도성 유전체 접속부를 통해 상기 전력-결합 칩의 전면에 결합되는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  11. 제 9 항에 있어서, 이때 상기 유전체 수퍼스트레이트의 후면은 상기 전력-결합 칩의 전면에 결합되는 패턴화된 전기적 전도성 물질을 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  12. 제 11 항에 있어서, 이때 상기 칩의 전면은 패턴화된 전기적 전도성 물질을 추가로 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  13. 제 12 항에 있어서, 상기 시스템은
    상기 공간 전력-결합 칩 내부에 및 상기 칩의 전면의 패턴과 후면의 패턴 사이에 상기 칩의 전면으로 DC 전력에 대한 전기적 경로를 제공하는 비아
    를 추가로 포함하고, 이때
    상기 기판의 전면에 배치된 패턴화된 전기적 전도성 물질은 전기적 전도성 접속부를 통해 상기 전력-결합 칩의 후면에 배치된 패턴화된 전기적 전도성 물질에 결합되며, 그리고 이때
    상기 수퍼스트레이트의 후면에 배치된 패턴화된 전기적 전도성 물질은 전기적 전도성 접속부를 통해 상기 전력-결합 칩의 전면에 배치된 패턴화된 전기적 전도성 물질에 결합되는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  14. 제 5 항에 있어서, 이때 상기 다수의 능동 디바이스는 유사-광학 그리드 어레이를 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  15. 집적화된 공간 전력-결합 시스템에 있어서, 상기 시스템은
    (a)전면과 후면 및 상기 전면 상에 집적된 능동 디바이스를 갖는 공간 전력-결합 칩, 및
    (b)상기 공간 전력-결합 칩의 전면에 부착된 후면을 갖는 열전도성 유전체 수퍼스트레이트
    를 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  16. 제 15 항에 있어서, 이때 유전체 기판의 전면은 상기 전력-결합 칩의 후면 상의 패턴화된 물질에 연결되는 패턴화된 전기적 전도성 물질을 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  17. 제 16 항에 있어서, 이때 상기 전력-결합 칩의 후면 상의 상기 패턴화된 전기적 전도성 물질은 납땜 본드, 열-압축 본드, 초음파 본드 및 전기적 전도성 접착제 중 하나에 의해, 상기 기판의 전면 상의 패턴화된 전기적 전도성 물질에 연결되는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  18. 제 15 항에 있어서, 이때 유전체 수퍼스트레이트의 후면은 상기 전력-결합 칩의 전면에 연결되는 패턴화된 전기적 전도성 물질을 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  19. 제 18 항에 있어서, 이때 상기 칩의 전면은 납땜 본드, 열-압축 본드, 초음파 본드 및 전기적 전도성 접착제 중 하나에 의해, 상기 수퍼스트레이트의 후면 상의 패턴화된 전기적 전도성 물질에 연결되는 패턴화된 전기적 전도성 물질을 추가로 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  20. 제 15 항에 있어서, 상기 시스템은
    (c)상기 전력-결합 칩의 전면과 상기 수퍼스트레이트의 후면 사이에 배치된 제 1 열전도성 접속부를 추가로 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  21. 제 20 항에 있어서, 상기 시스템은
    (d)상기 칩의 후면에 부착된 전면을 갖는 열전도성 유전체 기판을 추가로 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  22. 제 21 항에 있어서, 상기 시스템은
    상기 전력-결합 칩의 후면과 상기 기판의 전면 사이에 배치된 열전도성 접속부를 추가로 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  23. 제 15 항에 있어서, 이때 상기 능동 디바이스는 유사-광학 그리드 어레이를 포함하는 것을 특징으로 하는 집적화된 공간 전력-결합 시스템.
  24. 열-발생 능동 소자가 배치된 전면 및 열전도성 기판에 연결되는 후면을 갖는 공간 전력-결합 칩으로부터 열을 인출하는 방법에 있어서, 상기 방법은
    (a)상기 칩의 후면 위에 금속 패턴을 제공하는 단계,
    (b)상기 기판의 전면 위에 금속 패턴을 제공하는 단계, 그리고
    (c)상기 칩으로부터 능동 디바이스에 의해 생성된 열을 인출하도록 상기 기판의 전면 위의 금속 패턴에 상기 칩의 후면 상의 금속 패턴을 결합하는 단계
    를 포함하는 것을 특징으로 하는 열-발생 능동 소자가 배치된 전면 및 열전도성 기판에 연결되는 후면을 갖는 공간 전력-결합 칩으로부터 열을 인출하는 방법.
  25. 다수의 열-발생 능동 디바이스가 배치된 전면을 갖는 공간 전력-결합 칩으로부터 열을 인출하는 방법에 있어서, 상기 방법은
    (a)전면 및 후면을 갖는 열전도성 유전제 수퍼스트레이트를 제공하는 단계, 그리고
    (b)상기 전력-결합 칩의 전면을 열전도성 접속부를 통해 상기 수퍼스트레이트의 후면에 부착하는 단계
    를 포함하는 것을 특징으로 하는 다수의 열-발생 능동 디바이스가 배치된 전면을 갖는 공간 전력-결합 칩으로부터 열을 인출하는 방법.
  26. 제 25 항에 있어서, 이때 상기 열전도성 유전체 수퍼스트레이트의 후면은 금속 패턴을 포함하고, 그리고 이때 상기 부착하는 단계는 상기 수퍼스트레이트의 후면에 배치된 금속 패턴을 상기 칩의 전면과 결합하는 단계를 포함하는
    것을 특징으로 하는 다수의 열-발생 능동 디바이스가 배치된 전면을 갖는 공간 전력-결합 칩으로부터 열을 인출하는 방법.
  27. 제 26 항에 있어서, 이때 상기 칩의 전면은 금속 배턴을 추가로 포함하고, 상기 수퍼스트레이트의 후면 상의 금속 패턴은 상기 칩의 전면 상의 금속 패턴에 결합되는 것을 특징으로 하는 다수의 열-발생 능동 디바이스가 배치된 전면을 갖는 공간 전력-결합 칩으로부터 열을 인출하는 방법.
  28. 전면 및 후면을 갖는 전력-결합 칩 상의 능동 소자에 DC 전력을 제공하는 방법에 있어서, 이때 상기 소자는 상기 칩의 전면에 배치되고, 상기 방법은
    (a)상기 전력-결합 칩의 후면에 금속 패턴을 제공하는 단계,
    (b)하나이상의 능동 소자를 상기 칩의 후면 상의 금속 패턴에 선택적으로 연결하는 단계, 그리고
    (c)상기 칩의 후면 상의 금속 패턴에 DC 전력을 제공하는 단계
    를 포함하는 것을 특징으로 하는 전면 및 후면을 갖는 전력-결합 칩 상의 능동 소자에 DC 전력을 제공하는 방법.
  29. 제 28 항에 있어서, 이때 상기 하나이상의 능동 소자는 상기 전력-결합 칩의 전면과 후면 사이에 배치된 비아에 의해 상기 칩의 후면 상의 금속 패턴에 선택적으로 연결되는 것을 특징으로 하는 전면 및 후면을 갖는 전력-결합 칩 상의 능동 소자에 DC 전력을 제공하는 방법.
  30. 제 28 항에 있어서, 상기 방법은
    - 금속 패턴이 배치된 전면을 갖는 열전도성 유전체 기판을 제공하는 단계,
    - 상기 유전체 기판의 전면 상의 금속 패턴을 상기 전력-결합 칩의 후면 상의 금속 패턴에 전기적으로 연결하는 단계, 그리고
    - 상기 유전체 기판의 전면 상의 금속 패턴에 DC 전력을 공급하는 단계
    를 추가로 포함하는 것을 특징으로 하는 전면 및 후면을 갖는 전력-결합 칩 상의 능동 소자에 DC 전력을 제공하는 방법.
  31. 전면 및 후면을 갖는 전력-결합 칩 상의 능동 소자에 DC 전력을 제공하는 방법에 있어서, 이때 상기 소자는 상기 칩의 전면에 배치되고, 상기 방법은
    (a)금속 패턴이 배치된 후면을 갖는 열전도성 유전체 수퍼스트레이트를 제공하는 단계,
    (b)상기 수퍼스트레이트의 후면 상의 금속 패턴을 상기 칩의 전면 상의 선택된 소자에 전기적으로 연결하는 단계, 그리고
    (c)상기 수퍼스트레이트의 후면 상의 금속 패턴에 DC 전력을 인가하는 단계
    를 포함하는 것을 특징으로 하는 전면 및 후면을 갖는 전력-결합 칩 상의 능동 소자에 DC 전력을 제공하는 방법.
  32. 전면 및 후면을 갖는 집적화된 반도체 칩에 있어서, 이때 상기 칩은 상기 칩의 후면 전체를 덮는 전도성 고체 접지면으로써는 적절히 기능할 수 없으며, 상기 칩은
    (a)상기 칩의 전면으로 집적화된 다수의 능동 디바이스, 및
    (b)상기 칩의 후면 상에 배치된 패턴화된 전기적 전도성 물질
    을 포함하는 것을 특징으로 하는 전면 및 후면을 갖는 집적화된 반도체 칩.
  33. 제 32 항에 있어서, 이때 상기 칩의 후면에 배치된 패턴화된 물질은 접지인 것을 특징으로 하는 전면 및 후면을 갖는 집적화된 반도체 칩.
KR1020057007259A 2002-10-29 2003-10-28 공간 전력 결합기에 대한 전력 매니지먼트 KR101001022B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/283,850 2002-10-29
US10/283,850 US7110165B2 (en) 2002-10-29 2002-10-29 Power management for spatial power combiners

Publications (2)

Publication Number Publication Date
KR20050074971A KR20050074971A (ko) 2005-07-19
KR101001022B1 true KR101001022B1 (ko) 2010-12-14

Family

ID=32107561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057007259A KR101001022B1 (ko) 2002-10-29 2003-10-28 공간 전력 결합기에 대한 전력 매니지먼트

Country Status (6)

Country Link
US (1) US7110165B2 (ko)
JP (1) JP4766588B2 (ko)
KR (1) KR101001022B1 (ko)
AU (1) AU2003288978A1 (ko)
CA (1) CA2503826C (ko)
WO (1) WO2004040357A2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7715088B2 (en) 2000-03-03 2010-05-11 Sipix Imaging, Inc. Electrophoretic display
US20040080370A1 (en) * 2002-10-29 2004-04-29 Martin Suzanne C. Power management for active loop, spatially-combined amplifiers
KR100543729B1 (ko) * 2004-03-24 2006-01-20 아바고테크놀로지스코리아 주식회사 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법
US20060139739A1 (en) * 2004-11-30 2006-06-29 Rockwell Scientific Licensing, Llc Quasi-optical array amplifier
US8236610B2 (en) * 2009-05-26 2012-08-07 International Business Machines Corporation Forming semiconductor chip connections
USD759745S1 (en) * 2014-06-19 2016-06-21 Lawrence Fishman Low profile preamplifier
KR101728908B1 (ko) 2015-09-21 2017-04-21 가천대학교 산학협력단 이중 신호면과 공통 접지면을 갖는 안티포달 핀라인 변환기 및 안티포달 핀라인 변환기를 이용한 공간 결합 전력 증폭기
US10003118B2 (en) 2015-12-22 2018-06-19 Qorvo Us, Inc. Spatial coupler and antenna for splitting and combining electromagnetic signals
US10454433B2 (en) 2017-06-29 2019-10-22 Qorvo Us, Inc. Amplifier assembly and spatial power combining device
US10587027B2 (en) 2017-08-22 2020-03-10 Qorvo Us, Inc. Spatial combining devices for high-frequency operation
US10720711B2 (en) 2017-08-22 2020-07-21 Qorvo Us, Inc. Antenna structures for spatial power-combining devices
US10340574B2 (en) 2017-08-22 2019-07-02 Qorvo Us, Inc. Spatial combining device and antenna
US10749276B2 (en) 2017-08-22 2020-08-18 Qorvo Us, Inc. Spatial power-combining devices and antenna assemblies
US10707819B2 (en) 2017-08-22 2020-07-07 Qorvo Us, Inc. Phase tuning for monolithic microwave integrated circuits
US10812021B2 (en) 2017-08-22 2020-10-20 Qorvo Us, Inc. Antenna waveguide transitions for solid state power amplifiers
US10651527B2 (en) 2017-08-22 2020-05-12 Qorvo Us, Inc. Spatial power-combining devices with segmented waveguides and antennas
KR101879400B1 (ko) * 2018-01-17 2018-08-17 엘아이지넥스원 주식회사 장거리 레이더의 확장 가능한 안테나 장치 및 이의 접이식 안테나 구조와 설치 방법
US10164667B1 (en) 2018-03-21 2018-12-25 Qorvo Us, Inc. Spatial power-combining devices with amplifier connectors
US10833386B2 (en) 2018-04-09 2020-11-10 Qorvo Us, Inc. Waveguide transitions for power-combining devices
US11162734B2 (en) 2018-08-06 2021-11-02 Qorvo Us, Inc. Heat exchanger assemblies for electronic devices and related methods
US11255608B2 (en) 2018-08-06 2022-02-22 Qorvo Us, Inc. Heat exchanger assemblies for electronic devices
US10855240B2 (en) 2018-11-15 2020-12-01 Qorvo Us, Inc. Structures for spatial power-combining devices
US10804588B2 (en) 2018-12-10 2020-10-13 Qorvo Us, Inc. Antenna structures for spatial power-combining devices
US11005437B2 (en) 2019-02-25 2021-05-11 Qorvo Us, Inc. Spatial power-combining devices with thin film resistors
US11387791B2 (en) 2020-03-17 2022-07-12 Qorvo Us, Inc. Spatial power-combining devices with reduced size
US11564337B2 (en) 2020-03-17 2023-01-24 Qorvo Us, Inc. Thermal structures for heat transfer devices and spatial power-combining devices
US11621469B2 (en) 2021-02-01 2023-04-04 Qorvo Us, Inc. Power-combining devices with increased output power
US11955687B2 (en) 2022-01-10 2024-04-09 Qorvo Us, Inc. Structural arrangements for spatial power-combining devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04114463A (ja) * 1990-09-05 1992-04-15 Toshiba Corp モノリシックマイクロ波集積回路
US5214394A (en) * 1991-04-15 1993-05-25 Rockwell International Corporation High efficiency bi-directional spatial power combiner amplifier
US5317173A (en) * 1993-05-13 1994-05-31 Rockwell International Corporation HBT differential pair chip for quasi-optic amplifiers
JP2565283B2 (ja) * 1993-05-17 1996-12-18 日本電気株式会社 モノリシックマイクロ波集積回路
US5392152A (en) * 1993-10-13 1995-02-21 Rockwell International Corporation Quasi-optic amplifier with slot and patch antennas
JPH09321175A (ja) * 1996-05-30 1997-12-12 Oki Electric Ind Co Ltd マイクロ波回路及びチップ
JP2758888B2 (ja) * 1996-06-27 1998-05-28 山形日本電気株式会社 半導体装置
JP2991168B2 (ja) * 1997-09-24 1999-12-20 日本電気株式会社 半導体装置およびその製造方法
JP2000031374A (ja) * 1998-07-13 2000-01-28 Sony Corp 集積回路装置
DE60123955T2 (de) * 2000-06-13 2007-06-14 California Institute Of Technology, Pasadena Wellenleiterübergang zur modenwandlung für eine quasi-optische matrix
US6628242B1 (en) * 2000-08-23 2003-09-30 Innovative Technology Licensing, Llc High impedence structures for multifrequency antennas and waveguides
JP3745213B2 (ja) * 2000-09-27 2006-02-15 株式会社東芝 半導体装置及びその製造方法
JP3458120B2 (ja) * 2001-03-30 2003-10-20 富士通カンタムデバイス株式会社 高周波半導体装置
IL158823A0 (en) * 2001-06-05 2004-05-12 California Inst Of Techn Electronically tunable and modulatable quasi-optic grid oscillator
US20040080370A1 (en) * 2002-10-29 2004-04-29 Martin Suzanne C. Power management for active loop, spatially-combined amplifiers

Also Published As

Publication number Publication date
JP2006505129A (ja) 2006-02-09
WO2004040357A3 (en) 2005-04-14
AU2003288978A8 (en) 2004-05-25
KR20050074971A (ko) 2005-07-19
US20040080810A1 (en) 2004-04-29
CA2503826A1 (en) 2004-05-13
US7110165B2 (en) 2006-09-19
CA2503826C (en) 2012-06-19
AU2003288978A1 (en) 2004-05-25
WO2004040357A2 (en) 2004-05-13
JP4766588B2 (ja) 2011-09-07

Similar Documents

Publication Publication Date Title
KR101001022B1 (ko) 공간 전력 결합기에 대한 전력 매니지먼트
US8107894B2 (en) Modular solid-state millimeter wave (MMW) RF power source
JP3273806B2 (ja) ミリメートル波長信号のための電力結合器
US6175287B1 (en) Direct backside interconnect for multiple chip assemblies
US5202752A (en) Monolithic integrated circuit device
JP7414950B2 (ja) エッジ接点接続を採用するアンテナ要素及びｉｃチップを有する集積構造
JPH04258003A (ja) Ｅｈｆアレイアンテナ背面板
JPH0645850A (ja) 固体マイクロ波パワー増幅器モジュール
EP0938139A2 (en) Microwave and millimeter wave device
US11462837B2 (en) Array antenna
US20150280650A1 (en) Modular spatially combined ehf power amplifier
US5663683A (en) Mist cooled distributed amplifier utilizing a connectorless module
JPH10294401A (ja) パッケージ及び半導体装置
JPH0421203A (ja) モノリシックマイクロ波ミリ波アレイアンテナモジュール
US6876272B2 (en) Reflection-mode, quasi-optical grid array wave-guiding system
KR101148888B1 (ko) 배면 다층 신호 라우팅을 가지는 모놀리식 마이크로파 집적회로
US3611146A (en) Integrated microwave radiator and generator
US20040080370A1 (en) Power management for active loop, spatially-combined amplifiers
JP4115681B2 (ja) アクティブフェーズドアレーアンテナ、２次元平面アクティブフェーズドアレーアンテナ、送信装置および受信装置
JP2856192B2 (ja) 半導体装置
JP3869131B2 (ja) Ｎｒｄガイドガン発振器
JP2003168918A (ja) アクティブスロットアンテナ及びアクティブスロットアレーアンテナ及びそれを用いた送信装置と受信装置
Johnson et al. A lightweight active antenna array using miniature beryllia amplifiers
Kolias et al. Device and packaging considerations for MMIC-based millimeter-wave quasi-optical amplifier arrays
JP2001223524A (ja) アンテナ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 9