JPH04114463A - モノリシックマイクロ波集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、例えば電力増幅器を構成してなるモノリシ
ックマイクロ波集積回路に関する。

（従来の技術） 一般に、モノリシックマイクロ波集積回路においては、
電力増幅器を構成する場合、Ｇａ　Ａｓ等の半絶縁性半
導体基板の一方面上に増幅素子である電界効果トランジ
スタ（ＦＥＴ）及び入力及び出力インピーダンス整合回
路を形成し、そのＦＥＴのインピーダンス整合が入力及
び出力インピーダンス整合回路を介して所定の状態に設
定される。そして、このようなモノリシックマイクロ波
集積回路は、その半絶縁性半導体基板の他方面がヒート
シンクに半田付は等により接続され、ＦＥＴの動作層で
発生する熱の放熱が行われる。

ところで、このようなモノリシックマイクロ波集積回路
にあっては、そのＦＥＴの動作層により発生する熱によ
る温度上昇の点から半絶縁性半導体基板の板厚が薄いこ
とが要求される。一方、この半絶縁性半導体基板は入出
力インピーダンス整合回路のマイクロストリップ伝送路
や、インダクタンス素子等の取扱い上、その板厚が厚い
方が有利である。そこで、半絶縁性半導体基板としては
、約１００μｍ程度の厚さ寸法のものが用いられている
。

しかしながら、上記モノリシックマイクロ波集積回路で
は、その半絶縁性基板の板厚に制約を受けるために、Ｆ
ＥＴと入出力整合回路の電気的特性を最適に設定するの
が非常に難しく、その回路設計の自由度が制約を受ける
という問題を有していた。また、これによると、ＦＥＴ
の動作層により発生した熱による温度上昇を効果的に防
止するのが困難なために、回路自体としての電気的特性
の劣化や、信頼性の点に満足の行くものでなかった。

（発明が解決しようとする課題） 以上述べたように、従来のモノリシックマイクロ波集積
回路では、回路設計の自由度に制約を受けると共に、熱
制御の点から電気的特性の劣化や、信頼性の点で満足の
行くものでなかった。

この発明は上記の事情に鑑みてなされたもので、簡易な
構成で、高精度な熱制御を実現し得るようにして、かつ
回路設計の自由度の向上を図ったモノリシックマイクロ
波集積回路を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、半絶縁性半導体基板に電界効果トランジス
タ及びインピーダンス整合回路を形成してなるモノリシ
ックマイクロ波集積回路において、前記半絶縁性半導体
基板の一方面に前記電界効果トランジスタを形成し、該
半絶縁性半導体基板の他方面に前記インピーダンス整合
回路を形成し、前記電界効果トランジスタと前記インピ
ーダンス整合回路を前記半絶縁性半導体基板に形成した
貫通孔を介して電気的に接続するように構成したもので
ある。

（作　用） 上記構成によれば、半絶縁性半導体基板は、その電界効
果トランジスタをヒートシンク等の放熱部材に接触させ
て配設することが可能となることにより、電界効果トラ
ンジスタの動作層により発生した熱が直接的に放熱部材
に熱輸送される。

従って、半絶縁性半導体基板の板厚を薄くすることなく
、効果的な熱制御が実現され、回路設計に対応した板厚
の設定が可能となる。

（実施例） 以下、この発明の実施例について、図面を参照して詳細
に説明する。

第１図はこの発明の一実施例に係るモノシリ・ツクマイ
クロ波集積回路を示すもので、第１図（ａ）は半絶縁性
半導体基板１０の一方面を示し、同図（ｂ）は半絶縁性
半導体基板１０の他方面を示す。

すなわち、半絶縁性半導体基板１０の一方面には電界効
果トランジスタ（ＦＥＴ）１１が形成され、その他方面
には入力及び出力インピーダンス整合回路１２．１３が
ＦＥＴＩＩのゲート電極１１ａ及びドレイ電極１１ｂに
対応して形成される。そして、この半絶縁性半導体基板
１０には貫通穴１４．１５がゲート電極１１ａと入力イ
ンピーダンス整合回路間１２及びドレイン電極１１ｂと
出力インピーダンス整合回路１３間に形成され、こ（”
　貫ａ穴１４　、　１５を介して相互間が電気的に接続
される（第２図参照）。

また、ＦＥＴ１１のゲート電極１１ａ及びドレイン電極
１１ｂ上には第２図に示すように、Ｓｔ　０２、Ｓｉ　
Ｎ等の保護膜１６が形成される。

さらに、半絶縁性半導体基板１０の他方面には入力イン
ピーダンス整合回路１２に対応して入力端子１７、ゲー
トバイアス端子１８、ゲートバイアス用ＲＦバイパスキ
ャパシタ１９が設けられ、その出力インピーダンス整合
回路１３に対応して出力端子２０、ドレインバイアス端
子２１、ドレインバイアス用ＲＦバイパスキャパシタ２
２が設けられる。また、半絶縁性半導体基板１０の他方
面には不要な電気的結合防止用の接地電極２３がＦＥＴ
ＩＩのソース電極１１Ｃに対応して形成され、この接地
電極２３とソース電極１１Ｃは貫通孔２４を介して電気
的に接続される。

上記のように構成された半絶縁性半導体基板１０は、そ
の一方面に形成したソース電極１１Ｃ及び接地電極１１
ｄがヒートシンク等の図示しない放熱部材に直接的に接
続させた状態で半田付け等により取付けられる。これに
より、半絶縁性半導体基板１０は、ＦＥＴＩＩの駆動に
伴って、その動作層１１ｅで発生した熱量がソース電極
１１ｃ及び接地電極１１ｄを介して上記放熱部材（図示
せず）に熱伝導されて放熱され、その熱制御が行われる
。

このように、上記モノシリツクマイクロ波集積回路は半
絶縁性半導体基板１０の一方面にＦＥＴ１１を形成し、
該半絶縁性半導体基板１０の他方面に入力及び出力イン
ピーダンス整合回路１２゜１３を形成し、ＦＥＴＩＩと
入力及び出力インピーダンス整合回路１２．１３を半絶
縁性半導体基板１０に形成した貫通孔１４．１５を介し
て電気的に接続するように構成した。これによれば、Ｆ
ＥＴ１１のソース電極１１ｃ及び接地電極１１ｄを放熱
部材（図示せず）に接触させて配設することが可能とな
ることにより、ＦＥＴＩＩの動作層１１ｅにより発生し
た熱が直接的に放熱部材（図示せず）に熱輸送されて放
熱されることにより、効果的な熱制御が実現される。従
って、半絶縁性半導体基板１０の板厚を熱制御に適する
ように薄く形成することなく、効果的な熱制御が実現さ
れることにより、その回路設計に対応した板厚の設定が
可能となり、可及的に回路設計の自由度の向上が図れる
。

なお、上記実施例では、入力及び出力インピーダンス整
合回路１２．１３の形成される半絶縁性半導体基板１０
の他方面にＲＦバイアスキャパシタ１９．２２を配置す
るように構成したが、これに限ることなく、ＦＥＴＩＩ
の形成される一方面にこれらＲＦバイアスキャパシタ１
９．２２を配置するように構成することも可能である。

また、上記実施例では、ＦＥＴＩ　１のソース電極１１
Ｃに対応して接地電極２３を形成した場合で説明したが
、これに限ることなく、例えばＦＥＴＩ　１と入力及び
出力インビーターンス整合回路１２．１３との不用な電
気的結合を防止する必要がない場合には、この接地電極
２３を設けないで構成することも可能である。

よって、この発明は上記実施例に限ることなく、その他
、この発明の要旨を逸脱しない範囲で種々の変形を実施
し得ることは勿論のことである。

［発明の効果］ 以上詳述したように、この発明によれば、簡易な構成で
、高精度な熱制御を実現し得るようにして、回路設計の
自由度の向上を図ったモノリシックマイクロ波集積回路
を提供することができる。

【図面の簡単な説明】 第１図はこの発明の一実施例に係るモノリシックマイク
ロ波集積回路を示す図、第２図は第１図の一部を断面し
て示す図である。 １０・・・半絶縁性半導体基板、１１・・・ＦＥＴ。 １１ａ・・・ゲート電極、１１ｂ・・・ドレイン電極、
１１Ｃ・・・ソース電極、ｌｉｄ・・・接地電極、１１
ｅ・・・動作層、１２．１３・・・入力及び出力インピ
ーダンス整合回路、１４，１５．２４・・・貫通孔、１
６・・・保護膜、１７．２０・・・入力及び出力端子、
１８・・・ゲートバイアス端子、１９．２２・・・ＲＦ
バイアスキャパシタ、２１・・・ドレインバイアス端子
、２４・・・接地電極。 第１図 ＩＩ２図

Claims (1)

1. 【特許請求の範囲】 半絶縁性半導体基板に電界効果トランジスタ及びインピ
   ーダンス整合回路を形成してなるモノリシックマイクロ
   波集積回路において、 前記半絶縁性半導体基板の一方面に前記電界効果トラン
   ジスタを形成し、該半絶縁性半導体基板の他方面に前記
   インピーダンス整合回路を形成し、前記電界効果トラン
   ジスタと前記インピーダンス整合回路を前記半絶縁性半
   導体基板に形成した貫通孔を介して電気的に接続したこ
   とを特徴とするモノリシックマイクロ波集積回路。