JP2937948B2 - 高周波モジュールおよび高周波モジュールの製造方法 - Google Patents

高周波モジュールおよび高周波モジュールの製造方法

Info

Publication number
JP2937948B2
JP2937948B2 JP9153934A JP15393497A JP2937948B2 JP 2937948 B2 JP2937948 B2 JP 2937948B2 JP 9153934 A JP9153934 A JP 9153934A JP 15393497 A JP15393497 A JP 15393497A JP 2937948 B2 JP2937948 B2 JP 2937948B2
Authority
JP
Japan
Prior art keywords
metal film
frequency module
main surface
thickness
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9153934A
Other languages
English (en)
Other versions
JPH1070159A (ja
Inventor
修 石川
昌宏 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9153934A priority Critical patent/JP2937948B2/ja
Publication of JPH1070159A publication Critical patent/JPH1070159A/ja
Application granted granted Critical
Publication of JP2937948B2 publication Critical patent/JP2937948B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、数１００ＭＨｚ以
上の周波数において動作する高周波モジュールと、その
製造方法とに関する。より詳細には、本発明は、プリン
ト回路基板上に実装された能動素子（例えば、送信用パ
ワートランジスタなど）を備えている高周波モジュール
と、その製造方法とに関する。
【０００２】
【従来の技術】典型的な「高周波モジュール」は、小さ
い大きさのプリント回路基板上に、主にチップ部品を高
密度に実装することによって、コンパクトな高周波回路
を実現する。具体的には、高周波モジュールは、マイク
ロストリップ線路などの伝送線路が形成されたプリント
回路基板上に実装された、送信用パワートランジスタな
どの能動素子と、抵抗器、キャパシタ、インダクタなど
の受動素子の小型チップ部品とを備えている。高周波モ
ジュールは、数１００ＭＨｚ以上の周波数において動作
し、典型的には、トランシーバや携帯電話などの移動体
通信機器の送信部に用いられる。
【０００３】送信部に用いられる高周波モジュールは、
通常、電界効果トランジスタ（以下、「ＦＥＴ」とす
る）の２段または３段構成の高周波電力増幅回路を実現
する。高周波モジュールは、高周波信号を入出力する端
子における、外部回路からみたインピーダンスを５０Ω
に調整し、かつ直流バイアス回路をその中に内蔵する。
【０００４】従来技術による高周波モジュール用の金属
ベース基板は、例えば、特開平３−２７２１８９号公報
に記載されている。この公報に記載の金属ベース基板
は、絶縁フィルムと、その両面に接着された金属板およ
び導電性金属箔とを備えている。
【０００５】また従来技術による高周波モジュールは、
例えば、特開平５−９５２３６号公報に記載されてい
る。図１３は、この公報に記載の高周波モジュールの概
略断面図である。図１３の高周波モジュールは、放熱板
１３００上にハンダ付けによって実装された回路基板１
３１０および半導体素子１３２０を備えている。回路基
板１３１０は、積層された金属膜１３１２、樹脂基板１
３１４および金属膜１３１６を有する。ハンダ層１３３
０は、回路基板１３１０を放熱板１３００に、半導体素
子１３２０を放熱板１３００にそれぞれ接続する。
【０００６】半導体素子１３２０は、ＦＥＴチップ１３
２２、パッケージ金属ベース１３２３、セラミック枠１
３２４、電極１３２５、ソースワイヤ１３２６、ゲート
ワイヤ１３２７、ドレインワイヤ１３２８、およびリー
ド端子１３２９を有する。
【０００７】ＦＥＴチップ１３２２から発生する熱は、
パッケージ金属ベース１３２３およびハンダ層１３３０
を通って、放熱板１３００に伝えられる。
【０００８】
【発明が解決しようとする課題】図１３に示す高周波モ
ジュールを製造するためには、回路基板１３１０を放熱
板１３００に、半導体素子１３２０を放熱板１３００に
それぞれ、個々のモジュールごとにハンダ付けしなけれ
ばならない。したがって製造時の工数が増すという課題
がある。また個々のモジュールの回路基板１３１０に
は、リード端子１３２９が接続されなければならない。
【０００９】さらに、図１３の高周波モジュールの検査
は、放熱板１３００の実装の後におこなう必要がある。
これは、動作状態におけるＦＥＴチップ１３２２の特性
は、実際に高周波モジュールが使用されるときと同じ条
件、つまり放熱板１３００が実装されている条件のもと
でおこなうことが必要だからである。ところが、高周波
モジュールに放熱板１３００を実装するためには、複数
の高周波モジュールに対応する大きい面積の回路基板１
３１０から、個々の高周波モジュールに対応する小さい
面積の回路基板に切り出す必要がある。結局、従来技術
による高周波モジュールの検査は、個々の高周波モジュ
ールごとに回路基板１３１０を切り出す前にはおこなう
ことができず、個々の高周波モジュールが完成してから
初めておこなうことができる。その結果、従来技術によ
れば、同一の回路基板１３１０上の多数個の高周波モジ
ュールをまとめて検査することができない。
【００１０】上述のように従来技術による高周波モジュ
ールは、その部品点数および工数を減らすことができな
いために、モジュールの大きさおよび価格の低減と、製
造工程の自動化とを実現できない。
【００１１】本発明は、上記課題を解決するためになさ
れたものであり、その目的は、部品点数、大きさおよび
製造工数が低減され、機械を用いた自動検査に適した高
周波モジュールおよびその製造方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明による高周波モジ
ュールは、第１主面上に形成された第１金属膜と該第１
主面に対向する第２主面上に形成された第２金属膜とを
有する絶縁基板と、該第１金属膜および該絶縁基板を貫
通する開口部と、該開口部内に形成され、該第２金属膜
と熱的かつ電気的に結合された半導体素子とを有し、該
第２金属膜の厚さが該第１金属膜の厚さよりも大きく、
該第２金属膜は、該第２金属膜に対して該絶縁基板と反
対側に形成される第３主面を有し、該第３主面は、少な
くとも該半導体素子に対向する部分が露出しており、そ
のことにより、上記目的が達成される。
【００１３】本発明による他の高周波モジュールは、第
１主面上に形成された第１金属膜と該第１主面に対向す
る第２主面上に形成された第２金属膜とを有する絶縁基
板と、半導体素子と、該第１金属膜を該第２金属膜と熱
的かつ電気的に結合するバイヤホールとを有し、前記半
導体素子は、該バイヤホールによって該第２金属膜と熱
的かつ電気的に結合されており、そのことにより上記目
的が達成される。
【００１４】
【００１５】ある実施形態では、前記第１金属膜の厚さ
は、約１０μｍ以上、約１００μｍ未満であり、前記第
２金属膜の厚さは、約１００μｍ以上、約１０００μｍ
以下である。
【００１６】ある実施形態では、前記第１金属膜の厚さ
は、約３０μｍ以上、約５０μｍ以下であり、前記第２
金属膜の厚さは、約２００μｍ以上、約３００μｍ以下
である。
【００１７】ある実施形態では、前記第１金属膜または
前記第２金属膜は、前記絶縁基板側から順に銅／ニッケ
ル／金を有する積層構造、または銅／チタン／金を有す
る積層構造を備えている。
【００１８】ある実施形態では、前記半導体素子は、パ
ッケージに封止されている。
【００１９】ある実施形態では、前記半導体素子は、ベ
アチップである。
【００２０】ある実施形態では、前記半導体素子は、金
属ブロック上に実装されている。
【００２１】ある実施形態では、前記半導体素子は、前
記第２金属膜と、熱抵抗約３℃／Ｗ以下で熱的に結合さ
れ、かつ電気抵抗約１Ω以下で電気的に結合されてい
る。
【００２２】ある実施形態では、前記第２金属膜は、パ
ターニングされている。
【００２３】ある実施形態では、パターニングされてい
る前記第２金属膜の少なくとも一部が、バイヤホールに
よって前記第１金属膜に電気的に結合されている。
【００２４】
【００２５】本発明による高周波モジュールの製造方法
は、第１主面上に形成された第１金属膜と該第１主面に
対向する第２主面上に形成された第２金属膜とを有する
絶縁基板に、該第１金属膜および該絶縁基板を貫通する
複数の開口部を形成し、該開口部内に、該開口部内の該
第２金属膜と熱的かつ電気的に結合する半導体素子を形
成した後、複数の該半導体素子の個々の特性の検査また
は調整を行い、その後、所定の位置で該絶縁基板を分割
し、そのことにより上記目的が達成される。
【００２６】本発明による高周波モジュールの製造方法
は、第１主面上に形成された第１金属膜と該第１主面に
対向する第２主面上に形成された第２金属膜とを有する
絶縁基板に、該第１金属膜および該絶縁基板を貫通する
複数の開口部を形成し、該開口部内に、該開口部内の該
第２金属膜と熱的かつ電気的に結合する半導体素子を形
成した後、該絶縁基板上にシールド部材を実装し、その
後、所定の位置で該絶縁基板を分割し、そのことにより
上記目的が達成される。
【００２７】ある実施形態では、前記半導体素子を該開
口部内の該第２金属膜と熱的かつ電気的に結合するステ
ップは、該半導体素子を該第２金属膜上にハンダによっ
て実装するステップを含む。
【００２８】ある実施形態では、前記開口部を設けるス
テップは、前記第１金属膜および前記絶縁基板に穴を開
けるステップと、該第１金属膜、該絶縁基板および前記
第２金属膜のいずれかの上に、該開けられた穴のエッジ
部からの距離に応じて選択的に接着剤を塗布するステッ
プと、該第１金属膜、該絶縁基板および該第２金属膜を
張り合わせるステップと、を含む。
【００２９】ある実施形態では、前記開口部を設けるス
テップは、該第１金属膜、該絶縁基板および該第２金属
膜を張り合わせるステップと、該張り合わせるステップ
の後に、該第１金属膜および該絶縁基板に穴を開けるス
テップと、を含む。
【００３０】本発明による高周波モジュールの製造方法
は、第１主面上に第１金属膜を、該第１主面に対向する
第２主面上に、該第１金属膜の厚さよりも大きい厚さを
もつ第２金属膜を有する絶縁基板に、該第１金属膜を該
第２金属膜と熱的かつ電気的に結合するバイヤホールを
設けるステップと、半導体素子を該第１金属膜と熱的か
つ電気的に結合するステップと、を包含し、そのことに
より上記目的が達成される。
【００３１】ある実施形態では、複数の前記絶縁基板が
連結された一体化基板の状態で、前記半導体素子を前記
第１金属膜と熱的かつ電気的に結合するステップの後に
おいて、該複数の絶縁基板が連結された一体化基板の状
態で、該複数の絶縁基板上に形成された複数の高周波モ
ジュールの個々の特性の検査または調整をおこなうステ
ップと、該検査または調整をおこなうステップの後にお
いて、該一体化基板を複数の該絶縁基板に分割するステ
ップと、をさらに包含する。
【００３２】ある実施形態では、複数の前記絶縁基板が
連結された一体化基板の状態で、前記半導体素子を前記
第１金属膜と熱的かつ電気的に結合するステップの後に
おいて、該複数の絶縁基板が連結された一体化基板の状
態で、該複数の絶縁基板上にシールド部材を実装するス
テップと、該シールド部材を実装するステップの後にお
いて、該一体化基板を複数の該絶縁基板に分割するステ
ップと、をさらに包含する。
【００３３】ある実施形態では、前記半導体素子を前記
第１金属膜と熱的かつ電気的に結合するステップは、該
半導体素子を該第１金属膜上にハンダによって実装する
ステップを含む。
【００３４】
【発明の実施の形態】図面を参照しながら、本発明の実
施の形態を説明する。図面において、同じ参照符号は、
同じ構成要素を示す。
【００３５】本発明の高周波モジュールは、典型的に
は、数１００ＭＨｚ以上の周波数において用いられる
が、好ましくは８００ＭＨｚ帯の周波数において用いら
れる。
【００３６】以下で説明する高周波モジュールは、２つ
のＦＥＴを用いた２段構成の高周波増幅回路を実現す
る。しかし、本発明を適用可能な回路や回路構成は、こ
れには限られない。ただし後述するように、本発明によ
る高周波モジュールは、発熱する素子を含む回路を実現
する場合においてより顕著な効果を奏する。
【００３７】（発明の概要）以下に本発明の原理を簡単
に説明する。本発明の高周波モジュールは、プリント回
路基板と、その上に実装された素子とを備える。このプ
リント回路基板は、部品間の接続のための回路パターン
が設けられ、部品が実装される「主面金属膜」と、グラ
ウンド電位が与えられるグラウンドパターンが大部分を
占める「裏面金属膜」とを有する。主面金属膜および裏
面金属膜は、典型的には銅を主成分とする金属膜（いわ
ゆる銅箔）であり、絶縁基板の両面上に張り合わされ
る。本発明によれば、裏面金属膜の厚さは、主面金属膜
の厚さよりも大きい。パターン面に実装された部品のう
ち、熱を発生する部品は、大きい厚さをもつ裏面金属膜
と熱的かつ電気的に結合される。これによりプリント回
路基板の裏面金属膜が部品から発生する熱を吸収する。
【００３８】熱を発生する部品と、裏面金属膜との間の
熱的かつ電気的な結合は、例えば、以下のように実現さ
れる。すなわち、 （ｉ）主面金属膜および絶縁基板を貫通する開口部を設
け、その開口部に露出する裏面金属膜上に部品をハンダ
付けなどで実装する。発熱部品は、ハンダ層を通して裏
面金属膜と熱的かつ電気的に結合される。
【００３９】（ｉｉ）部品を主面金属膜上にハンダ付け
などで実装し、部品が実装された主面金属膜を裏面金属
膜にバイヤホールなどで接続する。発熱部品は、ハンダ
層、主面金属膜およびバイヤホールを通して裏面金属膜
と熱的かつ電気的に結合される。
【００４０】上記（ｉ）および（ｉｉ）のいずれの場合
も、放熱板を高周波モジュールに設ける必要がなくなる
ので、モジュールの小型化および製造工程の削減などの
効果を得られる。
【００４１】（実施の形態１）図１Ａは、本発明の高周
波モジュールの、主面から見た拡大平面図であり、図１
Ｂは、本発明の高周波モジュールの拡大断面図である。
【００４２】本発明の高周波モジュールは、プリント回
路基板１を備えている。プリント回路基板１は、絶縁基
板３０と、絶縁基板３０の主面上に設けられた金属膜１
０と、主面と対向する裏面上に設けられた金属膜２０と
を備えている。金属膜２０の厚さは、金属膜１０の厚さ
よりも大きい。金属膜１０および２０は、典型的には銅
でできているが、十分に低い電気抵抗をもつ金属であれ
ばよい。絶縁基板３０は、典型的にはガラスエポキシ樹
脂でできているが、これには限られない。例えば、テフ
ロン、紙エポキシ樹脂、などの樹脂でもよい。
【００４３】プリント回路基板１は、金属膜１０および
絶縁基板３０を貫通する開口部５０を有する。開口部５
０内においては、図１Ａに示すように、金属膜２０が露
出しており、この露出した部分に半導体チップ４０が実
装される。
【００４４】半導体チップ４０は、パッケージ内に封止
されていない、ベアチップの状態で実装される。このベ
アチップ実装により、高周波モジュールの厚さを小さく
することができる。半導体チップ４０は、開口部５０内
の金属膜２０上に、ハンダ付けによってダイボンディン
グされる。したがって半導体チップ４０は、ハンダ層４
２によって金属膜２０と熱的かつ電気的に結合される。
これにより半導体チップ４０の所定の端子に例えば、グ
ラウンド電位を与えることができ、かつ半導体チップ４
０が発生する熱を金属膜２０に逃がすことができる。半
導体チップ４０は、好ましくは、金属膜２０と、熱抵抗
約３℃／Ｗ以下で熱的に結合され、かつ電気抵抗約１Ω
以下で電気的に結合される。
【００４５】金属膜１０の厚さは、高周波モジュールで
使用する周波数が数１００ＭＨｚ以上であることから、
表皮効果によるインダクタンスの増加をふせぐために
は、好ましくは約１０μｍ以上であり、かつ高周波回路
用の微細なパターンをつくるためには、好ましくは約１
００μｍ未満である。金属膜１０の厚さは、より好まし
くは、約３０μｍ以上、約５０μｍ以下である。
【００４６】金属膜２０の厚さは、十分な放熱効果を得
るためには、好ましくは約１００μｍ以上であり、かつ
外部接続端子を設けるパターニングを金属膜２０上に施
すためには、好ましくは約１０００μｍ以下である。金
属膜２０の厚さは、より好ましくは、約２００μｍ以
上、約３００μｍ以下である。
【００４７】半導体チップ４０のドレイン、ゲートおよ
びソースは、それぞれドレインワイヤ４４、ゲートワイ
ヤ４５およびソースワイヤ４６によって、所定の回路パ
ターンなどとワイヤーボンディングされる。ワイヤーボ
ンディングは、通常のワイヤボンダによっておこなわれ
る。
【００４８】図１Ａおよび図１Ｂに示す本発明の高周波
モジュールは、半導体チップ４０から発生する熱を十分
に逃がすだけの厚さをもつ金属膜２０をプリント回路基
板１の裏面に備えている。その結果、放熱板を用いる必
要がないので、部品点数および大きさの低減が可能とな
る。
【００４９】なお、図１Ａおよび図１Ｂのベアチップ状
態の半導体チップ４０を覆うように、開口部５０に樹脂
を充填してもよい。
【００５０】図２Ａは、本発明の高周波モジュールの、
主面から見た拡大平面図であり、図２Ｂは、本発明の高
周波モジュールの拡大断面図である。図２Ａおよび図２
Ｂの高周波モジュールは、金属膜１０上に、積層された
金属膜１１および１２を、金属膜２０上に、積層された
金属膜２１および２２と、積層された金属膜２３および
２４とを備えている点で図１Ａおよび図１Ｂの高周波モ
ジュールと異なる。
【００５１】金属膜１１、２１および２３は、ニッケル
またはチタンであり、金属膜１２、２２および２４は、
金である。金属膜１０および２０上に積層された金属膜
を形成することによって、ドレインワイヤ４４、ゲート
ワイヤ４５およびソースワイヤ４６を用いたボンディン
グが容易におこなえる。
【００５２】図３Ａは、本発明の高周波モジュールの、
主面から見た拡大平面図であり、図３Ｂは、本発明の高
周波モジュールの拡大断面図である。図３Ａおよび図３
Ｂの高周波モジュールの半導体チップ４０は、ハンダ付
けによって金属ブロック４１にダイボンディングされ、
さらに金属ブロック４１がハンダ付けによって金属膜２
０にダイボンディングされる点で図１Ａおよび図１Ｂの
高周波モジュールと異なる。図１Ａおよび図１Ｂの場合
と同様に、半導体チップ４０は、好ましくは、金属膜２
０と、熱抵抗約３℃／Ｗ以下で熱的に結合され、かつ電
気抵抗約１Ω以下で電気的に結合される。
【００５３】図３Ａおよび図３Ｂにおいては、金属ブロ
ック４１上に単一の半導体チップ４０を実装している
が、複数の半導体チップ４０を実装してもよい。この場
合、まず金属ブロック４１上に複数の半導体チップ４０
を実装してから、この金属ブロック４１を金属膜２０上
に実装する。これにより実装効率を向上することができ
る。
【００５４】図４Ａ〜図４Ｃは、図１Ａおよび図１Ｂに
示すプリント回路基板１を製造する方法を示す工程図で
ある。
【００５５】図４Ａのステップにおいて、金属膜１０お
よび絶縁基板３０を接着剤によって貼り合わせる。
【００５６】図４Ｂのステップにおいて、貼り合わされ
た金属膜１０および絶縁基板３０をパンチングすること
によって、開口部５０を形成する。
【００５７】図４Ｃのステップにおいて、金属膜２０お
よび開口部５０が形成された絶縁基板３０を接着剤によ
って貼り合わせ、かつ金属膜１０および２０を電気的に
結合するためのバイヤホール３２（後述する）を形成す
る。
【００５８】図４Ｄは、図４Ｃのステップにおいて、絶
縁基板３０上に接着剤が塗布される範囲を示す図であ
り、絶縁基板３０を金属膜２０の側から見た図である。
図４Ｃの貼り合わせのための接着剤は、図４Ｄのハッチ
ングされた部分に塗布することが好ましい。すなわち、
開口部５０のエッジ部５２の距離ｄに応じて選択的に接
着剤を塗布することが好ましい。具体的には、エッジ部
５２からの距離ｄが所定の値より小さい範囲には接着剤
を塗布しないことが好ましい。距離ｄは、約２ｍｍ以
上、約３ｍｍ以下であることが好ましい。
【００５９】図５Ａ〜図５Ｃは、図１Ａおよび図１Ｂに
示すプリント回路基板１を製造する別の方法を示す工程
図である。
【００６０】図５Ａのステップにおいて、金属膜１０お
よび絶縁基板３０を接着剤によって貼り合わせる。
【００６１】図５Ｂのステップにおいて、金属膜２０お
よび絶縁基板３０を接着剤によって貼り合わせる。
【００６２】図５Ｃのステップにおいて、貼り合わされ
た金属膜１０および絶縁基板３０を、金属膜２０が露出
する深さまで切削することによって、開口部５０を形成
し、かつ金属膜１０および２０を電気的に結合するため
のバイヤホール３２を形成する。
【００６３】図６Ａは、本発明の高周波モジュールの、
主面から見た平面図であり、図６Ｂは、本発明の高周波
モジュールの、裏面から見た平面図であり、図６Ｃは、
図６Ａの線ＶＩＣ−ＶＩＣについての断面図であり、図
６Ｄは、図６Ａの線ＶＩＤ−ＶＩＤについての断面図で
ある。
【００６４】図６Ａに示すように、プリント回路基板１
の主面上には、高周波回路を形成するようにエッチング
によってパターニングされた金属膜１０が設けられてい
る。金属膜１０の厚さは、例えば、約４０μｍである。
【００６５】金属膜１０には、抵抗器およびキャパシタ
などのチップ部品４８がハンダ付けによって実装され
る。
【００６６】開口部５０内に露出した金属膜２０上に
は、半導体チップ４０がハンダ付けにダイボンディング
される。半導体チップ４０の端子は、ワイヤボンディン
グによって主面上のパターンである金属膜１０に電気的
に接続される。半導体チップ４０は、例えば、２段構成
の増幅器における前段および後段のＦＥＴであるが、回
路構成、素子の種類、素子の個数は、これには限られな
い。ただし、半導体チップ４０が熱を発生する場合に、
本発明は特に効果を奏する。
【００６７】高周波回路のノードの一部、すなわち、金
属膜１０のパターンの一部は、金属で埋められたバイヤ
ホール３４によって金属膜２０に電気的に接続されるこ
とによって、グラウンド電位を与えられる。
【００６８】プリント回路基板１の裏面上には、主にグ
ラウンドパターンを形成する金属膜２０が設けられてい
る。金属膜２０の一部は、エッチングによってグラウン
ドパターンと電気的に絶縁されることによって、外部回
路との接続に用いられるパターンＭｉｎ、Ｍ１およびＭ
ｏｕｔを形成する。外部接続用パターンＭｉｎ、Ｍ１お
よびＭｏｕｔは、例えば、移動体通信機器のマザー回路
基板との接続のために用いられる。外部接続用パターン
Ｍｉｎ、Ｍ１およびＭｏｕｔを主面上の金属膜１０のパ
ターンと接続するためには、バイヤホール３２が用いら
れる。
【００６９】図６Ｂに示す外部接続用パターンＭｉｎ
は、高周波信号を受け取り、外部接続用パターンＭｏｕ
ｔは、高周波モジュールによって増幅された高周波信号
を出力する。外部接続用パターンＭ１は、例えば、半導
体チップ４０がＦＥＴである場合、ゲートおよびドレイ
ンに供給される直流バイアス電圧を受け取り、半導体チ
ップ４０に供給する。上述の外部接続用パターンＭｉ
ｎ、Ｍ１およびＭｏｕｔの種類、個数、プリント回路基
板１の裏面における配置などは、図示されたものには限
られず、高周波モジュールが接続される外部回路に応じ
て改変できる。本発明によれば、外部接続用パターンＭ
ｉｎ、Ｍ１およびＭｏｕｔを裏面の金属膜２０上に設け
ることによって、リード端子を別個に設ける必要がなく
なるという効果がある。金属膜２０は十分な厚さを有す
るので、外部回路との安定した電気的接続が維持できる
という効果もある。リード端子が不要になる結果、リー
ド端子を実装することに起因する高周波モジュール側の
面積を削減でき、かつ製造時には、リード端子の実装ス
テップをなくすことができる。
【００７０】本発明による高周波モジュールは、従来技
術においては必須であった放熱板およびリード端子が不
要である。その結果、部品点数を大きく減らすことがで
き、かつ放熱板およびリード端子の実装に必要なプリン
ト回路基板のスペースをなくすことができる。これによ
り高周波モジュールを小型化でき、製造工数を簡略化で
きる。さらに本発明によれば、プリント回路基板上の開
口部にベアチップ状態の半導体素子を直接、ダイボンデ
ィングできるので、高周波モジュールの面積を小さくす
るとともに、その厚さをも小さくできる。
【００７１】図７Ａは、本発明の高周波モジュールの、
主面から見た平面図であり、図７Ｂは、図７Ａの線ＶＩ
ＩＢ−ＶＩＩＢについての断面図である。図７Ａおよび
図７Ｂに示す本発明の高周波モジュールは、半導体チッ
プ４０がベアチップの状態ではなく、パッケージに封止
された状態でプリント回路基板１上に実装される点で、
図６Ａ〜図６Ｄに示す高周波モジュールと異なる。
【００７２】半導体素子４００は、その中に半導体チッ
プ４０を有する。半導体チップ４０は、パッケージ金属
ベース４０２上に直接、ダイボンディングされている。
パッケージ金属ベース４０２上には、セラミック枠４０
４が形成されている。セラミック枠４０４上には、電極
４０６が設けられており、電極４０６と電気的に接続さ
れるようにパッケージリード端子４０８が設けられてい
る。半導体チップ４０の端子は、図示されないが例え
ば、ワイヤボンディングによって電極４０６と電気的に
接続される。半導体素子４００は、その内部を保護する
ために樹脂４１０で封止されている。
【００７３】本発明の高周波モジュールは、ベアチップ
の半導体素子だけでなく、パッケージに封止された半導
体素子にも適用でき、既に述べたのと同様の効果を得る
ことができる。
【００７４】（実施の形態２）本発明の高周波モジュー
ルの実施の形態２において、半導体素子は、主面金属膜
上に実装される。実施の形態２のプリント回路基板の主
面金属膜のうち、特に熱を発生する半導体素子が実装さ
れる主面金属膜は、バイヤホールによって裏面金属膜と
熱的かつ電気的に結合される。本発明による高周波モジ
ュールの裏面金属膜の厚さは、主面金属膜の厚さよりも
大きいので、放熱板なしに効率的な放熱をおこなうこと
ができる。したがって実施の形態２によれば、実施の形
態１の開口部をプリント回路基板上に設けることなく、
半導体素子を裏面金属膜と熱的かつ電気的に結合するこ
とができる。これにより、実施の形態１による効果に加
えて、開口部を形成するステップをなくすことができる
というさらなる効果が得られる。
【００７５】図８Ａは、本発明の高周波モジュール（半
導体素子未実装）の、主面から見た平面図であり、図８
Ｂは、本発明の高周波モジュールの、裏面から見た平面
図であり、図８Ｃは、本発明の高周波モジュールの、主
面から見た平面図であり、図８Ｄは、図８Ｃの線ＶＩＩ
ＩＤ−ＶＩＩＩＤについての断面図である。
【００７６】実施の形態２のプリント回路基板１は、実
施の形態１の開口部５０を備えておらず、バイヤホール
３８を備えている。実施の形態２のプリント回路基板１
の金属膜１０および２０と、絶縁基板３０とは、実施の
形態１のプリント回路基板と同様の厚さおよび材質であ
る。
【００７７】図９Ａおよび図９Ｂは、図８Ａおよび図８
Ｂに示すプリント回路基板上に実装される半導体素子４
００を、それぞれパッケージ裏面接地電極と反対側と、
パッケージ裏面接地電極の側とから見た平面図である。
実施の形態２においては、半導体素子４００は、好まし
くは図９Ｂに示すようにパッケージの裏面に接地電極４
１２を有する。半導体素子４００は、プリント回路基板
１の主面上のパターンである金属膜１０に接続される接
続ピン４１４も有する。
【００７８】図８Ａ、図８Ｂおよび図８Ｄに示すバイヤ
ホール３８は、主面の金属膜１０を裏面の金属膜２０
と、熱的かつ電気的に結合する。バイヤホール３８の個
数は、３個には限られず、所望の熱抵抗および電気抵抗
が得られるように増減されてもよい。
【００７９】半導体素子４００は、パッケージ内部に半
導体チップ４０が樹脂によってモールドされることによ
って封止されている。半導体チップ４０は、パッケージ
内部において接地電極４１２に熱的かつ電気的に接続さ
れており、それにより接地電極４１２から熱を外部に逃
がすことができる。接地電極４１２は、半導体素子４０
０がプリント回路基板１上に実装されるときに、主面の
金属膜１０とハンダ付けが可能なように、パッケージ裏
面において露出している。
【００８０】半導体素子４００は、接地電極４１２がバ
イヤホール３８の近傍の金属膜１０とハンダ付けされる
ようにプリント回路基板１上に配置される。これにより
半導体素子４００内の半導体チップ４０から発生された
熱が、接地電極４１２、金属膜１０およびバイヤホール
３８を通して金属膜２０に拡散される。半導体素子４０
０は、好ましくは、バイヤホール３８が、接地電極４１
２と対向する金属膜１０の領域に含まれるように配置さ
れる。さらに好ましくは、半導体素子４００は、バイヤ
ホール３８が接地電極４１２の直下に存在するように配
置される。
【００８１】半導体チップ４０は、接地電極４１２、ハ
ンダ層（不図示）、金属膜１０、バイヤホール３８によ
って金属膜２０と熱的かつ電気的に結合される。これに
より半導体チップ４０の所定の端子に例えば、グラウン
ド電位を与えることができ、かつ半導体チップ４０が発
生する熱を金属膜２０に逃がすことができる。半導体チ
ップ４０は、好ましくは、金属膜２０と、熱抵抗約３℃
／Ｗ以下で熱的に結合され、かつ電気抵抗約１Ω以下で
電気的に結合される。
【００８２】実施の形態１と同様に、金属膜２０の厚さ
は、金属膜１０の厚さよりも大きい。金属膜１０の厚さ
は、高周波モジュールで使用する周波数が数１００ＭＨ
ｚ以上であることから、表皮効果によるインダクタンス
の増加をふせぐためには、好ましくは約１０μｍ以上で
あり、かつ高周波回路用の微細なパターンをつくるため
には、好ましくは約１００μｍ未満である。金属膜１０
の厚さは、より好ましくは、約３０μｍ以上、約５０μ
ｍ以下である。
【００８３】金属膜２０の厚さは、十分な放熱効果を得
るためには、好ましくは約１００μｍ以上であり、かつ
外部接続端子を設けるパターニングを金属膜２０上に施
すためには、好ましくは約１０００μｍ以下である。金
属膜２０の厚さは、より好ましくは、約２００μｍ以
上、約３００μｍ以下である。
【００８４】プリント回路基板１の裏面の金属膜２０
は、その大部分がグラウンド面を構成しており、半導体
チップ４０からの放熱と高周波特性の安定化とに寄与す
る。裏面の金属膜２０の一部は、電気的にアイソレート
されて、外部接続用パターン３６として機能する。外部
接続用パターン３６は、バイヤホール３２によって主面
のパターンである金属膜１０と電気的に接続される。外
部接続用パターン３６は、実施の形態１の外部接続用パ
ターンＭｉｎ、Ｍ１およびＭｏｕｔと同様の機能をも
つ。したがって実施の形態１と同様に、実施の形態２
も、金属膜２０がパターニングされることによって外部
接続用パターン３６を設けることができる。これによ
り、リード端子を設ける必要がない。
【００８５】図８Ｃおよび図８Ｄは、半導体素子４００
が実装された状態を示す。図８Ｃおよび図８Ｄに示す半
導体素子４００は、集積回路（ＩＣ）チップをその内部
に有するが、これには限られず、ＦＥＴなどの個別半導
体素子を有していてもよい。
【００８６】（実施の形態３）図１０Ａ〜図１０Ｆは、
本発明による高周波モジュールの製造方法を示す工程図
である。
【００８７】図１０Ａのステップにおいて、複数の高周
波モジュールを実装するための連結回路基板１００を製
造する。連結回路基板１００上には、複数の回路基板区
画１２０が設けられている。回路基板区画１２０上に
は、高周波モジュールの部品が実装される。回路基板区
画１２０は、例えば、図６Ａ〜図６Ｄに示すプリント回
路基板１に対応する。連結回路基板１００上には、分割
溝１０２が形成されており、これによって連結回路基板
１００上の高周波モジュールにおこなう作業が完了後に
おこなわれる回路基板区画１２０の分割が容易になる。
分割溝１０２の深さは、好ましくは連結回路基板１００
の厚さのほぼ半分であり、この場合、分割は、機械を使
用することなく、人間の手でおこなうことができる。
【００８８】図１０Ａにおいては、連結回路基板１００
上には、４つの回路基板区画１２０が設けられている
が、この個数には限られない。より多くの回路基板区画
１２０を単一の連結回路基板１００上に配置できれば、
部品の実装、高周波モジュールの検査・調整、シールド
部材の実装などの工程を効率的におこなうことができ
る。
【００８９】連結回路基板１００の裏面において、複数
の回路基板区画１２０の周囲には、十分な面積をもつ接
地電極１０４が広くレイアウトされており、これにより
接地電位が安定になる。その結果、後述する高周波モジ
ュールの特性の検査時において安定した検査がおこなえ
る。
【００９０】図１０Ｂのステップにおいて、複数の高周
波モジュールを構成する部品がそれぞれの回路基板区画
１２０内に実装される。それぞれの回路基板区画１２０
上には、例えば、図６Ａに示す半導体チップ４０および
チップ部品４８が実装される。このステップにおいて、
図６Ａの半導体チップ４０と、金属膜１０とを電気的に
接続するワイヤボンディングもおこなう。すなわち、図
１０Ｂの実装ステップ、および外部回路（検査用機器を
含む）との接続が完了すれば、それぞれの高周波モジュ
ールは、動作可能な状態にある。
【００９１】本発明によれば、図６Ｂの裏面の金属膜２
０が半導体チップ４０の放熱をおこなうので、連結回路
基板１００上において動作可能となることに注意された
い。したがって、後述する高周波モジュールの検査、調
整、シールド部材の実装などの作業は、連結回路基板１
００を回路基板区画１２０に分割する前におこなうこと
ができる。
【００９２】図１０Ｃのステップにおいて、連結回路基
板１００は、検査基板１６０上に固定され、高周波モジ
ュールの検査および／または調整がおこなわれる。検査
基板１６０のほとんどの領域は、グラウンド電極１６２
によって占められ、これによりグラウンド電位を安定に
保つとともに、検査を現在おこなっていない高周波モジ
ュールに対応する回路基板区画１２０の端子をグラウン
ドに接続する。検査においては、例えば、高周波電力入
出力特性、利得、電力効率などを測定できる。パターン
Ｓｉｎから高周波入力電力が供給され、パターンＳｏｕ
ｔからは高周波モジュールで増幅された電力が出力さ
れ、パターンＳ１からは高周波モジュールに直流バイア
スが加えられ、それぞれの端子が高周波モジュールの対
応する端子と接触する。
【００９３】図１１は、連結回路基板１００を置く側か
ら見た検査基板１６０の平面図である。検査基板１６０
は、高周波モジュールを１個ずつ個別に検査できるよう
に、例えば、図６Ｂの外部接続用パターンＭｉｎ、Ｍ１
およびＭｏｕｔにそれぞれ対応して、パターンＳｉｎ、
Ｓ１およびＳｏｕｔを有する。パターンＳｉｎは、高周
波モジュールから出力された高周波信号を受け取り、パ
ターンＳｏｕｔは、高周波モジュールに高周波信号を出
力し、パターンＳ１は、高周波モジュールに直流バイア
スを供給する。圧力を加えることによって、パターンＳ
ｉｎ、Ｓ１およびＳｏｕｔは、それぞれ高周波モジュー
ルの外部接続用パターンＭｉｎ、Ｍ１およびＭｏｕｔ
と、検査に必要なだけ低い電気抵抗で接続される。
【００９４】図１０Ｃの個々の高周波モジュールの特性
が所定値に満たない場合には、レーザビーム１７０を用
いることによって、高周波モジュール上に搭載した抵抗
器やキャパシタなどのレーザトリミング可能なチップ部
品４８の値を変化させる。これにより高周波モジュール
の特性を調整してから、再び高周波モジュールの特性を
検査することができる。
【００９５】複数の高周波モジュールを検査・調整する
には、例えば、レーザビーム１７０の位置を固定してお
き、検査基板１６０を移動（矢印１６４で示す）すれば
よい。これにより、連結回路基板１００上の複数の高周
波モジュールを高速に検査・調整でき、効率よく高周波
モジュールの製造をおこなうことができる。検査および
調整のループは、所望の回数だけ、機械を用いて自動的
に繰り返しおこなうこともできる。
【００９６】図１０Ｄのステップにおいて、それぞれの
回路基板区画１２０上の高周波モジュールが覆われるよ
うにシールド部材１３０を実装する。図１０Ｄのシール
ド部材１３０の実装は、図１０Ｃの検査・調整が完了し
てからおこなわれる。シールド部材１３０は、例えば、
金属製の薄板でできており、完成された高周波モジュー
ルが動作するときに、外部の回路（例えば、移動体通信
機器）との電磁的な干渉を防ぐ。シールド部材１３０
は、例えば、図６Ａの金属膜１０とハンダ付けされたう
えで、バイヤホールによってプリント回路基板の裏面の
グラウンド面と電気的に接続される。図１０Ｅは、図１
０Ｄの線ＸＤ−ＸＤについての断面図である。
【００９７】なお、レーザトリミングをおこなう必要が
ない場合には、図１０Ｅのシールド部材１３０の実装が
終わってから、検査をおこなってもよい。実機に搭載さ
れた状態で実際に高周波モジュールが動作するときに
は、高周波モジュールはシールド部材１３０によって遮
蔽されている。したがってシールド部材１３０の実装が
終わってから検査すれば、より実際の動作環境に近い状
態で検査されるので、より正確な検査がおこなえる。
【００９８】図１０Ｆのステップにおいて、連結回路基
板１００は、個々の回路基板区画１２０に分割され、高
周波モジュールが完成する。
【００９９】図１０Ａ〜図１０Ｆを参照して上述したよ
うに、本発明の高周波モジュールの製造方法によれば、
まず、連結回路基板１００上の複数の回路基板区画１２
０上に複数の高周波モジュールを実装する。次に複数の
高周波モジュールが連結回路基板１００上に実装された
状態で、個々の高周波モジュールの検査・調整や、シー
ルド部材の実装を、連結回路基板１００の単位で一括し
ておこなう。したがって、製造工程の簡略化および自動
化が可能となる。特に高周波モジュールの検査・調整が
個々の回路基板区画１２０の単位ではなく、連結回路基
板１００の単位で可能な理由のひとつは、本発明の高周
波モジュールが放熱効果をもった金属膜を裏面に備えて
いるからである。他の理由は、本発明の高周波モジュー
ルが、外部接続用のパターン（例えば、図６ＢのＭｉ
ｎ、Ｍ１およびＭｏｕｔ）をプリント回路基板の裏面に
備えているからである。
【０１００】従来の技術では、熱を発生する半導体素子
を含む高周波モジュールを動作させるためには、たとえ
検査時であっても放熱板を実装する必要があった。この
放熱板を実装するためには、連結回路基板１００をいっ
たん分割する必要があり、結局、個々の高周波モジュー
ル単位での検査・調整やシールド部材の実装をおこなう
しかなかった。個々の高周波モジュールに対して、機械
による自動化作業をおこなうことは非常に困難であり、
その結果、従来技術では図１０Ｃおよび図１０Ｄのステ
ップを人手で処理していた。また従来の技術では、高周
波モジュールの検査をするためには、リード端子をモジ
ュールに実装する必要があった。
【０１０１】本発明によれば、連結回路基板１００上に
複数の高周波モジュールが実装されたままで検査、調整
および実装のステップをおこなえるので、高周波モジュ
ールの製造工程を一貫して自動化することができるとい
う効果が得られる。すなわち、連結回路基板１００自体
が完成してから、部品の実装、回路の検査、部品のパラ
メータの調整、シールド部材の取付および個々のモジュ
ールの分割まですべての工程を、連結回路基板１００の
状態で、好ましくは機械により処理できる。また放熱板
およびリード端子をなくすことができるので、高周波モ
ジュールの小型化にも大きく寄与する。
【０１０２】図１２Ａおよび図１２Ｂは、高周波モジュ
ールの検査に用いるための基板の他の例を示す図であ
る。検査基板１８０は、検査基板１６０に対応する。グ
ラウンド電極１８２、およびパターンＴｉｎ、Ｔ１およ
びＴｏｕｔは、それぞれグラウンド電極１６２、および
パターンＳｉｎ、Ｓ１およびＳｏｕｔに対応する。
【０１０３】なお本発明による高周波モジュールの製造
方法は、実施の形態１および実施の形態２で説明した高
周波モジュールに適用することができる。すなわち、実
施の形態３で説明した製造方法のステップがおこなわれ
るなら、プリント回路基板上に開口部を形成するタイプ
であっても、バイヤホールを形成するタイプであっても
よい。
【０１０４】本明細書においては、熱を発生する部品と
して半導体素子、特に増幅器に用いられるＦＥＴを例に
挙げたが、これには限られない。例えば、熱を発生する
他の種類の半導体素子や受動部品であってもよい。
【０１０５】
【発明の効果】本発明の高周波モジュールによれば、主
面金属膜よりも厚さの厚い裏面金属膜に、発熱する半導
体素子が熱的かつ電気的に結合されている。その結果、
放熱板を高周波モジュールに実装することなく、動作さ
せることができる。これにより、部品点数の削減および
サイズの小型化が可能である。また製造時には、連結回
路基板上に複数の高周波モジュールが実装された状態
で、一括して検査、調整または実装をおこなうことがで
きる。
【０１０６】本発明の高周波モジュールは、裏面金属膜
に例えば、エッチングによるパターニングが施されるこ
とによって、外部接続パターンが形成されている。これ
によりリード端子を省略することができる。
【０１０７】本発明の高周波モジュールは、プリント回
路基板に開口部を設けることによって、その中に半導体
素子が実装するので、モジュールの厚さを低減できる。
【０１０８】本発明の高周波モジュールは、プリント回
路基板にバイヤホールを設けることによって、半導体素
子を裏面金属膜と熱的かつ電気的に結合できる。これに
より、開口部を設けることなく、放熱板をなくすことが
できる。
【図面の簡単な説明】
【図１Ａ】本発明の高周波モジュールの、主面から見た
拡大平面図である。
【図１Ｂ】本発明の高周波モジュールの拡大断面図であ
る。
【図２Ａ】本発明の高周波モジュールの、主面から見た
拡大平面図である。
【図２Ｂ】本発明の高周波モジュールの拡大断面図であ
る。
【図３Ａ】本発明の高周波モジュールの、主面から見た
拡大平面図である。
【図３Ｂ】本発明の高周波モジュールの拡大断面図であ
る。
【図４Ａ】図１Ａおよび図１Ｂに示すプリント回路基板
を製造する方法を示す工程図である。
【図４Ｂ】図１Ａおよび図１Ｂに示すプリント回路基板
を製造する方法を示す工程図である。
【図４Ｃ】図１Ａおよび図１Ｂに示すプリント回路基板
を製造する方法を示す工程図である。
【図４Ｄ】図１Ａおよび図１Ｂに示すプリント回路基板
を製造する方法を示す工程図である。
【図５Ａ】図１Ａおよび図１Ｂに示すプリント回路基板
を製造する別の方法を示す工程図である。
【図５Ｂ】図１Ａおよび図１Ｂに示すプリント回路基板
を製造する別の方法を示す工程図である。
【図５Ｃ】図１Ａおよび図１Ｂに示すプリント回路基板
を製造する別の方法を示す工程図である。
【図６Ａ】本発明の高周波モジュールの、主面から見た
平面図である。
【図６Ｂ】本発明の高周波モジュールの、裏面から見た
平面図である。
【図６Ｃ】図６Ａの線ＶＩＣ−ＶＩＣについての断面図
である。
【図６Ｄ】図６Ａの線ＶＩＤ−ＶＩＤについての断面図
である。
【図７Ａ】本発明の高周波モジュールの、主面から見た
平面図である。
【図７Ｂ】図７Ａの線ＶＩＩＢ−ＶＩＩＢについての断
面図である。
【図８Ａ】本発明の高周波モジュール（半導体素子未実
装）の、主面から見た平面図である。
【図８Ｂ】本発明の高周波モジュールの、裏面から見た
平面図である。
【図８Ｃ】本発明の高周波モジュールの、主面から見た
平面図である。
【図８Ｄ】図８Ｃの線ＶＩＩＩＤ−ＶＩＩＩＤについて
の断面図である。
【図９Ａ】図８Ａおよび図８Ｂに示すプリント回路基板
上に実装される半導体素子４００をパッケージ裏面接地
電極と反対側から見た平面図である。
【図９Ｂ】図８Ａおよび図８Ｂに示すプリント回路基板
上に実装される半導体素子４００をパッケージ裏面接地
電極の側から見た平面図である。
【図１０Ａ】本発明による高周波モジュールの製造方法
を示す工程図である。
【図１０Ｂ】本発明による高周波モジュールの製造方法
を示す工程図である。
【図１０Ｃ】本発明による高周波モジュールの製造方法
を示す工程図である。
【図１０Ｄ】本発明による高周波モジュールの製造方法
を示す工程図である。
【図１０Ｅ】本発明による高周波モジュールの製造方法
を示す工程図である。
【図１０Ｆ】本発明による高周波モジュールの製造方法
を示す工程図である。
【図１１】連結回路基板１００を置く側から見た検査基
板１６０の平面図である。
【図１２Ａ】高周波モジュールの検査に用いるための基
板の他の例を示す図である。
【図１２Ｂ】高周波モジュールの検査を説明する図であ
る。
【図１３】従来の技術による高周波モジュールを示す断
面図である。
【符号の説明】
１ プリント回路基板 １０、２０ 金属膜 ３０ 絶縁基板 ４０ 半導体チップ ４２ ハンダ層 ４４ ドレインワイヤ ４５ ゲートワイヤ ４６ ソースワイヤ ５０ 開口部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 321 H01L 25/04 H01L 25/18

Claims (29)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１主面上に形成された第１金属膜と該
    第１主面に対向する第２主面上に形成された第２金属膜
    とを有する絶縁基板と、該第１金属膜および該絶縁基板を貫通する開口部と、 該開口部内に形成され、該第２金属膜と熱的かつ電気的
    に結合された 半導体素子とを有し、 該第２金属膜の厚さが該第１金属膜の厚さよりも大き
    く、 該第２金属膜は、該第２金属膜に対して該絶縁基板と反
    対側に形成される第３主面を有し、 該第３主面は、少なくとも該半導体素子に対向する部分
    が露出している 高周波モジュール。
  2. 【請求項２】 第１主面上に形成された第１金属膜と該
    第１主面に対向する第２主面上に形成された第２金属膜
    とを有する絶縁基板と、 半導体素子と、 該第１金属膜を該第２金属膜と熱的かつ電気的に結合す
    るバイヤホールとを有し、 前記半導体素子は、該バイヤホールによって該第２金属
    膜と熱的かつ電気的に結合されている高周波モジュー
    ル。
  3. 【請求項３】 前記第１金属膜の厚さは、約１０μｍ以
    上、約１００μｍ未満であり、前記第２金属膜の厚さ
    は、約１００μｍ以上、約１０００μｍ以下である請求
    項１に記載の高周波モジュール。
  4. 【請求項４】 前記第１金属膜の厚さは、約３０μｍ以
    上、約５０μｍ以下であり、前記第２金属膜の厚さは、
    約２００μｍ以上、約３００μｍ以下である請求項３に
    記載の高周波モジュール。
  5. 【請求項５】 前記第１金属膜または前記第２金属膜
    は、前記第２金属膜の厚み方向の中心から順に銅／ニッ
    ケル／金の層を有する積層構造、または銅／チタン／金
    の層を有する積層構造を備えている請求項１に記載の高
    周波モジュール。
  6. 【請求項６】 前記半導体素子は、パッケージに封止さ
    れている請求項１に 記載の高周波モジュール。
  7. 【請求項７】 前記半導体素子は、ベアチップである請
    求項１に記載の高周波モジュール。
  8. 【請求項８】 前記半導体素子は、金属ブロック上に実
    装されている請求項１に記載の高周波モジュール。
  9. 【請求項９】 前記半導体素子は、前記第２金属膜と、
    熱抵抗約３℃／Ｗ以下で熱的に結合され、かつ電気抵抗
    約１Ω以下で電気的に結合されている請求項１に記載の
    高周波モジュール。
  10. 【請求項１０】 前記第２金属膜は、パターニングされ
    ている請求項１に記載の高周波モジュール。
  11. 【請求項１１】 パターニングされている前記第２金属
    膜の少なくとも一部が、バイヤホールによって前記第１
    金属膜に電気的に結合されている請求項１０に記載の高
    周波モジュール。
  12. 【請求項１２】 前記第１金属膜の厚さは、約１０μｍ
    以上、約１００μｍ未満であり、前記第２金属膜の厚さ
    は、約１００μｍ以上、約１０００μｍ以下である請求
    項２に記載の高周波モジュール。
  13. 【請求項１３】 前記第１金属膜の厚さは、約３０μｍ
    以上、約５０μｍ以下であり、前記第２金属膜の厚さ
    は、約２００μｍ以上、約３００μｍ以下である請求項
    １２に記載の高周波モジュール。
  14. 【請求項１４】 前記第１金属膜または前記第２金属膜
    は、前記第２金属膜の厚み方向の中心から順に銅／ニッ
    ケル／金の層を有する積層構造、または銅／チタン／金
    の層を有する積層構造を備えている請求項２に記載の高
    周波モジュール。
  15. 【請求項１５】 前記半導体素子は、パッケージに封止
    されている請求項２に記載の高周波モジュール。
  16. 【請求項１６】 前記半導体素子は、ベアチップである
    請求項２に記載の高周波モジュール。
  17. 【請求項１７】 前記半導体素子は、金属ブロック上に
    実装されている請求項２に記載の高周波モジュール。
  18. 【請求項１８】 前記半導体素子は、前記第２金属膜
    と、熱抵抗約３℃／Ｗ以下で熱的に結合され、かつ電気
    抵抗約１Ω以下で電気的に結合されている請求項２に記
    載の高周波モジュール。
  19. 【請求項１９】 前記第２金属膜は、パターニングされ
    ている請求項２に記載の高周波モジュール。
  20. 【請求項２０】 パターニングされている前記第２金属
    膜の少なくとも一部が、バイヤホールによって前記第１
    金属膜に電気的に結合されている請求項１９に記載の高
    周波モジュール。
  21. 【請求項２１】 第１主面上に形成された第１金属膜と
    該第１主面に対向する第２主面上に形成された第２金属
    膜とを有する絶縁基板に、該第１金属膜および該絶縁基
    板を貫通する複数の開口部を形成し、該開口部内に、該
    開口部内の該第２金属膜と熱的かつ電気的に結合する半
    導体素子を形成した後、複数の該半導体素子の個々の特
    性の検査または調整を行い、その後、所定の位置で該絶
    縁基板を分割する高周波モジュールの製造方法。
  22. 【請求項２２】 第１主面上に形成された第１金属膜と
    該第１主面に対向する第２主面上に形成された第２金属
    膜とを有する絶縁基板に、該第１金属膜および該絶縁基
    板を貫通する複数の開口部を形成し、該開口部内に、該
    開口部内の該第２金属膜と熱的かつ電気的に結合する半
    導体素子を形成した後、該絶縁基板上にシールド部材を
    実装し、その後、所定の位置で該絶縁基板を分割する高
    周波モジュールの製造方法。
  23. 【請求項２３】 前記半導体素子を該開口部内の該第２
    金属膜と熱的かつ電気的に結合するステップは、該半導
    体素子を該第２金属膜上にハンダによって実装するステ
    ップを含む請求項２１または請求項２２に記載の高周波
    モジュールの製造方法。
  24. 【請求項２４】 前記開口部を設けるステップは、 前記第１金属膜および前記絶縁基板に穴を開けるステッ
    プと、 該第１金属膜、該絶縁基板および前記第２金属膜のいず
    れかの上に、該開けられた穴のエッジ部からの距離に応
    じて選択的に接着剤を塗布するステップと、 該第１金属膜、該絶縁基板および該第２金属膜を張り合
    わせるステップと、 を含む請求項２１または請求項２２に記載の高周波モジ
    ュールの製造方法。
  25. 【請求項２５】 前記開口部を設けるステップは、 該第１金属膜、該絶縁基板および該第２金属膜を張り合
    わせるステップと、 該張り合わせるステップの後に、該第１金属膜および該
    絶縁基板に穴を開けるステップと、 を含む請求項２１または請求項２２に記載の高周波モジ
    ュールの製造方法。
  26. 【請求項２６】 第１主面上に第１金属膜を、該第１主
    面に対向する第２主面上に、該第１金属膜の厚さよりも
    大きい厚さをもつ第２金属膜を有する絶縁基板に、該第
    １金属膜を該第２金属膜と熱的かつ電気的に結合するバ
    イヤホールを設けるステップと、 半導体素子を該第１金属膜と熱的かつ電気的に結合する
    ステップと、 を包含する高周波モジュールの製造方法。
  27. 【請求項２７】 複数の前記絶縁基板が連結された一体
    化基板の状態で、前記半導体素子を前記第１金属膜と熱
    的かつ電気的に結合するステップの後において、該複数
    の絶縁基板が連結された一体化基板の状態で、該複数の
    絶縁基板上に形成された複数の高周波モジュールの個々
    の特性の検査または調整をおこなうステップと、 該検査または調整をおこなうステップの後において、該
    一体化基板を複数の該絶縁基板に分割するステップと、 をさらに包含する請求項２６に記載の高周波モジュール
    の製造方法。
  28. 【請求項２８】 複数の前記絶縁基板が連結された一体
    化基板の状態で、前記半導体素子を前記第１金属膜と熱
    的かつ電気的に結合するステップの後において、該複数
    の絶縁基板が連結された一体化基板の状態で、該複数の
    絶縁基板上にシールド部材を実装するステップと、 該シールド部材を実装するステップの後において、該一
    体化基板を複数の該絶縁基板に分割するステップと、 をさらに包含する請求項２６に記載の高周波モジュール
    の製造方法。
  29. 【請求項２９】 前記半導体素子を前記第１金属膜と熱
    的かつ電気的に結合するステップは、該半導体素子を該
    第１金属膜上にハンダによって実装するステ ップを含む
    請求項２６に記載の高周波モジュールの製造方法。
JP9153934A 1996-06-13 1997-06-11 高周波モジュールおよび高周波モジュールの製造方法 Expired - Fee Related JP2937948B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9153934A JP2937948B2 (ja) 1996-06-13 1997-06-11 高周波モジュールおよび高周波モジュールの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-152060 1996-06-13
JP15206096 1996-06-13
JP9153934A JP2937948B2 (ja) 1996-06-13 1997-06-11 高周波モジュールおよび高周波モジュールの製造方法

Publications (2)

Publication Number Publication Date
JPH1070159A JPH1070159A (ja) 1998-03-10
JP2937948B2 true JP2937948B2 (ja) 1999-08-23

Family

ID=26481092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9153934A Expired - Fee Related JP2937948B2 (ja) 1996-06-13 1997-06-11 高周波モジュールおよび高周波モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2937948B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW594888B (en) 2001-09-05 2004-06-21 Hitachi Ltd Semiconductor device and manufacturing method thereof and wireless communication device
JP4752715B2 (ja) * 2006-10-13 2011-08-17 株式会社デンソー 超音波センサ
JP2010206090A (ja) * 2009-03-05 2010-09-16 Nec Corp 半導体装置
US10679920B2 (en) 2018-01-22 2020-06-09 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having semiconductor package in a wiring board opening

Also Published As

Publication number Publication date
JPH1070159A (ja) 1998-03-10

Similar Documents

Publication Publication Date Title
US6158116A (en) Radio frequency module and method for fabricating the radio frequency module
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US7236373B2 (en) Electronic device capable of preventing electromagnetic wave from being radiated
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
US7268426B2 (en) High-frequency chip packages
US20220352141A1 (en) Multi-Cavity Package Having Single Metal Flange
US6787398B2 (en) Method of fabricating a high frequency signal amplification device
JPH09134981A (ja) マイクロ波・ミリ波帯の機能モジュールパッケージ
JPH10242377A (ja) 高周波電力増幅器モジュール
JPH05167302A (ja) 高周波電力増幅回路装置およびそれを含む高周波モジュール
JP2861956B2 (ja) 高周波デバイスパッケージ及びその製造方法
JP3515854B2 (ja) 高周波電力増幅回路装置
JP2937948B2 (ja) 高周波モジュールおよび高周波モジュールの製造方法
JP3216626B2 (ja) 増幅装置
JP2004356264A (ja) 受動部品内蔵基板及びそれを用いた高周波回路モジュール
JP2002368561A (ja) 導波管ｍｍｉｃモジュール
EP0996155A2 (en) Radio frequency integrated circuit apparatus
JP2006049602A (ja) 半導体装置およびその製造方法
JPH08274512A (ja) マイクロ波半導体集積回路装置
JP2006324540A (ja) 半導体装置
JPH05167218A (ja) 電力増幅器の実装構造
JP2567211B2 (ja) マイクロ波集積回路装置
JP2773685B2 (ja) 半導体装置
JP2023133676A (ja) 半導体装置およびその製造方法
JP2001267487A (ja) 高周波モジュール

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees