JP2004356264A - 受動部品内蔵基板及びそれを用いた高周波回路モジュール - Google Patents

Abstract

【課題】実用的な値を持つ受動部品の内蔵が可能で、かつ薄型化及び小型化が可能な受動部品内蔵基板及びそれを用いた高周波回路モジュールを提供すること。
【解決手段】複数の誘電体層２０〜２２，３０及び３１を積層してなる多層基板を具備し、多層基板の表面を有する誘電体層２０に接する誘電体層３０の誘電率は誘電体層２０よりも高く、かつ、厚さは誘電体層２０よりも薄く、誘電体層２０と誘電体層３０の間に容量極板６１ｂが配置され、誘電体層３０の容量極板６１ｂが配置されている面とは反対側の面に接地導体７２ａが配置される。容量極板６１ｂと接地導体７２ａと誘電体層２０とで容量性部品が形成され、容量極板６１ｂは、貫通孔５０ｈを介して多層基板表面の導体パターン４０ｂに接続される。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は、移動体通信端末で使用される多層基板及びそれを用いた高周波回路モジュールに関し、特に受動部品を基板に内蔵して多層基板を小型化、薄型化する技術に関する。
【０００２】
【従来の技術】
近年、携帯電話等の移動体通信端末の小型化、薄型化に伴い、該端末に搭載される高周波回路モジュール及び高周波回路基板の小型化及び薄型化に対する要求が強くなってきている。しかし、例えば高周波用電力増幅器モジュールについては、小型化の要求があるものの、モジュール基板の表面に実装する受動部品（チップ容量、チップインダクタ）の小型化は停滞しており、そのような受動部品を多数表面に実装するモジュール基板の小型化が律速されている。そのため、モジュール基板表面に実装する受動部品の一部をモジュール基板或いは半導体素子に内蔵することにより、モジュールを小型化することが必須となっている。
【０００３】
そのような要求に応えるべく能動部品や受動部品を内蔵した基板の一例が特許文献１に開示されている。この例では、配線パターンを表面に形成した２枚の電気絶縁層でコア層を挟み、同コア層に配線パターンを形成すると共にその一部の上に能動部品や受動部品を実装することによって、能動部品や受動部品が内蔵される。なお、コア層は、無機質フィラーと熱硬化性樹脂の複合されたコンポジット材料による電気絶縁層からなる。また、上面の配線パターンとコア層の配線パターンがインナービアによって接続される。
【０００４】
他の一例が特許文献２に開示されている。この例では、複数の絶縁体層の間にコンデンサ構成層が配置される。各層の間並びに上面及び下面に導体パターンによる電極部が備えられ、各層間の電極部の相互接続がビアホールによって行なわれる。特にコンデンサ構成層において、互いに対向するコンデンサ電極の間の領域のみが誘電体層により形成される。誘電体層の形成は、絶縁体よりなるコンデンサ構成層の該当部分にパンチにより孔を空け、その中に誘電体層を挿入することによって行なわれる。このようにして、コンデンサ内蔵多層基板が構成される。
【０００５】
更に他の一例が、特許文献３に開示されている。この例では、２層の誘電体層の外側の両面に接地導体が設けられ、２層の誘電体層の中央より接地導体に近い位置に、容量導体が設けられる。接地導体と容量導体の間には、上記誘電体層の一部、即ち厚さが薄い誘電体層が介在する。この構造により、厚さが薄い誘電体層を挟んで容量導体が接地導体と対向し、誘電体層の中にコンデンサが内蔵される。また、同特許文献３には、その他に、容量ランド（容量導体）を２枚の基板の中央に設け、容量ランドとは反対側の基板の面に接地導体を設ける例が記載されている。基板を介して２枚の接地導体が容量ランドを挟む構造となる。
【０００６】
【特許文献１】
特開２００２−２６１４４９号公報（第９頁、図１）
【特許文献２】
特開平６−６９６６３号公報（第３頁、図１）
【特許文献３】
特開平７−１９３４０１号公報（第２頁〜第３頁、図１及び図５）
【０００７】
【発明が解決しようとする課題】
しかしながら、特許文献１によって開示された技術では、チップ部品を基板内層に埋没させるため、基板の厚さがチップ部品の厚さに律速され、基板の薄型化が困難である。
【０００８】
また、特許文献２によって開示された技術では、コンデンサ誘電体層即ち容量膜が基板内部に配置されるので、特許文献１に開示された技術に比べて多層基板の薄型化は容易となる。しかし、容量膜が基板の一部分に配置されるため、基板の各部分での密度、熱膨張率が不均一となり、基板の反りが生じやすい。更に、容量膜が基板内層に部分的に形成されるため、容量膜厚が一容量内においてばらつきを生じ易く、容量値のばらつきが大きくなることが避けられない。また更に、コンデンサ構成層は、厚さを薄くすることに限度があり、そのため内蔵容量値或いは容量密度を実用レベル（２０ｐＦ／ｍｍ^２程度）まで大きくすることが困難である。
【０００９】
また、特許文献３によって開示された技術では、均一な誘電体層を容量膜として用いているため、特許文献２に開示された技術において懸念される基板の反りは低減される。しかしながら、多層基板の上面にコンデンサが占有する面を置くことになるので、小型化の効果が低く、また、高い誘電率を持たない基板である誘電体層の一部が容量膜となるので、内蔵容量値或いは容量密度を実用レベルまで大きくすることができない。更に、基板内蔵容量のトリミングは不可能であり、量産化が困難であった。
【００１０】
本発明の主たる目的は、実用的な値を持つ受動部品の内蔵が可能で、かつ薄型化及び小型化が可能な受動部品内蔵基板及びそれを用いた高周波回路モジュールを提供することにある。
【００１１】
本発明の付帯的な目的は、量産化の容易な受動部品内蔵基板及びそれを用いた高周波回路モジュールを提供することにある。
【００１２】
【課題を解決するための手段】
上記主たる目的を達成するために、本発明の受動部品内蔵基板は、複数の誘電体層を積層してなる多層基板を具備し、複数の誘電体層の内の第１の誘電体層は多層基板の表面を有し、第１の誘電体層に接する第２の誘電体層の誘電率は第１の誘電体層よりも高く、かつ厚さは第１の誘電体層よりも薄く、第１の誘電体層と第２の誘電体層の間に第１の容量極板が配置され、第２の誘電体層の、第１の容量極板が配置されている面とは反対側の面に接地導体が配置され、第１の容量極板と接地導体と第２の誘電体層とで容量性部品が形成されていることを特徴とする。
【００１３】
誘電率が高くかつ厚さが薄い第２の誘電体層が容量膜になるので、実用的な値を持つコンデンサの実現が可能になると共に、受動部品内蔵基板の薄型化が可能になる。また、容量極板は、基板となる第１の誘電体層により多層基板の表面と隔てられるので、表面にコンデンサが占有する面を設けることは無く、その表面部分に例えば導体パターンを配置しても差し支えなく、表面の有効利用面積は削減されない。即ち、受動部品内蔵基板を小型化が可能になる。
【００１４】
上記付帯的な目的を達成するために、本発明の受動部品内蔵基板は、更に、上記多層基板の表面に第２の導体パターンが配置され、第１の容量極板と第２の導体パターンの間に第１の容量極板と第２の導体パターンを電気的に接続するための第２の貫通孔を備え、加えて、多層基板の表面に第３の導体パターンが配置され、第２の導体パターンと第３の導体パターンとがボンディングワイヤを介して接続されていることを特徴とする。
【００１５】
ボンディングワイヤのボンディング工程は簡単であり、また、ボンディングワイヤの設置位置を比較的に自由に選ぶことができるので、受動部品内蔵基板の量産化が容易となる。
【００１６】
【発明の実施の形態】
以下、本発明に係る受動部品内蔵基板及びそれを用いた高周波回路モジュールを図面に示した幾つかの発明の実施の形態を参照して更に詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一或いは類似の機能を有する部材には同一の符号を付し、その繰り返しの説明を省略する。
【００１７】
本発明は、高周波回路一般や移動体通信端末等に適用可能であるが、以下の発明の実施の形態１〜７では説明の便宜上、移動体通信端末に用いられる一段増幅構成の高周波電力増幅器モジュールを例に、本発明の実施形態の構造、動作、効果及び製造方法を説明する。
【００１８】
（発明の実施の形態１）
図１は、高周波電力増幅器モジュールの各導体層を、多層の各誘電体層の図示を省略して示した斜視層構成図であり、図２は、図１におけるＡ−Ａ線に沿って切断したモジュールを各誘電体層を含めて示した断面図であり、図３は、図１におけるＢ−Ｂ線に沿って切断したモジュールを各誘電体層を含めて示した断面図であり、図４は、モジュールに搭載した高周波電力増幅器の回路図である。
【００１９】
図１において、１は高周波電力増幅器モジュール、１０は表面導体層、１１〜１３は内層導体層、１５は裏面導体層である。続いて、４０ａ〜４０ｅは表面導体層１０に形成された表層導体パターン、４３ａ及び４３ｂは内層導体層１３に形成された内層導体パターン、５０ａ〜５０ｈは貫通孔、６１ａ及び６１ｂは内層導体層１１に形成された基板内蔵容量極板、７２ａは内層導体層１２に形成された接地導体、７５は裏面導体層１５に形成された接地導体、１００は表面導体層１０に実装された半導体素子、１１０ａ〜１１０ｅは同じく表面導体層１０に実装された受動部品、１２０ａ〜１２０ｄはボンディングワイヤである。更に、４５ａ〜４５ｄは、裏面導体層１５に形成されたそれぞれ電力入力端子、電力出力端子、利得制御電源端子及び駆動電源端子である。
【００２０】
図２及び図３において、２０，２１及び２２は誘電体層であり、３０及び３１は高誘電率誘電体層である。高誘電率誘電体層３０を挟んだ基板内蔵容量極板６１ａ，６１ｂと接地導体７２ａとの間に基板内蔵容量が形成され、受動部品内蔵基板が構成される。後で詳述する図４において、１３０ａ及び１３０ｂがそれぞれ容量極板６１ａ，６１ｂによる基板内蔵容量である。
【００２１】
先ず、本実施形態の高周波電力増幅器モジュールの構造を説明する。基板表面ソルダーレジスト（図示せず）、表面導体層１０、誘電体層２０、内層導体層１１、高誘電率誘電体層３０、内層導体層１２、誘電体層２１、内層導体層１３、高誘電率誘電体層３１、誘電体層２２、裏面導体層１５及び基板裏面ソルダーレジスト（図示せず）が上下に積層され、多層基板が形成される。
【００２２】
表面導体層１０上に半導体素子１００が銀ペーストなどの熱伝導性の良い導電性ペーストを用いて実装され、半導体素子１００表面に形成された電極部（図示せず）と表面導体層１０に形成された各表面導体パターン４０ａ，４０ｂ及び４０ｃとがボンディングワイヤ１２０ａ，１２０ｂ及び１２０ｃを介して接続され、表面導体層１０に形成された表面導体パターン４０ｂと表面導体パターン４０ｅとがボンディングワイヤ１２０ｄを介して接続され、表面導体層１０上に複数の受動部品１１０が半田などの導電性ペーストを用いて実装される。
【００２３】
そして、表面導体層１０を樹脂封止（図示せず）で封止することにより、高周波電力増幅器モジュール１が完成する。封止は、その他に樹脂キャップ或いは金属キャップを用いて行なうことも可能である。
【００２４】
裏面導体層１５に形成された電力入力端子４５ａは、貫通孔５０ａを介して内層導体層１３に形成された内層導体パターン４３ａに接続され、内層導体パターン４３ａは、貫通孔５０ｂ及び表面導体層１０上に実装された受動部品１１０ａを介して表面導体層１０に形成された表面導体パターン４０ａに接続され、表面導体パターン４０ａは、ボンディングワイヤ１２０ａを介して半導体素子１００表面に形成された電力入力電極部（図示せず）に接続される。
【００２５】
半導体素子１００表面に形成された電力出力電極部（図示せず）は、ボンディングワイヤ１２０ｂを介して表面導体層１０に形成された表面導体パターン４０ｂに接続され、表面導体パターン４０ｂは、表面導体層１０に実装された受動部品１１０ｂ及び貫通孔５０ｃを介して裏面導体層１５に形成された出力電極端子４５ｂに接続される。
【００２６】
裏面導体層１５に形成された利得制御電源端子４５ｃは、貫通孔５０ｄを介して表面導体層１０に形成された表面導体パターン４０ｃに接続され、表面導体パターン４０ｃは、ボンディングワイヤ１２０ｃを介して半導体素子１００表面に形成された利得制御電源電極部（図示せず）に接続される。
【００２７】
更に、裏面導体層１５に形成された駆動電源端子４５ｄは、貫通孔５０ｅを介して内層導体層１３に形成された内層導体パターン４３ｂに接続され、内層導体パターン４３ｂは、貫通孔５０ｆを介して表面導体層１０に形成された表面導体パターン４０ｄに接続され、表面導体パターン４０ｄは、表面導体層１０上に実装された受動部品１１０ｃを介して表面導体パターン４０ｂに接続される。
【００２８】
半導体素子１００を実装するために表面導体層１０に形成された表面導体パターン（符号なし）は、複数の貫通孔（符号なし）を介して裏面導体層１５に形成された接地導体７５に熱的及び電気的に接続される。
【００２９】
内層導体層１１に形成された基板内蔵容量極板６１ａと、内層導体層１２に形成された接地導体７２ａと、基板内蔵容量極板６１ａ及び接地導体７２ａの間に配置された高誘電率誘電体層３０とにより基板内蔵容量１３０ａが形成される。基板内蔵容量極板６１ａは、貫通孔５０ｇを介して表面導体層１０に形成された表面導体パターン４０ｅに接続され、表面導体パターン４０ｅは、ボンディングワイヤ１２０ｄを介して表面導体パターン４０ｂに接続され、シャント容量を形成する。
【００３０】
同様に、内層導体層１１に形成された基板内蔵容量極板６１ｂと、内層導体層１２に形成された接地導体７２ａと、基板内蔵容量極板６１ｂ及び接地導体７２ａとの間に配置された高誘電率誘電体層３０とにより基板内蔵容量１３０ｂが形成される。基板内蔵容量極板６１ｂは、貫通孔５０ｈを介して表面導体層１０に形成された表面導体パターン４０ｂに接続され、シャント容量を形成する。
【００３１】
一般に、接地導体７２ａは、内層導体層１２の形成可能な領域に形成され、表面導体層１０に形成された表面導体パターン４０ａ及び４０ｂの基準接地電位面となり、従って、表面導体パターン４０ａ及び４０ｂはマイクロストリップ線路となる。
【００３２】
本実施形態の高周波電力増幅器モジュールにおいて、誘電体層２０，２１及び２２は、比誘電率が約４．０のガラスエポキシ、エポキシ、アラミド不織布などの樹脂を主成分として構成される。誘電体層２０及び２２は、厚さが１５０μｍであり、誘電体層２１は厚さが２００μｍである。この誘電体層２０及び２２の厚さは、表面導体層１０に形成される表面導体パターン４０ａ及び４０ｂの幅を導体損失が小さい０．３ｍｍとした場合に表面導体パターン４０ａ及び４０ｂの特性インピーダンスが５０Ω以上になる誘電体厚と、貫通孔５０の接続信頼性が確保できる誘電体厚のトレードオフにより決定される。また、誘電体層２１の厚さは、多層基板製造の容易性を考慮して決定される。
【００３３】
また、高誘電率誘電体層３０及び３１は、セラミックなどの高誘電率無機材料粉末をエポキシなどの樹脂と混合した、比誘電率が約４５のコンポジット材から構成される。高誘電率誘電体層３０及び３１の厚さは実用的な容量密度を考慮して２０μｍと、基板となる誘電体層２０〜２２の厚さよりも大幅に薄くしていることを特徴とする。この場合、基板内蔵容量の容量密度は約２０ｐＦ／ｍｍ^２となる。
【００３４】
なお、誘電体層２０，２１及び２２の比誘電率は約４．０としたが、用途に応じて４．０以上或いは４．０以下であっても構わない。更に、誘電体層２０、２１及び２２、高誘電率誘電体層３０及び３１はともに樹脂を主成分とする材料からなる構成としたが、セラミックを主成分とする材料であっても構わない。
【００３５】
また、誘電体層２０及び２２の厚さは１５０μｍとしたが、用途に応じて１５０μｍ以上或いは１５０μｍ以下であっても構わない。同様に誘電体層２１の厚さも、２００μｍ以上或いは２００μｍ以下であっても構わない。
【００３６】
更に、説明の簡便上、誘電体層を５層、導体層を５層としたが、この層数以外の任意の層数であっても構わない。
【００３７】
次に、本実施形態の高周波電力増幅器モジュールの動作を図４を参照して説明する。図４において、１０１は半導体素子１００を構成するトランジスタであり、１０２ａ及び１０２ｂは半導体素子１００に形成された受動部品である。トランジスタ１０１としてバイポーラトランジスタが用いられる。
【００３８】
電力入力端子４５ａより入力された高周波信号は、内層導体パターン４３ａ、受動部品１１０ａ、表面導体パターン４０ａ及び受動部品１０２ａを介して半導体素子１００に形成されたトランジスタ１０１のベースに伝送され、トランジスタ１０１において増幅され、表面導体パターン４０ｂ及び受動部品１１０ｂを介して電力出力端子４５ｂより出力される。
【００３９】
トランジスタ１０１の利得制御電圧或いは利得制御電流は、利得制御電源端子４５ｃに印加され、表面導体パターン４０ｃ及び受動部品１０２ｂを介してトランジスタ１０１のベースに印加される。トランジスタ１０１の駆動電圧或いは駆動電流は、駆動電源端子４５ｄに印加され、内層導体パターン４３ｂ、表面導体パターン４０ｄ、受動部品１１０ｃ及び表面導体パターン４０ｂを介してトランジスタ１０１のコレクタに印加される。トランジスタ１０１のエミッタは接地される。
【００４０】
トランジスタ１０１のベースと電力入力端子４５ａとの間は、直列の受動部品１１０ａ及び１０２ａ、導体パターン４３ａ及び４０ａ、シャント受動部品（符号なし）などにより、インピーダンス整合が実現される。同様に、トランジスタ１０１のコレクタと電力出力端子４５ｂとの間は、直列の受動部品１１０ｂ、導体パターン４０ｂ、及びシャント受動部品１２０ｄ，１３０ａ及び１３０ｂなどにより、インピーダンス整合が実現され、高周波電力増幅器モジュールとして機能する。
【００４１】
なお、説明の簡便上、利得制御電源端子４５ｃとトランジスタ１０１のベースとの間には導体パターン４０ｃ及び受動部品１０２ｂのみを直列に接続したが、利得制御回路などを構成する能動素子を直列に挿入しても構わない。また、トランジスタ１０１のエミッタを接地した回路方式としたが、ベース接地或いはエミッタフォロアなどの回路方式であっても構わない。
【００４２】
更に、トランジスタ１０１のバイポーラトランジスタは、小型化、高性能化の観点から、ＧａＡｓ，ＩｎＰ或いはＳｉＧｅなどの化合物半導体から構成されるＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が望ましいが、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）或いはＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの電界効果トランジスタであっても構わない。
【００４３】
次に、本実施形態の高周波電力増幅器モジュールの基板内蔵容量に関する効果を説明する。便宜的に、高周波電力増幅器モジュールを送信周波数が２ＧＨｚの移動体通信端末に用いた場合を例として挙げる。
【００４４】
まず、基板内蔵容量１３０ｂを形成する部分の効果を図５を用いて説明する。比較のため、図４における容量１３０ｂを容量部品（チップ容量）で構成した従来の例を図５ａに示す。容量部品１１０ｆの一端が誘電体層５２０の表面に形成された表面導体パターン５４０に接続され、容量部品１１０ｆの他端が誘電体層５２０の表面に形成された接地導体パターン５７０ａ及び貫通孔５５０を介して誘電体層５２０の裏面に形成された接地導体５７１に接続される。このような構造により、図５ｃの等価回路図に示したようなシャント容量回路が完成する。
【００４５】
次に、基板内蔵容量１３０ｂの部分を改めて図５ｂに示す。先に述べたように、内層導体層１１に形成された基板内蔵容量極板６１ｂは、貫通孔５０ｈを介して表面導体層１０に形成された表面導体パターン４０ｂに接続され、内層導体層１１の下面に設けた高誘電率誘電体層３０を介して同層の下面に形成された接地導体７２ａに対向する。この構造において、基板内蔵容量極板６１ｂ、高誘電率誘電体層３０及び接地導体７２ａにより基板内蔵容量１３０ｂが形成され、図５ｃの等価回路図に示したようなシャント容量回路が完成する。従って、図５ａ及び図５ｂに示した構造は、同等の回路である。
【００４６】
送信周波数（基本波周波数）が２ＧＨｚの高周波電力増幅器モジュールの整合回路に用いられるシャント容量部品（伝送線路と接地導体パターンとを接続する容量）は、一般に１〜５ｐＦ程度である。現在一般的に使用されている容量部品の大きさは、長さ０．６ｍｍ×幅０．３ｍｍであり、図５ａのように実装した場合、最低０．３ｍｍ^２の実装面積が必要となる。
【００４７】
一方、本実施形態では、基板内蔵容量の容量密度は前述した通り約２０ｐＦ／ｍｍ^２であるので、例えば５ｐＦを形成する基板内蔵容量極板６１ｂの面積は０．２５ｍｍ^２となり、例えば長さ０．４ｍｍ×幅０．６２５ｍｍの長方形で実現される。
【００４８】
表面導体パターン４０ｂは、一般的に特性インピーダンスが５０Ω以上かつ低導体損失を有するマイクロストリップ線路で設計するため、幅が約０．３ｍｍに設計される。このような構造により、内蔵容量極板６１ｂは殆ど表面導体パターン４０ｂの直下に配置されることになり、従って基板内蔵容量１３０ｂを形成するために表面導体層１０の部分が使われることはなく、表面導体層１０の有効利用面積は削減されない。
【００４９】
また、表面導体パターン４０ｂをマイクロストリップ線路とするために、接地導体７２ａは一般的に内層導体層１２の可能な限り全ての部分に形成される。それ故、接地導体７２ａの一部を基板内蔵容量極板６１ｂの対向極板としても、それによって内層導体層１２の有効利用面積が減少することはない。
【００５０】
以上の受動部品を多層基板に内蔵する本発明により、高周波電力増幅器モジュールの小型化が可能となる。
【００５１】
ところで、高誘電率誘電体層３０の厚さは２０μｍであり、比誘電率が誘電体層２０の厚さ１５０μｍに比べ十分に薄い。そのため、高誘電率誘電体層３０の表面導体層１０側（内層導体層１１が形成される面）が接地導体とみなされる。従って、高誘電率誘電体層３０の有無による表面導体パターン４０ｂの特性インピーダンスは、誘電体層２０の厚さ及び表面導体パターン４０ｂの幅でほぼ決定され、多層基板の一内層全面に高誘電率誘電体層が配置されることによる表面導体パターン４０ｂの設計値との相違は、無視できるほど小さい。
【００５２】
一方、基板内蔵容量極板６１ｂと貫通孔５０ｈを介して接続される表面導体パターン４０ｂの接続部とが同電位であるため、直下に基板内蔵容量極板６１ｂがある表面導体パターン４０ｂの部分は、表面導体パターン４０ｂのそれ以外の部分とは異なり、マイクロストリップ線路とは異なる設計が必要になる。
【００５３】
そのことから、基板内蔵容量１３０ｂの容量部分を拡大して示した図６において、基板内蔵容量極板６１ｂの形状が長方形である場合、表面導体パターン４０ｂの高周波信号伝送方向に平行方向の長さをＬと定義し、垂直方向の幅をＷと定義すると、Ｗ≧Ｌである方が望ましい。このようにすることにより、異なる設計が必要になる部分を少なくすることができる。しかし、Ｗ≦Ｌであっても、高周波電力増幅器モジュールの小型化に対する効果が失われることはないため、構わない。
【００５４】
次に、基板内蔵容量１３０ａを形成する部分の効果を図７を用いて説明する。比較のため、図４における基板内蔵容量１３０ａを容量部品（チップ容量）で構成した従来の例を図７ａに示す。容量部品１１０ｆの一端が誘電体層５２０の表面に形成された表面導体パターン５４０に接続され、容量部品１１０ｆの他端が誘電体層５２０の表面に形成された接地導体パターン５７０ｂ及び貫通孔５５０を介して誘電体層５２０の裏面に形成された接地導体５７１に接続される。このような構造により、図７ｃの等価回路図に示したようなシャント容量回路が完成する。
【００５５】
続いて、基板内蔵容量１３０ａの部分を改めて図７ｂに示す。先に述べたように、内層導体層１１に形成された基板内蔵容量極板６１ａは、貫通孔５０ｇを介して表面導体層１０に形成された表面導体パターン４０ｅに接続され、内層導体層１１の下面に設けた高誘電率誘電体層３０を介して同層の下面に形成された接地導体７２ａに対向する。また、表面導体パターン４０ｅは、ボンディングワイヤ１２０ｄを介して表面導体パターン４０ｂに接続される。この構造において、基板内蔵容量極板６１ａ、高誘電率誘電体層３０及び接地導体７２ａにより基板内蔵容量１３０ａが形成され、図７ｃの等価回路図に示したようなシャント容量回路が完成する。従って、図７ａ及び図７ｂに示した構造は、同等の回路である。
【００５６】
一般に、高周波電力増幅器モジュールを量産する場合、従来は、モジュール上に実装する受動部品などのばらつき、多層基板特性のばらつきを吸収するため、受動部品を実装する位置（マイクロストリップ線路への接続位置）が変えられるように設計が行なわれる。例えば、図７に示される等価回路のような、シャント容量回路を形成する場合、接地導体パターン５７０ｂは、表面導体パターン５４０に沿うように広く形成される。そして、容量部品１１０ｆを実装する位置の調整が行なわれる。この理由は、量産時に受動部品を実装するコスト、時間を考慮すると、受動部品の実装可能角度が表面導体パターン５４０に平行或いは垂直の２通りに制限されることによる。
【００５７】
一方、本実施形態では、貫通孔５０ｇを介して基板内蔵容量極板６１ａと接続される表面導体パターン４０ｅと、表面導体パターン４０ｂとをボンディングワイヤ１２０ｄ−１、１２０ｄ−２或いは１２０ｄ−３を介して接続することにより、シャント容量の表面導体パターン４０ｂへの接続点を変えることが容易となる。また、表面導体パターン４０ｅの面積は、従来の場合の表面導体パターン５７０ｂよりも小さくすることが可能である。
【００５８】
以上の受動部品を多層基板に内蔵する本発明により、高周波電力増幅器モジュールの小型化が可能となる。また、ボンディングワイヤ１２０ｄの形成角度を任意に設定することができるため、量産化が容易となる。更に、ボンディングワイヤ１２０ｄは、受動部品に比べ安価であるため、量産コスト低減が可能となる。
【００５９】
なお、表面導体パターン４０ｅ、基板内蔵容量極板６１ａ及び貫通孔５０ｇの組合せを複数形成し、ボンディングワイヤ１２０ｄを介して表面導体パターン４０ｂとを接続する表面導体パターン４０ｅを選択することにより、基板内蔵容量の容量値の調整が可能となる。
【００６０】
図８は、本実施形態の高周波電力増幅器モジュールを構成する基板内蔵容量の効果の説明図である。図８において、グラフ横軸は周波数（単位：ＧＨｚ）であり、グラフ縦軸は回路の利得（単位：ｄＢ）である。
【００６１】
さて、電力増幅器においては、基本波周波数の整数倍の周波数の高調波が発生することがある。発生した高調波は、妨害波となる。そのため、高周波電力増幅器モジュールを設計する上で、高調波に減衰を与えるフィルタ回路の設置が必要になる。
【００６２】
送信周波数（基本波周波数）が２ＧＨｚの電力増幅器では、例えば周波数が２倍の高調波に対しては、図８に示すような４ＧＨｚで減衰を持つ（通過損失の大きい）フィルタ特性が採用される。
【００６３】
従来、一般的に、上記フィルタ回路は、容量性部品と誘導性部品を直列に配置して接地し、上記容量性部品の容量値及び誘導性部品のインダクタンス値を調整し、直列共振周波数を４ＧＨｚに設定することにより実現されていた。
【００６４】
一方、本発明においては、上記容量性部品として基板内蔵容量極板６１ａ、高誘電率誘電体層３０及び接地導体７２ａによって形成される基板内蔵容量１３０ａを用い、上記誘導性部品としてボンディングワイヤ１２０ｄを用いることによって上記フィルタ回路を形成する。誘導性部品のインダクタンス値は、ボンディングワイヤ１２０ｄの本数、長さにより容易に調整が可能である。
【００６５】
更に、容量性部品が多層基板に内蔵されているため、先に図７を用いて説明したように、受動部品を多層基板表面に実装する従来の場合に比べて小型化が可能である。従って、本発明の高周波電力増幅器モジュールでは、フィルタ回路である高調波電力低減回路を容易に形成しかつ、モジュールの小型化が可能となる。
【００６６】
なお、ボンディングワイヤの材質は、低抵抗である金を主成分とするのが望ましいが、用途によってはアルミニウムやその他の導体を主成分としても構わない。また、ボンディングワイヤの太さは用途により任意に設定可能である。
【００６７】
再び図２及び図３に戻り、本実施形態では、高誘電率誘電体層３０に加えて、高誘電率誘電体層３１が誘電体層２２の上面に形成される。このように、高誘電率誘電体層３０及び３１を多層基板面内一様に配置することにより、多層基板の反りを低減することが可能である。
【００６８】
また、高誘電率誘電体層３０及び３１を誘電体層２１の上下対称の位置に配置することにより、多層基板の反りを一層低減することが可能である。ただし、用途、コスト、多層基板製造方法によっては、必ずしも高誘電率誘電体層３０及び３１を誘電体層２１の上下対称の位置に配置しなくても良い。また、高誘電率誘電体層３０及び３１のうちいずれか一方のみを配置しても構わない。
【００６９】
次に、本実施形態の高周波電力増幅器モジュールを構成する多層基板の製造方法を説明する。多層基板は、ビルドアップ法、シート積層法或いは印刷法などの一般的な多層基板製造方法により容易に作製可能であるが、便宜的に樹脂を主成分する誘電体を用いた多層基板製造方法について説明する。
【００７０】
まず、銅箔厚３μｍ、板厚０．２ｍｍの両面銅箔張ガラスエポキシ積層板に所望のドリル穴明けを行なう。この基板に超音波洗浄とアルカリ過マンガン酸液で炭化した樹脂カスを除去後、触媒付与、密着促進後無電解銅めっきを行ない、ドリル穴内壁と銅箔表面に約１５μｍの無電解銅めっき層を形成する。この基板表面に次亜塩素酸ナトリウムを主成分とする黒化処理と、ジメチルアミノボランを主成分とする還元処理によって、粗化処理を行なう。
【００７１】
この基板のドリル穴内にスクリーン印刷によりペーストタイプの熱硬化型絶縁材料を充填し、１７０℃で６０分間の熱処理により硬化させることにより誘電体層２１の貫通孔が形成される。
【００７２】
続いて、基板をバフブラシにより研磨し、余分な絶縁材料を除去する。この基板に触媒付与、密着促進後無電解銅めっきを行ない、基板表面に約１５μｍの無電解銅めっき層を形成する。次いで、同基板表面に所望のエッチングレジストを形成し、不要な銅をエッチング除去して、基板内蔵容量の極板を含む回路パターン（内層導体層１２及び１３）を有する回路板が作製される。
【００７３】
この回路板表面にロールコータを用いてペーストタイプの熱硬化型絶縁材料を基板絶縁層表面から約４０μｍ、回路パターン表面から約５μｍ塗布し、１７０℃で６０分間の熱処理により硬化さる。
【００７４】
硬化後の基板をバフブラシにより回路パターン表面が現れるまで研磨し、余分な絶縁材料を除去する。このときに回路板表面の凹凸は３μｍ以下である。この回路板の回路表面に次亜塩素酸ナトリウムを主成分とする黒化処理と、ジメチルアミノボランを主成分とする還元処理によって、粗化処理を行なう。
【００７５】
粗化処理後の回路板の片面に１８μｍ銅箔の付いた高誘電率樹脂接着剤を温度１７０℃、圧力１．５ＭＰａ、加熱加圧時間６０分のプレス条件で積層一体化することにより高誘電率誘電体層３０及び３１が形成される。この高誘電率樹脂接着剤は、１ＭＨｚの比誘電率が４５のエポキシ樹脂系接着剤である。この基板の表面に所望のエッチングレジストを形成し、不要な銅箔をエッチング除去して、コンデンサの極板を含む回路パターン（内層導体層１１）を形成する。
【００７６】
この回路板の回路表面に、次亜塩素酸ナトリウムを主成分とする黒化処理と、ジメチルアミノボランを主成分とする還元処理を施すことによって、粗化処理を行なう。
【００７７】
続いて、（１）３５μｍキャリア銅箔付き厚み３μｍの銅箔、（２）厚み８０μｍのフィラー入りガラスエポキシプリプレグを２枚、（３）回路板、（４）厚み８０μｍのフィラー入りガラスエポキシプリプレグを２枚、（５）３５μｍキャリア銅箔付き厚み３μｍの銅箔の順に重ね、温度１７０℃、圧力１．５ＭＰａ、加熱加圧時間６０分のプレス条件で積層一体化する。
【００７８】
次いで、キャリア銅箔を剥がし、不要な基板端部を切断後、この基板の表面に所望のエッチングレジストを形成し、不要な銅箔をエッチング除去して、所望の箇所にφ０．１５ｍｍの窓穴を形成する。
【００７９】
この基板表面に設けた窓穴の箇所に炭酸ガスレーザを用いて、出力パワー２６ｍＪ、パルス幅１００μｓ、ショット数６回の条件でレーザ穴明けを行なう。
【００８０】
超音波洗浄とアルカリ過マンガン酸液で炭化した樹脂カスを除去後、洗浄触媒付与、密着促進後無電解銅めっきを行ない、レーザ穴内壁と銅箔表面に約２０μｍの無電解銅めっき層を形成することにより誘電体層２０及び２２の貫通孔が形成される。この基板表面のパッドや回路パターンなど必要な箇所にエッチングレジストを形成し、不要な銅をエッチング除去して、外層回路（表面導体層１０及び裏面導体層１５）を形成する。
【００８１】
次いで、この基板表面にソルダーレジストをロールコータで３０μｍ塗布、乾燥後に露光・現像して所望の箇所にソルダーレジストを形成する。その後、３μｍの無電解ニッケルめっきと０．１μｍの無電解金めっきを外層回路パターン露出部表面層に形成して、基板内蔵容量を有する多層基板が得られる。
【００８２】
（発明の実施の形態２）
図９に、図１及び図７におけるボンディングワイヤ１２０ｄを細長い表面導体パターンに代えて構成した実施形態を示す。図９ａは、表面導体層１０及び内層導体層１１を多層基板上面側から見た透視図であり、図９ｂは、図９ａにおけるＣ−Ｃ線に沿って切断した断面図である。
【００８３】
図９において、４０ｈ及び４０ｉは細長い表面導体パターン、５０ｌ及び５０ｋは貫通孔、６１ｅは基板内蔵容量極板である。基板内蔵容量極板６１ｅ、高誘電率誘電体層３０及び接地導体７２ａにより基板内蔵容量が形成される。基板内蔵容量極板６１ｅは、表面導体パターン４０ｈに貫通孔５０ｋを介して接続されると同時に、表面導体パターン４０ｉに貫通孔５０ｌを介して接続され、表面導体パターン４０ｈ及び４０ｉは、表面導体パターン４０ｂの互いに異なる位置に接続される。
【００８４】
実施形態１ではボンディングワイヤ１２０ｄと表面導体パターン４０ｅを介して基板内蔵容量極板６１ａを表面導体パターン４０ｂに接続することにより、基板内蔵容量と表面導体パターン４０ｂとの接続部分を可変可能としたが、本実施形態では表面導体パターン４０ｈ及び４０ｉを介して基板内蔵容量極板６１ｅを表面導体パターン４０ｂに接続し、表面導体パターン４０ｈ或いは４０ｉをレーザーカットなどの手法を用いて切断することにより基板内蔵容量と表面導体パターン４０ｂとの接続部分を可変可能としている。実施形態１のようにボンディングワイヤを用いた場合、ボンディングワイヤは半田による侵食を受けるため、ボンディング領域は他の受動部品実装領域との間にソルダーレジストが必要であるのに対し、本実施形態ではソルダーレジストの必要がないため、実施形態１より小型化が可能となる。
【００８５】
本実施形態の高周波電力増幅器モジュールを構成する多層基板の製造方法は、実施形態１の場合と同様である。
【００８６】
（発明の実施の形態３）
図１０に、基板内蔵容量をトリミング（調整）可能にした実施形態を示す。図１０ａは、表面導体層１０及び内層導体層１１を多層基板上面側から見た透視図であり、図１０ｂは、図１０ａにおけるＤ−Ｄ線に沿って切断した断面図である。
【００８７】
図１０において、４０ｊは表面導体パターン、５０ｍ及び５０ｎは貫通孔、６１ｆ及び６１ｇは基板内蔵容量極板である。基板内蔵容量極板６１ｆ、高誘電率誘電体層３０及び接地導体７２ａにより基板内蔵容量が形成され、基板内蔵容量極板６１ｆは表面導体パターン４０ｂに貫通孔５０ｍを介して接続される。基板内蔵容量極板６１ｇ、高誘電率誘電体層３０及び接地導体７２ａによりトリミング用の基板内蔵容量が形成され、基板内蔵容量極板６１ｇは表面導体パターン４０ｊに貫通孔５０ｎを介して接続される。表面導体パターン４０ｊは表面導体パターン４０ｂに接続される。基板内蔵容量極板６１ｆは、基板内蔵容量極板６１ｇに比べて面積が等しいか或いは大きいことを特徴とする。
【００８８】
実施形態１及び実施形態２にて説明した図５、図７或いは図９に示される構造では、基板内蔵容量の容量値がトリミングできないのに対し、本実施形態では、基板内蔵容量極板６１ｇをトリミング用とするので、場合に応じて表面導体パターン４０ｊをレーザーカットなどの手法を用いて切断することにより、容量値のトリミングが可能である。
【００８９】
本実施形態の高周波電力増幅器モジュールを構成する多層基板の製造方法は、実施形態１の場合と同様である。
【００９０】
（発明の実施の形態４）
図１１に、２個のトリミング用基板内蔵容量極板を有する実施形態を示す。図１１ａは、表面導体層１０及び内層導体層１１を多層基板上面側から見た透視図であり、図１１ｂは、図１１ａにおけるＥ−Ｅ線に沿って切断した断面図である。
【００９１】
図１１において、４０ｋは表面導体パターン、５０ｏは貫通孔、６１ｈは基板内蔵容量極板である。基板内蔵容量極板６１ｆ、高誘電率誘電体層３０及び接地導体７２ａにより基板内蔵容量が形成され、基板内蔵容量極板６１ｆは表面導体パターン４０ｂに貫通孔５０ｍを介して接続される。基板内蔵容量極板６１ｇ、高誘電率誘電体層３０及び接地導体７２ａにより一方のトリミング用の基板内蔵容量が形成される。基板内蔵容量極板６１ｇは表面導体パターン４０ｊに貫通孔５０ｎを介して接続され、表面導体パターン４０ｊは表面導体パターン４０ｂに接続される。基板内蔵容量極板６１ｈ、高誘電率誘電体層３０及び接地導体７２ａにより他方のトリミング用の基板内蔵容量が形成される。基板内蔵容量極板６１ｈは表面導体パターン４０ｋに貫通孔５０ｏを介して接続され、表面導体パターン４０ｋは表面導体パターン４０ｂに接続される。基板内蔵容量極板６１ｆは基板内蔵容量極板６１ｇ及び６１ｈに比べて面積が等しいか或いは大きいことを特徴とする。また、表面導体パターン４０ｊと４０ｂ、表面導体パターン４０ｋと４０ｂとの接続部分は、互いに貫通孔５０ｍに対して反対側であることを特徴とする。
【００９２】
実施形態３ではトリミング用基板内蔵容量極板が１個であるのに対し、本実施形態では基板内蔵容量極板６１ｇ及び６１ｈとトリミング用基板内蔵容量極板を２個としたため、容量値のより精密なトリミングが可能となる。
【００９３】
本実施形態の高周波電力増幅器モジュールを構成する多層基板の製造方法は、実施形態１の場合と同様である。
【００９４】
（発明の実施の形態５）
図１２に、２個のトリミング用基板内蔵容量極板を有する別の実施形態を示す。図１２ａは、表面導体層１０及び内層導体層１１を多層基板上面側から見た透視図であり、図１２ｂは、図１２ａにおけるＦ−Ｆ線に沿って切断した断面図である。
【００９５】
図１２において、４０ｌ及び４０ｍは表面導体パターン、５０ｐ及び５０ｑは貫通孔、６１ｉ及び６１ｊは基板内蔵容量極板である。基板内蔵容量極板６１ｆ、高誘電率誘電体層３０及び接地導体７２ａにより基板内蔵容量が形成され、基板内蔵容量極板６１ｆは表面導体パターン４０ｂに貫通孔５０ｍを介して接続される。基板内蔵容量極板６１ｉ、高誘電率誘電体層３０及び接地導体７２ａにより一方のトリミング用基板内蔵容量が形成される。基板内蔵容量極板６１ｉは表面導体パターン４０ｌに貫通孔５０ｐを介して接続され、表面導体パターン４０ｌは表面導体パターン４０ｂに接続される。基板内蔵容量極板６１ｊ、高誘電率誘電体層３０及び接地導体７２ａにより他方のトリミング用基板内蔵容量が形成される。基板内蔵容量極板６１ｊは表面導体パターン４０ｍに貫通孔５０ｑを介して接続され、表面導体パターン４０ｍは表面導体パターン４０ｂに接続される。基板内蔵容量極板６１ｆは基板内蔵容量極板６１ｉ及び６１ｊに比べて面積が等しいか或いは大きいことを特徴とする。
【００９６】
本実施形態では、表面導体パターン４０ｌと４０ｂ、表面導体パターン４０ｍと４０ｂとの接続部分は、互いに貫通孔５０ｍに対して同じ側であることを特徴とする。本実施形態も基板内蔵容量極板６１ｉ及び６１ｊとトリミング用基板内蔵容量極板を２個としたため、実施形態４の場合と同様、容量値のより精密なトリミングが可能となる。
【００９７】
本実施形態の高周波電力増幅器モジュールを構成する多層基板の製造方法は、実施形態１の場合と同様である。
【００９８】
（発明の実施の形態６）
図１３に、２個の基板内蔵容量極板を有する実施形態を示す。図１３ａは、表面導体層１０及び内層導体層１１を多層基板上面側から見た透視図であり、図１３ｂは、図１３ａにおけるＧ−Ｇ線に沿って切断した断面図である。
【００９９】
図１３において、基板内蔵容量極板６１ｇ、高誘電率誘電体層３０及び接地導体７２ａにより一方の基板内蔵容量が形成される。基板内蔵容量極板６１ｇは表面導体パターン４０ｊに貫通孔５０ｎを介して接続され、表面導体パターン４０ｊは表面導体パターン４０ｂに接続される。基板内蔵容量極板６１ｈ、高誘電率誘電体層３０及び接地導体７２ａにより、他方の基板内蔵容量が形成される。基板内蔵容量極板６１ｈは表面導体パターン４０ｋに貫通孔５０ｏを介して接続され、表面導体パターン４０ｋは表面導体パターン４０ｂに接続される。表面導体パターン４０ｊと４０ｂ、表面導体パターン４０ｋと４０ｂとの接続部分は互いに貫通孔５０ｍに対して反対側であることを特徴とする。
【０１００】
本実施形態のトリミングに関する効果は実施形態３と同様であるが、レーザーカットなどによるトリミングを行なわない場合は、表面導体パターン４０ｂの両側に同程度の大きさの基板内蔵容量が接続されることにより、回路の高周波特性の向上が可能となる。
【０１０１】
本実施形態の高周波電力増幅器モジュールを構成する多層基板の製造方法は、実施形態１の場合と同様である。
【０１０２】
（発明の実施の形態７）
図１４及び図１５に、多層基板上面側の高誘電率誘電体層に加えて、多層基板裏面側の高誘電率誘電体層にも基板内蔵容量極板を形成した実施形態を示す。図１４は、本実施形態の斜視層構成図であり、図１５は、図１４におけるＨ−Ｈ線に沿って切断した断面図である。
【０１０３】
図１４及び図１５において、１４は内層導体層、５０ｒ、５０ｓ、５０ｔ及び５０ｕは貫通孔、６３ａ及び６３ｂは、内層導体層１３に形成された基板内蔵容量極板、６４ａ及び６４ｂは、内層導体層１４に形成された基板内蔵容量極板である。
【０１０４】
本実施形態の積層構造は、高誘電率誘電体層３１と誘電体層２２との間に内層導体層１４を有し、受動部品１１０ａ及び１１０ｂを有さない点を除いて、上記実施の形態１と基本的に同様である。
【０１０５】
また、本実施形態の高周波電力増幅器モジュールの構造は次の点を除いて、実施形態１と基本的に同様である。基板内蔵容量極板６３ａ、高誘電率誘電体層３１及び基板内蔵容量極板６４ａにより一方の新たな基板内蔵容量が形成され、基板内蔵容量極板６３ｂ、高誘電率誘電体層３１及び基板内蔵容量極板６４ｂにより他方の新たな基板内蔵容量が形成される。
【０１０６】
裏面導体層１５に形成された高周波電力入力端子４５ａは、貫通孔５０ｒを介して基板内蔵容量極板６４ａに接続され、基板内蔵容量極板６３ａは、貫通孔５０ｓを介して表面導体層１０に形成された表面導体パターン４０ａに接続される。この接続により、電力入力端子４５ａと表面導体パターン４０ａの間に上記の一方の新たな基板内蔵容量が図４における受動部品（容量性部品）１１０ａに代わって接続されることになる。なお、表面導体パターン４０ａは、ボンディングワイヤ１２０ａを介して半導体素子１００表面に形成された電力入力電極部（図示せず）に接続される。
【０１０７】
半導体素子１００表面に形成された電力出力電極部（図示せず）は、ボンディングワイヤ１２０ｂを介して表面導体層１０に形成された表面導体パターン４０ｂに接続される。表面導体パターン４０ｂは、貫通孔５０ｔを介して基板内蔵容量極板６３ｂに接続され、基板内蔵容量極板６４ｂは、貫通孔５０ｕを介して裏面導体層１５に形成された電力出力端子４５ｂに接続される。この接続により、表面導体パターン４０ｂと電力出力端子４５ｂの間に上記の他方の新たな基板内蔵容量が図４における受動部品（容量性部品）１１０ｂに代わって接続されることになる。
【０１０８】
本実施形態において、高誘電率誘電体層３１は、高誘電率誘電体層３０より比誘電率が同等以上であることを特徴とする。
【０１０９】
本実施形態の高周波電力増幅器モジュールの動作は、実施形態１と基本的に同様である。
【０１１０】
本実施形態の効果は、上記実施の形態１により得られる効果に加え、次の効果がある。即ち、本実施形態では、実施形態１において表面導体層１０上に実装された受動部品１１０ａ及び１１０ｂを基板内蔵容量としているため、更なるモジュールの小型化が可能である。
【０１１１】
送信周波数（基本波周波数）が２ＧＨｚの高周波電力増幅器モジュールの整合回路に用いられる直流電流遮断用の直列容量部品は、一般に１０〜２０ｐＦ程度である。高誘電率誘電体層３１の比誘電率が約４５であり、容量密度が約２０ｐＦ／ｍｍ^２とすると、例えば２０ｐＦの容量を形成する基板内蔵容量極板６３ａ（６３ｂ）の面積は１．０ｍｍ^２となり、例えば１．０ｍｍ×１．０ｍｍの正方形で実現される。しかし、一般的に直列容量は、整合回路に用いられるシャント容量（伝送線路と接地導体パターンとを接続する容量）に比べ容量値精度が低くても高周波電力増幅器モジュールの性能を低下させることが殆どないため、高誘電率誘電体層３１には、誘電率にばらつきがありながらも高い誘電率が得られる誘電体を用いることが望ましく、従って、高誘電率誘電体層３１の容量密度は、高誘電率誘電体層３０と同等以上であることが望ましい。
【０１１２】
なお、利得制御電源端子に配置されているシャント容量（バイパス容量）は一般的に１００ｐＦ程度以上であるが、上記の直列容量の場合と同様に、整合回路に用いられるシャント容量に比べ容量値精度が低くても高周波電力増幅器モジュールの性能を低下させることは殆どない。
【０１１３】
ところで、基板内蔵容量極板６３ｂと表面導体パターン４０ｂとを接続する貫通孔５０ｔのような２枚の誘電体層を通る貫通孔の有するインダクタンス値は一般的に約０．１ｎＨであり、抵抗値は約０．１Ωである。このような貫通孔を数ｐＦの基板内蔵容量と直列に配置すると、貫通孔の有するインダクタンス値及び抵抗値の影響を考慮することが必要になってくる。
【０１１４】
一方、直列容量やバイパス容量のように１０ｐＦ程度以上の基板内蔵容量と直列に配置しても、貫通孔の有するインダクタンス値の影響は殆ど無視することができる。従って、数ｐＦの容量を必要とする整合回路のシャント用基板内蔵容量は貫通孔が短くなる多層基板表面側に配置し、１０ｐＦ程度以上の基板内蔵容量は多層基板裏面側に配置することが望ましい。
【０１１５】
従って、本実施形態では、受動部品を多層基板の複数の層に内蔵しかつ、多層基板表面側の高誘電率誘電多層の容量密度を多層基板裏面側の高誘電率誘電多層より大きくすることにより、モジュールの更なる小型化が可能となる。
【０１１６】
本実施形態の高周波電力増幅器モジュールを構成する多層基板の製造方法は、実施形態１の場合と同様である。
【０１１７】
（発明の実施の形態８）
図１６は、本発明を移動体通信端末に適用した実施形態の回路図であり、図１７は、同移動体通信端末の一部分の断面図である。
【０１１８】
図１６において、２００はマイクロホン、２１０はベースバンド信号処理装置、２２０は局部発信器、２３０ａ及び２３０ｂはミキサ、２４０は利得可変増幅器、２５０ａ及び２５０ｂはフィルタ、２６０はダイプレクサ、２７０はアンテナ、２８０は低雑音増幅器、２９０はスピーカである。また、利得可変増幅器２４０、高周波電力増幅器モジュール１及びフィルタ２５０ａにより送信の高周波回路２が構成される。高周波電力増幅器モジュール１は、実施形態１〜７のいずれでも良い。
【０１１９】
図１７において、４２０、４２１及び４２２は誘電体層、４３０及び４３１は高誘電率誘電体層、４４３ａは内層導体パターン、４６１ａ、４６１ｂ、４６２ａ及び４６２ｂは基板内蔵容量極板、４５０ａ、４５０ｂ、４５０ｃ、４５０ｄ及び４５０ｅは貫通孔である。
【０１２０】
本実施形態では、多層基板で構成される高周波電力増幅器モジュール１を初め、図１６に示す各部が大型の多層基板の上に搭載されている。そのような大型の多層基板はマザーボードとなるものであるが、その積層構造は、実施形態１〜７の多層基板と基本的に同様である。以下に、本実施形態の移動体通信端末を構成するマザーボードの高周波回路２の部分の構造を説明する。
【０１２１】
図１７において、基板内蔵容量極板４６２ａ、高誘電率誘電体層４３０及び基板内蔵容量極板４６１ａにより一方の基板内蔵直列容量が形成され、同様に、基板内蔵容量極板４６１ｂ、高誘電率誘電体層４３０及び基板内蔵容量極板４６２ｂにより他方の基板内蔵直列容量が形成される。
【０１２２】
利得可変増幅器２４０の電力出力端子（符号なし）は貫通孔４５０ａ、内層導体パターン４４３ａ及び貫通孔４５０ｂを介して上記一方の基板内蔵直列容量に接続され、基板内蔵容量極板４６１ａは貫通孔４５０ｃを介して高周波電力増幅器モジュール１の電力入力端子（符号なし）に接続される。
【０１２３】
高周波電力増幅器モジュール１の電力出力端子（符号なし）は、貫通孔４５０ｄを介して上記他方の基板内蔵直列容量に接続され、基板内蔵容量極板４６２ｂは、貫通孔４５０ｅを介してフィルタ２５０ａの電力入力端子（符号なし）に接続される。
【０１２４】
なお、本実施形態の移動体通信端末を構成するマザーボードは、マザーボード表面上に実装された高周波電力増幅器モジュール１などの高周波部品の直下を含む部分に少なくとも１個以上の基板内蔵容量極板を有することを特徴とする。
【０１２５】
次に、本実施形態の移動体通信端末の動作を説明する。マイクロホン２００を介して入力された音声は、ベースバンド信号処理装置２１０にて変換され、局部発信器２２０で生成された局部発振信号とミキサ２３０ａで合成され、利得可変増幅器２４０を介して高周波電力増幅器モジュール１に入力される。高周波電力増幅器モジュール１で増幅された信号はフィルタ２５０ａを介してダイプレクサ２６０に入力され、アンテナ２７０を介して電波として送信される。
【０１２６】
一方、アンテナ２６０を介して受信された電波は、信号としてダイプレクサ２６０に入力され、フィルタ２５０ｂを介して低雑音増幅器２８０に入力される。低雑音増幅器２８０から出力された信号は、局部発信器２２０で生成された局部発振信号とミキサ２３０ｂで合成され、ベースバンド信号処理装置２１０にて変換されてスピーカ２９０から音声として出力される。
【０１２７】
次に、本実施形態の効果を説明する。本実施形態の移動体通信端末を構成するマザーボードでは、高周波電力増幅器モジュール１の電力入力端子と利得可変増幅器２４０とを一方の基板内蔵直列容量を介して接続し、高周波電力増幅器モジュール１の電力出力端子とフィルタ２５０ａとを他方の基板内蔵直列容量を介して接続しているため、高周波電力増幅器モジュール１の入力整合回路及び出力整合回路に配置される直列電流遮断用の直列容量（実施形態１の場合は、図４における受動部品１１０ａ及び１１０ｂ）が必要なくなり、高周波電力増幅器モジュール１の小型化が可能となる。
【０１２８】
更に、上記直列電流遮断用の直列容量が基板内蔵直列容量としてマザーボードのうち高周波電力増幅器モジュール１が実装される部分の直下を含む部分に形成されるため、マザーボード表面導体層の有効利用面積を削減することなく、送信の高周波回路２の面積を小にすることが可能となる。
【０１２９】
なお、本実施形態のマザーボードでは、マザーボード上に実装される高周波部品間を接続する直列電流遮断用の直列容量のみならず、マザーボード上に実装される高周波部品内に配置される任意の受動部品、例えばバイパス容量などを基板内蔵容量とすることも可能である。そのように構成することにより、上記と同等の効果が得られることは言うまでもない。
【０１３０】
本実施形態の移動体通信端末を構成する多層基板の製造方法は、実施形態１の場合と同様である。
【０１３１】
（発明の実施の形態９）
図１８に、自動利得制御装置を備えた移動体通信端末の実施形態を示す。図１９は、同移動体通信端末の一部分の断面図である。
【０１３２】
図１８において、３００はカプラ、３１０は自動利得制御装置、３は高周波電力増幅器モジュール１及びカプラ３００より構成される高周波回路である。
【０１３３】
図１９において、４４０ａ、４４０ｂ及び４４０ｃは表面導体パターン、４６１ｃ及び４６２ｃは基板内蔵容量極板、４５０ｆ、４５０ｇ及び４５０ｈは貫通孔である。
【０１３４】
本実施形態を構成する多層基板（マザーボード）の積層構造は、上記実施の形態１乃至実施の形態８と基本的に同様である。
【０１３５】
本実施形態の移動体通信端末を構成するマザーボードの構造を説明する。図１９において、基板内蔵容量極板４６１ｃ、高誘電率誘電体層４３０及び基板内蔵容量極板４６２ｃにより基板内蔵容量が形成される。高周波電力増幅器モジュール１の電力出力端子（符号なし）は貫通孔４５０ｆを介して基板内蔵容量極板４６１ｃに接続され、基板内蔵容量極板４６１ｃは貫通孔４５０ｇを介して表面導体パターン４４０ｂに接続され、表面導体パターン４４０ｂはフィルタ２５０ａの電力入力端子（図示せず）に接続される。
【０１３６】
一方、基板内蔵容量極板４６２ｃは貫通孔４５０ｈを介して表面導体パターン４４０ｃに接続され、表面導体パターン４４０ｃは自動利得制御装置３１０の信号入力端子（図示せず）に接続される。このようにして、カプラ３００の容量が上記の基板内蔵容量によって構成される。
【０１３７】
なお、本実施形態を構成するマザーボードは、マザーボード表面上に実装された高周波電力増幅器モジュール１などの高周波部品の直下を含む部分に少なくとも１個以上の基板内蔵容量極板を有することを特徴とする。
【０１３８】
次に、本実施形態の移動体通信端末の動作を説明する。マイクロホン２００を介して入力された音声はベースバンド信号処理装置２１０にて変換され、局部発信器２２０で生成された局部発振信号とミキサ２３０ａで合成され、利得可変増幅器２４０を介して高周波電力増幅器モジュール１に入力される。高周波電力増幅器モジュール１で増幅された信号はカプラ３００に入力され、フィルタ２５０ａを介してダイプレクサ２６０に入力され、アンテナ２７０を介して電波として送信される。
【０１３９】
一方、カプラ３００を構成する容量を介して出力される信号は、自動利得制御装置３１０を介して利得可変増幅器２４０に入力され、高周波電力増幅器モジュール１の出力電力に応じて帰還をかけ、アンテナ２７０から送信される電波の電力を調整する。
【０１４０】
また、アンテナ２７０を介して受信された電波は、信号としてダイプレクサ２６０に入力され、フィルタ２５０ｂを介して低雑音増幅器２８０に入力される。低雑音増幅器２８０から出力された信号は、局部発信器２２０で生成された局部発振信号とミキサ２３０ｂで合成され、ベースバンド信号処理装置２１０にて変換されてスピーカ２９０から音声として出力される。
【０１４１】
次に、本実施形態の移動体通信端末の効果を説明する。本実施形態の移動体通信端末は、実施形態８に加えてカプラ３００及び自動利得制御装置３１０による帰還ループを有することにより、アンテナ２７０から送信される電波の電力を調整することが可能となる。更に、カプラ３００は基板内蔵直列容量としてマザーボードのうち高周波電力増幅器モジュール１或いは他の高周波部品が実装される部分の直下を含む部分に形成されるため、マザーボード表面導体層の有効利用面積を削減することなく、高周波電力増幅器モジュール１及びカプラ３００より構成される高周波回路３の実現が可能となる。即ち、本実施形態の移動体通信端末では、カプラ３００の容量を基板内蔵容量としてマザーボード内に形成するため、マザーボード表面導体層の有効利用面積を削減することなく、高機能化が可能となる。
【０１４２】
本実施形態の移動体通信端末を構成する多層基板の製造方法は、実施形態１の場合と同様である。
【０１４３】
以上に説明した各実施形態では、本発明の受動素子内蔵基板と、それを用いた、移動体通信用端末に用いられる高周波電力増幅器モジュール及び移動体通信端末を構成する高周波回路部分を採り上げた。本発明の受動素子内蔵基板の適用は、それらモジュールや回路に限定されるものではなく、高周波で動作するルータなどの回路或いはＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などに適応することが可能である。
【０１４４】
【発明の効果】
本発明によれば、多層基板の表面の有効利用面積を削減することなく受動素子が多層基板に内蔵されるので、受動素子内蔵基板の小型化が可能になる。更に、受動素子が薄い高誘電率誘電体層を挟んで形成されるので受動素子内蔵基板の薄型化が可能になる。また、接続位置の調整或いはトリミングが可能になるので、本発明の受動素子内蔵基板及びそれを用いた高周波回路モジュールの量産化が容易となる。
【図面の簡単な説明】
【図１】本発明に係る受動素子内蔵基板及びそれを用いた高周波回路の第１の発明の実施の形態を説明するための斜視層構成図。
【図２】図１の第１の実施形態をＡ−Ａ線に沿って切断した断面図。
【図３】図１の第１の実施形態をＢ−Ｂ線に沿って切断した断面図。
【図４】第１の実施形態の高周波回路を説明するための回路図。
【図５】第１の実施形態における基板内蔵容量の効果の説明するための図。
【図６】第１の実施形態における基板内蔵容量の効果の説明するための別の図。
【図７】第１の実施形態における基板内蔵容量の効果の説明するための更に別の図。
【図８】第１の実施形態における基板内蔵容量の効果の説明するための曲線図。
【図９】本発明の第２の発明の実施の形態を説明するための構造図。
【図１０】本発明の第３の発明の実施の形態を説明するための構造図。
【図１１】本発明の第４の発明の実施の形態を説明するための構造図。
【図１２】本発明の第５の発明の実施の形態を説明するための構造図。
【図１３】本発明の第６の発明の実施の形態を説明するための構造図。
【図１４】本発明の第７の発明の実施の形態を説明するための斜視層構成図。
【図１５】図１４の第７の実施形態をＨ−Ｈ線に沿って切断した断面図。
【図１６】本発明の第８の発明の実施の形態を説明するための回路図。
【図１７】本発明の第８の発明の実施の形態を説明するための断面図。
【図１８】本発明の第６の発明の実施の形態を説明するための回路図。
【図１９】本発明の第６の発明の実施の形態を説明するための断面図。
【符号の説明】
１…高周波電力増幅器モジュール、２，３…高周波回路、１０…表面導体層、１１〜１４…内層導体層、１５…裏面導体層、２０〜２２…誘電体層、３０，３１…高誘電率誘電体層、４０…表面導体パターン、４３…内層導体パターン、４５ａ…電力入力端子、４５ｂ…電力出力端子、４５ｃ…利得制御電源端子、４５ｄ…駆動電源端子、５０…貫通孔、６１，６３，６４…基板内蔵容量極板、７２，７５…接地導体、１００…半導体素子、１０１…トランジスタ、１０２，１１０…受動部品、１２０…ボンディングワイヤ、１３０…基板内蔵容量。

Claims (10)

1. 複数の誘電体層を積層してなる多層基板を具備し、
   該複数の誘電体層の内の第１の誘電体層は該多層基板の表面を有し、該第１の誘電体層に接する第２の誘電体層の誘電率は該第１の誘電体層よりも高く、かつ厚さは該第１の誘電体層よりも薄く、
   該第１の誘電体層と該第２の誘電体層の間に第１の容量極板が配置され、
   該第２の誘電体層の、該第１の容量極板が配置されている面とは反対側の面に接地導体が配置され、
   該第１の容量極板と該接地導体と上記第２の誘電体層とで容量性部品が形成されていることを特徴とする受動部品内蔵基板。
2. 上記多層基板の表面に第１の導体パターンが配置され、
   上記第１の容量極板と該第１の導体パターンの間に該第１の容量極板と該第１の導体パターンを電気的に接続するための第１の貫通孔を備えていることを特徴とする請求項１に記載の受動部品内蔵基板。
3. 該第１の導体パターンと上記接地導体とによりマイクロストリップ線路が形成されていることを特徴とする請求項２に記載の受動部品内蔵基板。
4. 上記多層基板の表面に第２の導体パターンが配置され、
   上記第１の容量極板と該第２の導体パターンの間に該第１の容量極板と該第２の導体パターンを電気的に接続するための第２の貫通孔を備えていることを特徴とする請求項１に記載の受動部品内蔵基板。
5. 上記多層基板の表面に第３の導体パターンが配置され、
   上記第２の導体パターンと該第３の導体パターンとがボンディングワイヤを介して接続されていることを特徴とする請求項４に記載の受動部品内蔵基板。
6. 上記多層基板の表面に第３の導体パターンが配置され、
   上記第２の導体パターンと該第３の導体パターンとで導体が連続していることを特徴とする請求項４に記載の受動部品内蔵基板。
7. 該多層基板の裏面を有する第３の誘電体層と上記第２の誘電体層との間に第４の誘電体層を上記第２の誘電体層側に介在して第５の誘電体層が配置されており、
   該第５の誘電体層の誘電率が該第２の誘電体層と同じか又はそれ以上であることを特徴とする請求項１に記載の受動部品内蔵基板。
8. 上記第２の誘電体層と上記第５の誘電体層とは、上記積層基板の中心に対して対称の位置に配置されていることを特徴とする請求項７に記載の受動部品内蔵基板。
9. 第２の容量極板及び第３の容量極板が上記第５の誘電体層を挟んで配置され、
   該第２の容量極板と該第３の容量極板と該第５の誘電体層とで容量性部品が形成されていることを特徴とする請求項８に記載の受動部品内蔵基板。
10. 複数の誘電体層を積層してなる多層基板を具備し、
    該複数の誘電体層の内の第１の誘電体層は該多層基板の表面を有し、該第１の誘電体層に接する第２の誘電体層の誘電率は該第１の誘電体層よりも高く、かつ厚さは該第１の誘電体層よりも薄く、
    該第１の誘電体層と該第２の誘電体層の間に容量極板が配置され、
    該第２の誘電体層の、該容量極板が配置されている面とは反対側の面に接地導体が配置され、
    該容量極板と該接地導体と上記第２の誘電体層とで容量性部品が形成され、
    上記多層基板の表面に、高周波信号を扱う半導体素子を含む能動部品が搭載されていることを特徴とする高周波回路モジュール。

Images