CN113725089B - 芯片封装结构的制作方法 - Google Patents

芯片封装结构的制作方法 Download PDF

Info

Publication number
CN113725089B
CN113725089B CN202010230898.7A CN202010230898A CN113725089B CN 113725089 B CN113725089 B CN 113725089B CN 202010230898 A CN202010230898 A CN 202010230898A CN 113725089 B CN113725089 B CN 113725089B
Authority
CN
China
Prior art keywords
layer
conductive
forming
die
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010230898.7A
Other languages
English (en)
Other versions
CN113725089A (zh
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202010230898.7A priority Critical patent/CN113725089B/zh
Publication of CN113725089A publication Critical patent/CN113725089A/zh
Application granted granted Critical
Publication of CN113725089B publication Critical patent/CN113725089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种芯片封装结构的制作方法，在裸片上设置电连接件，电连接件包括第一导电部、第二导电部以及连接第一导电部与第二导电部的连接部，第一导电部电连接于裸片的背面，第二导电部与裸片的活性面基本处于同一平面；形成塑封裸片与电连接件的第一塑封层，电连接件的第二导电部以及裸片的活性面暴露在第一塑封层外；在裸片的活性面、电连接件的第二导电部以及第一塑封层上形成线路层，线路层包括再布线层，再布线层至少电连接第二导电部与背部接地内焊盘。利用电连接件实现了裸片活性面的特定电连接点位置进行背面接地。

Description

芯片封装结构的制作方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片封装结构的制作方法。
背景技术
近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。在电力芯片(power module)中，需要将裸片活性面的特定电连接点位置进行背面接地。
有鉴于此，本发明提供一种新的芯片封装结构的制作方法，以封装电力芯片。
发明内容
本发明的发明目的是提供一种芯片封装结构的制作方法，以封装电力芯片。
为实现上述目的，本发明提供一种芯片封装结构的制作方法，包括：
提供载板和多个裸片，每一所述裸片包括相对的活性面与背面，所述活性面具有内焊盘以及覆盖所述内焊盘的保护层，所述内焊盘至少包括一个背部接地内焊盘；将各个所述裸片的活性面固定于所述载板；
提供多个电连接件，所述电连接件包括第一导电部、第二导电部以及连接所述第一导电部与所述第二导电部的连接部；将每个所述电连接件设置于每个所述裸片上，所述第一导电部电连接于所述裸片的背面，所述第二导电部设置于所述载板的表面；
在所述载板表面形成包埋各个所述裸片与各个所述电连接件的第一塑封层；去除所述载板；
在各个所述裸片的活性面、各个所述电连接件的第二导电部以及所述第一塑封层上形成线路层以形成包含多个裸片的封装中间结构，所述线路层包括再布线层，所述至少再布线层电连接所述第二导电部与所述背部接地内焊盘；
切割所述封装中间结构形成多个芯片封装结构，每个芯片封装结构中包含一个裸片。
可选地，所提供的多个电连接件布置在一第一支撑板上。
可选地，所述电连接件呈H状，和/或所述电连接件通过切割、冲压、刻蚀、压印中的至少一种方法形成。
可选地，在各个所述裸片的活性面、各个所述电连接件的第二导电部以及所述第一塑封层上形成线路层包括：
在各个所述裸片的内焊盘、保护层、各个所述裸片之间的第一塑封层以及各个所述电连接件的第二导电部上形成所述再布线层；
在所述再布线层上形成导电凸柱。
可选地，所述再布线层包括两层或两层以上。
可选地，还包括：在所述导电凸柱上形成焊球，所述焊球为外引脚。
可选地，还包括：在所述导电凸柱上形成抗氧化层。
可选地，在所述再布线层上形成导电凸柱包括：
在所述再布线层的金属块上形成导电凸柱；
在所述导电凸柱上以及相邻导电凸柱之间形成第二介电层，所述第二介电层为无机材料；
抛光所述第二介电层直至暴露出所述导电凸柱。
可选地，在所述再布线层上形成导电凸柱包括：
在所述再布线层的金属块上形成导电凸柱；
在相邻导电凸柱之间形成第二介电层，所述第二介电层的上表面与所述导电凸柱的上表面齐平，所述第二介电层为有机材料。
可选地，在所述再布线层上形成导电凸柱包括：
在所述再布线层上形成第二介电层；
在所述第二介电层内形成若干第三开口，所述第三开口暴露所述再布线层的金属块；
在所述第二介电层上以及所述第三开口内形成导电材料层；
抛光所述导电材料层直至所述第二介电层露出，所述第三开口内的导电材料层形成导电凸柱。
可选地，在所述再布线层上形成导电凸柱包括：
在所述再布线层的金属块上形成导电凸柱，在所述再布线层上形成包埋所述导电凸柱的第二塑封层；
减薄所述第二塑封层直至暴露出所述导电凸柱。
可选地，所述裸片的背面设置有导电层，和/或所述第一导电部与所述裸片的背面之间设置有导电胶。
可选地，所述导电胶包括纳米铜/导电聚合物复合材料。
可选地，所述纳米铜/导电聚合物复合材料中，所述导电聚合物为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种，和/或所述纳米铜的粒径小于800nm。
可选地，所述纳米铜的粒径的范围为200nm～500nm。
可选地，所述保护层的材质为绝缘树脂材料、二氧化硅、氮化硅中的至少一种。保护层能起到绝缘作用，且在形成第一塑封层以及研磨第一塑封层过程中，硬度能满足保护内焊盘以及裸片内的电互连结构不受损坏即可，本发明不限定保护层的具体材质。
可选地，将各个所述裸片的活性面固定于所述载板步骤中，所述护层内具有暴露所述内焊盘的第一开口；或所述形成线路层步骤中在所述护层内形成暴露所述内焊盘的第一开口。
与现有技术相比，本发明的有益效果在于：
在裸片上设置电连接件，电连接件包括第一导电部、第二导电部以及连接第一导电部与第二导电部的连接部，第一导电部电连接于裸片的背面，第二导电部与裸片的活性面基本处于同一平面；形成塑封裸片与电连接件的第一塑封层，电连接件的第二导电部以及裸片的活性面暴露在第一塑封层外；在裸片的活性面、电连接件的第二导电部以及第一塑封层上形成线路层，线路层包括再布线层，再布线层至少电连接第二导电部与背部接地内焊盘。利用电连接件实现了裸片活性面的特定电连接点位置进行背面接地。
附图说明
图1是本发明第一实施例的芯片封装结构的截面结构示意图。
图2是一种电连接件的俯视图；
图3是图1中的芯片封装结构的制作方法的流程图；
图4至图14是图3中的流程对应的中间结构示意图；
图15是本发明第二实施例的芯片封装结构中的电连接件的俯视图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
裸片11 电连接件12
裸片活性面11a 裸片背面11b
内焊盘110 保护层111
第一塑封层10 第一导电部12a
第二导电部12b 连接部12c
线路层13 外引脚13a
金属块131a 第二塑封层133
导电凸柱132 抗氧化层134
芯片封装结构1a 载板2
第一开口111a 第一支撑板3
第二支撑板4 第一介电层131b
第二介电层132b 封装中间结构1
再布线层131 背部接地内焊盘110a
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的芯片封装结构的截面结构示意图。
参照图1所示，芯片封装结构1a包括：
一裸片11，裸片11包括相对的活性面11a与背面11b，活性面11a具有内焊盘110以及保护层111，保护层111暴露内焊盘110的部分区域，内焊盘110至少包括一个背部接地内焊盘110a；
一电连接件12，电连接件12包括第一导电部12a、第二导电部12b以及连接第一导电部12a与第二导电部12b的连接部12c；第一导电部12a电连接于裸片11的背面11b；
第一塑封层10，包覆裸片11与电连接件12，电连接件12的第二导电部12b以及裸片11的活性面11a暴露在第一塑封层10外；
线路层13，线路层13位于裸片11的活性面11a、电连接件12的第二导电部12b以及第一塑封层10上，线路层13包括再布线层131，再布线层131至少电连接第二导电部12b与背部接地内焊盘110a。
裸片11中可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。裸片活性面11a的内焊盘110与电互连结构连接，用于将各个器件的电信号输入/输出。背部接地内焊盘110a用于与裸片11的背面11b电连接。裸片11可以为电力芯片。
保护层111为绝缘材质，具体可以为绝缘树脂材料、二氧化硅、氮化硅中的至少一种。绝缘树脂材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)以及PBO(Polybenzoxazole)等。
图2是一种电连接件的俯视图。参照图2所示，电连接件12俯视呈矩形。
参照图1所示，电连接件12的竖剖面呈半凸状，用于容纳裸片11。电连接件12的材质可以为导电性能佳且具有一定硬度的金属，例如铜。
图1所示实施例中，第一导电部12a、第二导电部12b分别与连接部12c之间的角度为直角。一些实施例中，第一导电部12a、第二导电部12b分别与连接部12c之间的角度可以为钝角。
一些实施例中，第一导电部12a与裸片11的背面11b之间可以设置有导电胶，以实现两者的电连接。导电胶可以包括纳米铜/导电聚合物复合材料。
纳米铜/导电聚合物复合材料中，导电聚合物可以为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种。导电聚合物是由具有共扼π-键的高分子经化学或电化学“掺杂”使其由绝缘体转变为导体，其本身就具有很好的导电特性，在添加纳米铜后导电性进一步增强。
铜材料为导电性最为优良的金属材料之一，并且当铜的尺度降低到纳米级时，其由于材料比表面积大，表面活性能高，具有更为优良的导电导热特性。优选地，纳米铜为球状，粒径小于800nm；进一步优选地，纳米铜的粒径的范围为200nm～500nm。这是因为：纳米铜材料的比表面积随着材料的粒径减小而增大，材料的导电导热特性随之增强；当粒径减小到800nm以下时，材料具有优良的导电导热特性；然而，当粒径继续减小到200nm以下时，纳米材料的造价提高显著，会影响封装的经济效益，并且纳米铜的粒径减小到200nm以下时，纳米铜颗粒的表面能增大，颗粒之间容易团聚形成更大的颗粒，会有损于复合材料的导电导热性能。
优选地，纳米铜/导电聚合物复合材料中，纳米铜的添加量大于5wt％。
一些实施例中，第一导电部12a与裸片11的背面11b之间可以直接接触，以实现两者的电连接。
一些实施例中，裸片11的背面11b还可以设置有导电层。导电层的材质可以为铜。铜层与裸片11的背面11b之间还可以具有钛层，以提高裸片背面11b与铜层之间的黏附性。
图1所示实施例中，电连接件12的连接部12c与裸片11之间无间隙，其它实施例中，两者之间也可以具有间隙，以使第一塑封层10进入，提高电连接件12与裸片11之间连接的牢固度。
第一塑封层10的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。
再布线层131为扇出线路(fan-out)。图1所示实施例中，再布线层131包括金属块131a以及相邻金属块131a之间的第二塑封层133，具有一层。其它实施例中，再布线层131可以包括两层或两层以上。若干金属块131a中，除了部分数目的金属块131a电连接第二导电部12b与背部接地内焊盘110a外，还有部分数目的金属块131a电连接一个或多个用于实现其它功能的内焊盘110。
图1所示实施例中，导电凸柱132为外引脚13a。导电凸柱132的材料可以为铜等金属，其上可以具有抗氧化层134。其它实施例中，导电凸柱132上可以设置焊球，焊球为外引脚13a。
参照图1所示，芯片封装结构1a利用电连接件12实现了裸片活性面11a的特定电连接点位置(背部接地内焊盘110a)进行背面11b接地。
本发明一实施例提供了图1中的芯片封装结构1a的制作方法。图3是制作方法的流程图。图4至图14是图3中的流程对应的中间结构示意图。
首先，参照图3中的步骤S1、图4与图5所示，提供载板2和多个裸片11，每一裸片11包括活性面11a与背面11b，活性面11a具有内焊盘110以及覆盖内焊盘110的保护层111，内焊盘110至少包括一个背部接地内焊盘110a；将各个裸片11的活性面11a固定于载板2。其中，图4是载板和多个裸片的俯视图；图5是沿着图4中的AA直线的剖视图。
裸片11为分割晶圆形成，晶圆包括晶圆活性面和晶圆背面，晶圆活性面具有内焊盘110和保护内焊盘110的绝缘层(未示出)。晶圆切割后形成裸片11，相应地，裸片11包括裸片活性面11a和裸片背面11b，裸片活性面11a具有内焊盘110和保护内焊盘110的绝缘层。在裸片的活性面11a上施加保护层111，保护层111的施加过程可以为：在晶圆切割为裸片11之前在晶圆活性面上施加保护层111，切割具有保护层111的晶圆形成具有保护层111的裸片11，也可以为：在晶圆切割为裸片11之后，在裸片11上施加保护层111。
裸片11中可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。裸片活性面11a的内焊盘110与电互连结构连接，用于将各个器件的电信号输入/输出。背部接地内焊盘110a用于与裸片11的背面11b电连接。裸片11可以为电力芯片。
需要说明的是，各个裸片11的结构及功能可以相同，也可以不同。
保护层111为绝缘材质，具体可以为绝缘树脂材料、二氧化硅、氮化硅中的至少一种。
绝缘树脂材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)以及PBO(Polybenzoxazole)等，可通过a)层压工艺压合在内焊盘110以及相邻内焊盘110之间的绝缘层上，或b)先涂布在内焊盘110以及相邻内焊盘110之间的绝缘层上、后固化，或c)通过注塑工艺固化在内焊盘110以及相邻内焊盘110之间的绝缘层上。
保护层111的材质为二氧化硅或氮化硅时，可通过沉积工艺形成在内焊盘110上以及相邻内焊盘110之间的绝缘层上。
参照图5所示，保护层111中可以具有暴露内焊盘110的第一开口111a。一些实施例中，裸片11上的内焊盘110可以包埋在保护层111内，第一开口111a在线路层13(参见图11所示)形成工艺中制作。
图5所示实施例中，一个第一开口111a暴露一个内焊盘110的部分区域。其它实施例中，一个第一开口111a也可以暴露两个或两个以上内焊盘110的部分区域。
裸片11的数目可以为两个、三个、一个晶圆切割后所有裸片、甚至可以是多个晶圆切割后所有裸片，本发明并不限定裸片11的数目。
晶圆在切割前可以自背面减薄厚度，以降低裸片11的厚度。
载板2为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
载板2与裸片11之间可以设置粘结层，以此实现两者之间的固定。具体地，可以在载板2表面涂布一整面粘结层，将多个裸片11置于该粘结层上。粘结层可以采用易剥离的材料，以便将载板2和裸片11剥离开来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
接着，参照图3中的步骤S2、图2与图6所示，提供多个电连接件12，电连接件12包括第一导电部12a、第二导电部12b以及连接第一导电部12a与第二导电部12b的连接部12c；参照图7所示，将每个电连接件12设置于每个裸片11上，第一导电部12a电连接于裸片11的背面11b，第二导电部12b设置于载板2的表面。
电连接件12的材质可以为导电性能佳且具有一定硬度的金属，例如铜。
电连接件12可以呈图2所示的矩形。
参照图6所示，多个电连接件12可以布置在一第一支撑板3上。电连接件12的竖剖面可以呈半凸状，以容纳裸片11。半凸状可以通过切割、冲压、刻蚀、压印中的至少一种方法形成，可一批大量生产，以降低成本。
图6所示实施例中，第一导电部12a、第二导电部12b分别与连接部12c之间的角度为直角。一些实施例中，第一导电部12a、第二导电部12b分别与连接部12c之间的角度为钝角。
第一支撑板3为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
电连接件12的第一导电部12a与第一支撑板3之间可以设置粘结层，以此实现两者之间的固定。具体地，可以在第一支撑板3表面涂布一整面粘结层，将多个电连接件12的第一导电部12a置于该粘结层上。粘结层可以采用易剥离的材料，以便将电连接件12和第一支撑板3剥离开来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
参照图7所示，将第一支撑板3与载板2对合，每个电连接件12置于每个裸片11上，第一导电部12a位于裸片11的背面11b，第二导电部12b位于载板2的表面。
一些实施例中，第一导电部12a与裸片11的背面11b之间可以设置导电胶，以实现两者的电连接。导电胶可以包括纳米铜/导电聚合物复合材料。纳米铜/导电聚合物复合材料为导电聚合物中添加纳米铜颗粒，并使纳米铜均匀分散在导电聚合物中形成的复合材料。此复合材料为固体的扁片状结构，形状和大小优选与裸片背面11b表面的形状和大小相同。
具体地，先将纳米铜/导电聚合物复合材料置于裸片背面11b，接着将排布在第一支撑板3上的电连接件12转移到载板2上的预定位置处，电连接件12的第一导电部12a覆盖裸片背面11b的复合材料。之后加热载板2上的裸片11、纳米铜/导电聚合物复合材料以及电连接件12，至导电聚合物材料的玻璃化温度以上；此时，导电聚合物材料由固体变成具有一定粘度的半液体，将裸片背面11b与第一导电部12a粘结在一起。
纳米铜/导电聚合物复合材料中，导电聚合物可以为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种。导电聚合物是由具有共扼π-键的高分子经化学或电化学“掺杂”使其由绝缘体转变为导体，其本身就具有很好的导电特性，在添加纳米铜后导电性进一步增强。
铜材料为导电性最为优良的金属材料之一，并且当铜的尺度降低到纳米级时，其由于材料比表面积大，表面活性能高，具有更为优良的导电导热特性。优选地，纳米铜为球状，粒径小于800nm；进一步优选地，纳米铜的粒径的范围为200nm～500nm。这是因为：纳米铜材料的比表面积随着材料的粒径减小而增大，材料的导电导热特性随之增强；当粒径减小到800nm以下时，材料具有优良的导电导热特性；然而，当粒径继续减小到200nm以下时，纳米材料的造价提高显著，会影响封装的经济效益，并且纳米铜的粒径减小到200nm以下时，纳米铜颗粒的表面能增大，颗粒之间容易团聚形成更大的颗粒，会有损于复合材料的导电导热性能。
优选地，纳米铜/导电聚合物复合材料中，纳米铜的添加量大于5wt％。
一些实施例中，第一导电部12a与裸片11的背面11b之间可以直接接触，以实现两者的电连接。
一些实施例中，裸片11的背面11b还可以设置有导电层。导电层可以在裸片11切割前形成。
图7所示实施例中，电连接件12的连接部12c与裸片11之间无间隙，其它实施例中，两者之间也可以具有间隙，以使塑封料进入。
之后，去除第一支撑板3。第一支撑板3的去除方式可以为激光剥离、UV照射等现有去除方式。
之后，参照图3中的步骤S3、图8与图9所示，在载板2表面形成包埋各个裸片11与各个电连接件12的第一塑封层10；参照图10所示，去除载板2。其中，图8是第一塑封层的俯视图，且第一塑封层显示了透视效果；图9是沿着图8中的BB直线的剖视图。
第一塑封层10的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。对应地，封装可以采用在各裸片11以及各个电连接件12之间填充液态塑封料、后经塑封模具高温固化进行。
第一塑封层10可采用机械研磨减薄，例如采用砂轮研磨，以调整芯片封装结构1a的高度(参见图1所示)。
在形成第一塑封层10以及研磨第一塑封层10过程中，保护层111可以防止内焊盘110以及裸片11内的电互连结构受损坏。
参照图10所示，去除载板2后，电连接件12的第二导电部12b与裸片11的活性面11a基本处于同一平面。此外，还可以在第一塑封层10上设置一第二支撑板4。该第二支撑板4在后续工艺中，可对包埋在第一塑封层10内的裸片11进行支撑。
第二支撑板4为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
再接着，参照图3中的步骤S4与图11所示，在各个裸片11的活性面11a、各个电连接件12的第二导电部12b以及第一塑封层10上形成线路层13以形成包含多个裸片11的封装中间结构1，线路层13包括再布线层131，再布线层131至少电连接第二导电部12b与背部接地内焊盘110a。
本实施例中，形成线路层13包括如下步骤S41～S42。
步骤S41：在各个裸片11的活性面11a、各个电连接件12的第二导电部12b以及第一塑封层10上形成再布线层131。
再布线层131为扇出线路(fan-out)。
步骤S42：在再布线层131上形成导电凸柱132。导电凸柱132为外引脚13a。
一个可选方案中，形成再布线层131的步骤S41包括步骤S410-S413。
步骤S410：在各个裸片11的活性面11a、各个电连接件12的第二导电部12b以及第一塑封层10上形成光刻胶层。
本步骤S410中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在各个裸片11的活性面11a、各个电连接件12的第二导电部12b以及第一塑封层10上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S411：曝光显影光刻胶层，保留第一预定区域的光刻胶层，第一预定区域与待形成的再布线层131的金属块131a所在区域互补。
本步骤S411对光刻胶层进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材质代替光刻胶层。
步骤S412：在第一预定区域的互补区域填充金属层以形成再布线层131的金属块131a。
若干金属块131a中，部分数目的金属块131a的位置使得能电连接第二导电部12b与背部接地内焊盘110a。此外，还有部分数目的金属块131a的位置使得能电连接一个或多个用于实现其它功能的内焊盘110。
本步骤S412可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。
具体地，步骤S410形成光刻胶层之前，可以先通过物理气相沉积法或化学气相沉积法在各个裸片11的活性面11a、各个电连接件12的第二导电部12b以及第一塑封层10上形成一层籽晶层(Seed Layer)。籽晶层可以作为电镀铜或铝的供电层。
步骤S413：灰化去除第一预定区域剩余的光刻胶层。
灰化完后，通过干法刻蚀或湿法刻蚀去除第一预定区域的籽晶层。
再布线层131的金属块131a可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
需要说明的是，本步骤S41中的再布线层131的金属块131a根据设计需要进行布置，各个裸片11上的再布线层131的分布可以相同，也可以不同。
本步骤S42可以包括步骤S420-S425。
步骤S420：在金属块131a、保护层111、各个电连接件12的第二导电部12b以及第一塑封层10上形成光刻胶层。
本步骤S420中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在金属块131a、保护层111、各个电连接件12的第二导电部12b以及第一塑封层10上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S421：曝光显影光刻胶层，保留第二预定区域的光刻胶。第二预定区域与待形成导电凸柱132的区域互补。
本实施例中，第二预定区域的位置使得至少一个导电凸柱132能将电连接第二导电部12b与背部接地内焊盘110a的金属块131a引出。一些实施例中，电连接第二导电部12b与背部接地内焊盘110a的金属块131a也可以不通过导电凸柱132引出。
本步骤S421对光刻胶层进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材质代替光刻胶层。
步骤S422：在第二预定区域的互补区域填充金属层以形成导电凸柱132。
本步骤S422可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先物理气相沉积或化学气相沉积一层籽晶层(Seed Layer)作为供电层。
步骤S423：灰化去除第二预定区域剩余的光刻胶层。
导电凸柱132可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
步骤S424：参照图11所示，在导电凸柱132、金属块131a、保护层111、各个电连接件12的第二导电部12b以及第一塑封层10上形成包埋导电凸柱132的第二塑封层133。
一个可选方案中，本步骤S424包括：首先，在导电凸柱132、金属块131a、保护层111、各个电连接件12的第二导电部12b以及第一塑封层10上贴装半固态塑封膜；之后，将贴装有半固态塑封膜的待塑封结构置于下模体上，对合高温上模体；上模体热压塑封膜时，该半固态塑封膜变为液态塑封料，流动后，继续加热该塑封料由液态变为固态第二塑封层133；去除模具。
另一个可选方案中，本步骤S424形成的第二塑封层133采用注塑工艺形成。具体地，先将待塑封结构置于下模体上，对合高温上模体；向高温模具腔内注入常温液态塑封料；常温液态塑封料流动同时由于受热由液态变为固态第二塑封层133。
第二塑封层133能提高相邻导电凸柱132、以及金属块131a之间的电绝缘性能。
步骤S425：仍参照图11所示，减薄第二塑封层133直至暴露出导电凸柱132。
第二塑封层133可采用机械研磨减薄，例如采用砂轮研磨。
一些实施例中，步骤S41可以包括S410'-S413'。
步骤S410'：参照图12所示，在各个裸片11的活性面11a、各个电连接件12的第二导电部12b以及第一塑封层10上形成第一介电层131b。第一介电层131b的材质可以为二氧化硅或氮化硅等，采用物理气相沉积法或化学气相沉积法形成。
步骤S411'，在第一介电层131b内形成若干第二开口，第二开口暴露内焊盘110。第二开口为待形成金属块131a的区域。第二开口可以以图形化的光刻胶为掩膜，经干法刻蚀形成。
步骤S412'，在第一介电层131b上以及第二开口内形成导电材料层。导电材料层的材质可以为铜或铝等，采用物理气相沉积法或化学气相沉积法形成。
步骤S413'，抛光导电材料层直至第一介电层131b露出，第二开口内的导电材料层形成金属块131a。
再一些实施例中，可以形成两层及两层以上的再布线层131。
一些实施例中，步骤S42可以包括S420'-S422'。
步骤S420'：参照图12所示，在金属块131a与第一介电层131b(或保护层111、各个电连接件12的第二导电部12b以及第一塑封层10)上形成导电凸柱132。
步骤S421'：在导电凸柱132上以及相邻导电凸柱132之间形成第二介电层132b。第二介电层132b的材质可以为二氧化硅或氮化硅等，采用物理气相沉积法或化学气相沉积法形成。
步骤S422'，抛光第二介电层132b直至导电凸柱132露出。
另一些实施例中，在相邻导电凸柱132之间形成第二介电层132b，第二介电层132b的上表面与导电凸柱132的上表面齐平，第二介电层132b为有机材料。有机材料可以为流动性好的聚酰亚胺，加热后固化。
再一些实施例中，在导电凸柱132上以及相邻导电凸柱132之间形成第二塑封层133，减薄第二塑封层133直至导电凸柱132露出。
又一些实施例中，在金属块131a、各个电连接件12的第二导电部12b以及第一塑封层10上形成第二介电层132b，在第二介电层132b内形成暴露金属块131a的第三开口，在第三开口内填充导电材料，抛光导电材料直至第二介电层132b露出。第三开口内填充的导电材料形成了导电凸柱132。
a)可选方案中，参照图11与图12所示，导电凸柱132为外引脚13a。
b)可选方案中，参照图13所示，暴露出导电凸柱132后，还在导电凸柱132上形成抗氧化层134。
抗氧化层134可以包括：b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。抗氧化层134可以采用电镀工艺形成。导电凸柱132的材质可以为铜，上述抗氧化层134可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
c)可选方案中，暴露出导电凸柱132后，还在导电凸柱132上形成焊球，用于芯片封装结构1a(参见图1所示)的倒装。
形成外引脚后，参照图14所示，去除第二支撑板4。
第二支撑板4的去除方式可以为激光剥离、UV照射等现有去除方式。
之后，参照图3中的步骤S5、图14与图1所示，切割封装中间结构1形成多个芯片封装结构1a，每个芯片封装结构1a中包含一个裸片11。
图15是本发明第二实施例的芯片封装结构中的电连接件的俯视图。参照图15所示，本实施例中的芯片封装结构与图1中的芯片封装结构1a大致相同，区别仅在于：电连接件12的连接部12c去除了部分材料，呈H状。在电连接件12与第一塑封层10的热胀冷缩过程中，连接部12c被去除的区域可以提供形变容置空间。优选地，第一导电部12a的尺寸大于第二导电部12b的尺寸。
相应地，本实施例中的芯片封装结构的制作方法与图1至图14中的芯片封装结构的制作方法大致相同，区别仅在于：步骤S2中，提供的电连接件12的连接部12c去除了部分材料，呈H状。去除部分材料可以通过切割、冲压、刻蚀、压印中的至少一种方法形成。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种芯片封装结构的制作方法，其特征在于，包括：
提供载板和多个裸片，每一所述裸片包括相对的活性面与背面，所述活性面具有内焊盘以及覆盖所述内焊盘的保护层，所述内焊盘至少包括一个背部接地内焊盘；将各个所述裸片的活性面固定于所述载板；
提供多个电连接件，所述电连接件包括第一导电部、第二导电部以及连接所述第一导电部与所述第二导电部的连接部；将每个所述电连接件设置于每个所述裸片上，所述第一导电部电连接于所述裸片的背面，所述第二导电部设置于所述载板的表面；所述电连接件呈H状，在与所述第一导电部远离所述连接部的边缘指向所述第二导电部远离所述连接部的边缘的方向垂直、且与所述活性面指向所述背面的方向垂直的方向上，所述连接部的尺寸分别小于所述第一导电部的尺寸及所述第二导电部的尺寸；
在所述载板表面形成包埋各个所述裸片与各个所述电连接件的第一塑封层；去除所述载板；
在各个所述裸片的活性面、各个所述电连接件的第二导电部以及所述第一塑封层上形成线路层以形成包含多个裸片的封装中间结构，所述线路层包括再布线层，所述再布线层至少电连接所述第二导电部与所述背部接地内焊盘；
切割所述封装中间结构形成多个芯片封装结构，每个芯片封装结构中包含一个裸片。
2.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所提供的多个电连接件布置在一第一支撑板上。
3.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述电连接件通过切割、冲压、刻蚀、压印中的至少一种方法形成。
4.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，在各个所述裸片的活性面、各个所述电连接件的第二导电部以及所述第一塑封层上形成线路层包括：
在各个所述裸片的内焊盘、保护层、各个所述裸片之间的第一塑封层以及各个所述电连接件的第二导电部上形成所述再布线层；
在所述再布线层上形成导电凸柱。
5.根据权利要求4所述的芯片封装结构的制作方法，其特征在于，所述再布线层包括两层或两层以上。
6.根据权利要求4所述的芯片封装结构的制作方法，其特征在于，还包括：在所述导电凸柱上形成焊球，所述焊球为外引脚。
7.根据权利要求4所述的芯片封装结构的制作方法，其特征在于，还包括：在所述导电凸柱上形成抗氧化层。
8.根据权利要求4所述的芯片封装结构的制作方法，其特征在于，在所述再布线层上形成导电凸柱包括：
在所述再布线层的金属块上形成导电凸柱；
在所述导电凸柱上以及相邻导电凸柱之间形成第二介电层，所述第二介电层为无机材料；
抛光所述第二介电层直至暴露出所述导电凸柱；
或包括：
在所述再布线层的金属块上形成导电凸柱；
在相邻导电凸柱之间形成第二介电层，所述第二介电层的上表面与所述导电凸柱的上表面齐平，所述第二介电层为有机材料；
或包括：
在所述再布线层上形成第二介电层；
在所述第二介电层内形成若干第三开口，所述第三开口暴露所述再布线层的金属块；
在所述第二介电层上以及所述第三开口内形成导电材料层；
抛光所述导电材料层直至所述第二介电层露出，所述第三开口内的导电材料层形成导电凸柱；
或包括：
在所述再布线层的金属块上形成导电凸柱，在所述再布线层上形成包埋所述导电凸柱的第二塑封层；
减薄所述第二塑封层直至暴露出所述导电凸柱。
9.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述裸片的背面设置有导电层，和/或所述第一导电部与所述裸片的背面之间设置有导电胶。
10.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，所述导电胶包括纳米铜/导电聚合物复合材料。
11.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，将各个所述裸片的活性面固定于所述载板步骤中，所述护层内具有暴露所述内焊盘的第一开口；或所述形成线路层步骤中在所述护层内形成暴露所述内焊盘的第一开口。
CN202010230898.7A 2020-03-27 2020-03-27 芯片封装结构的制作方法 Active CN113725089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010230898.7A CN113725089B (zh) 2020-03-27 2020-03-27 芯片封装结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010230898.7A CN113725089B (zh) 2020-03-27 2020-03-27 芯片封装结构的制作方法

Publications (2)

Publication Number Publication Date
CN113725089A CN113725089A (zh) 2021-11-30
CN113725089B true CN113725089B (zh) 2024-02-27

Family

ID=78671094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010230898.7A Active CN113725089B (zh) 2020-03-27 2020-03-27 芯片封装结构的制作方法

Country Status (1)

Country Link
CN (1) CN113725089B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055687A (ko) * 2000-12-29 2002-07-10 마이클 디. 오브라이언 반도체 패키지
JP2004356264A (ja) * 2003-05-28 2004-12-16 Hitachi Ltd 受動部品内蔵基板及びそれを用いた高周波回路モジュール
CN206931590U (zh) * 2017-06-21 2018-01-26 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构
CN206931562U (zh) * 2017-06-21 2018-01-26 中芯长电半导体（江阴）有限公司 扇出型单裸片封装结构
CN206931599U (zh) * 2017-06-21 2018-01-26 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构
CN110729258A (zh) * 2019-03-11 2020-01-24 Pep创新私人有限公司 芯片封装方法及芯片结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055687A (ko) * 2000-12-29 2002-07-10 마이클 디. 오브라이언 반도체 패키지
JP2004356264A (ja) * 2003-05-28 2004-12-16 Hitachi Ltd 受動部品内蔵基板及びそれを用いた高周波回路モジュール
CN206931590U (zh) * 2017-06-21 2018-01-26 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构
CN206931562U (zh) * 2017-06-21 2018-01-26 中芯长电半导体（江阴）有限公司 扇出型单裸片封装结构
CN206931599U (zh) * 2017-06-21 2018-01-26 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构
CN110729258A (zh) * 2019-03-11 2020-01-24 Pep创新私人有限公司 芯片封装方法及芯片结构
CN110729257A (zh) * 2019-03-11 2020-01-24 Pep创新私人有限公司 芯片封装方法及芯片结构
CN110729256A (zh) * 2019-03-11 2020-01-24 Pep创新私人有限公司 芯片封装方法及芯片结构

Also Published As

Publication number Publication date
CN113725089A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
CN111883521B (zh) 多芯片3d封装结构及其制作方法
US10276545B1 (en) Semiconductor package and manufacturing method thereof
CN112151466B (zh) 芯片封装结构及其制作方法
CN110148588B (zh) 一种扇出型天线封装结构及其封装方法
CN113871307A (zh) Ipm封装结构及其制作方法
CN112349608A (zh) 芯片封装结构的制作方法
CN113725180B (zh) 芯片封装结构及其制作方法
CN113725088B (zh) 芯片封装结构的制作方法
CN113725089B (zh) 芯片封装结构的制作方法
CN113725182B (zh) 芯片封装结构
CN215299231U (zh) 芯片封装结构
CN113725181B (zh) 芯片封装结构
CN113725183B (zh) 芯片封装结构及其制作方法
CN113571435B (zh) 芯片封装结构的形成方法
CN113611692B (zh) Mcm封装结构及其制作方法
CN113611615A (zh) 芯片封装结构的制作方法
CN210182380U (zh) 半导体封装结构
CN114446918A (zh) Mcm封装结构及其制作方法
CN209929301U (zh) 半导体封装结构
CN209804638U (zh) 扇出型天线封装结构
CN210224005U (zh) 一种扇出型天线封装结构
CN112349601A (zh) 芯片封装结构的制作方法
CN112133695B (zh) 系统级封装结构及其制作方法
CN108242439B (zh) 具有电磁防护的扇出型天线封装结构及其制备方法
WO2022012498A1 (zh) 芯片封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant