CN113871307A - Ipm封装结构及其制作方法 - Google Patents

Ipm封装结构及其制作方法 Download PDF

Info

Publication number
CN113871307A
CN113871307A CN202111124246.6A CN202111124246A CN113871307A CN 113871307 A CN113871307 A CN 113871307A CN 202111124246 A CN202111124246 A CN 202111124246A CN 113871307 A CN113871307 A CN 113871307A
Authority
CN
China
Prior art keywords
layer
chip
control chip
rewiring layer
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111124246.6A
Other languages
English (en)
Inventor
涂旭峰
霍炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202111124246.6A priority Critical patent/CN113871307A/zh
Publication of CN113871307A publication Critical patent/CN113871307A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种IPM封装结构及其制作方法，IPM封装结构包括：控制芯片、第一塑封层、再布线层、IGBT芯片、引脚以及第二塑封层；控制芯片包括若干第一焊盘，第一焊盘位于控制芯片的活性面；第一塑封层至少包覆控制芯片的侧表面，第一塑封层的正面暴露控制芯片的活性面；再布线层位于控制芯片的活性面与塑封层的正面上，再布线层至少用于对各个第一焊盘进行电路布局；IGBT芯片与引脚的内引脚部位于再布线层上，IGBT芯片与内引脚部都与再布线层电连接；第二塑封层包覆IGBT芯片、再布线层以及内引脚部，引脚的外引脚部暴露在第一塑封层与第二塑封层外。在再布线层的两侧分别设置控制芯片与IGBT芯片，可以减小封装结构的体积，提高集成度，使结构紧凑。

Description

IPM封装结构及其制作方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种IPM封装结构及其制作方法。
背景技术
智能功率模块(Intelligent Power Module，IPM)，是将绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)芯片及其驱动电路集成于一体的新型控制模块。它具有低成本、小型化、高可靠、易使用等优点，广泛应用于变频家电、逆变电源、工业控制等领域。近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高集成度、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。
有鉴于此，本发明提供一种IPM封装结构及其制作方法，以实现封装结构的体积小、结构紧凑、集成度高的需求。
发明内容
本发明的发明目的是提供一种IPM封装结构及其制作方法，以实现封装结构的体积小、结构紧凑、集成度高的需求。
为实现上述目的，本发明的第一方面提供一种IPM封装结构的制作方法，包括：
提供载板与承载于所述载板的至少一组待塑封件，每组所述待塑封件包括：控制芯片，所述控制芯片包括若干第一焊盘，所述第一焊盘位于所述控制芯片的活性面；其中，所述控制芯片的活性面朝向所述载板；
在所述载板的表面形成包埋所述待塑封件的第一塑封层，所述塑封层包括相对正面与背面；
去除所述载板，暴露所述控制芯片的活性面以及所述第一塑封层的正面；在所述控制芯片的活性面以及所述第一塑封层的正面一侧形成再布线层，所述再布线层至少用于对组内的所述控制芯片的各个所述第一焊盘进行电路布局；
提供包括内引脚部与外引脚部的引脚，将所述再布线层设置在所述内引脚部上，且使所述内引脚部与所述再布线层电连接；
在所述再布线层上设置IGBT芯片，将所述IGBT芯片与所述再布线层电连接在一起；
形成包覆所述IGBT芯片、所述再布线层以及所述内引脚部的第二塑封层，使所述外引脚部暴露在所述第一塑封层与所述第二塑封层外。
可选地，所述待塑封件包括多组，在所述形成再布线层步骤与所述将所述再布线层设置在所述内引脚部上步骤之间，所述IPM封装结构的制作方法还包括：切割形成多个中间封装结构，每个所述中间封装结构包括一组所述待塑封件。
可选地，所述IPM封装结构的制作方法还包括：在所述第一塑封层的背面一侧设置第一散热板，使所述第一散热板与所述再布线层通过第一导电柱或第一导电插塞连接在一起，所述第一散热板用于所述控制芯片的散热或同时用于所述控制芯片与所述IGBT芯片的散热。
可选地，所述第二塑封层包括相对正面与背面，所述第二塑封层的背面远离所述再布线层；所述IPM封装结构的制作方法还包括：在所述第二塑封层的背面一侧设置第二散热板，使所述第二散热板与所述再布线层通过第二导电柱或第二导电插塞连接，所述第二散热板用于所述IGBT芯片的散热。
可选地，通过打线工艺将所述IGBT芯片与所述再布线层电连接在一起。
可选地，在所述再布线层上设置IGBT芯片同时，还在所述再布线层上设置MOS芯片，将所述MOS芯片与所述再布线层电连接在一起；形成的所述第二塑封层还包覆所述MOS芯片。
本发明的第二方面提供一种IPM封装结构，包括：
控制芯片，所述控制芯片包括若干第一焊盘，所述第一焊盘位于所述控制芯片的活性面；
第一塑封层，至少包覆所述控制芯片的侧表面；所述第一塑封层包括相对正面与背面，所述第一塑封层的正面暴露所述控制芯片的活性面；
再布线层，位于所述控制芯片的活性面与所述第一塑封层的正面一侧；所述再布线层至少用于对各个所述第一焊盘进行电路布局；
IGBT芯片，位于所述再布线层上且与所述再布线层电连接；
引脚，包括内引脚部与外引脚部，所述内引脚部位于所述再布线层上且与所述再布线层电连接；以及
第二塑封层，包覆所述IGBT芯片、所述再布线层以及所述内引脚部；所述外引脚部暴露在所述第一塑封层与所述第二塑封层外。
可选地，所述IPM封装结构还包括：第一散热板，位于所述第一塑封层的背面一侧，所述第一散热板与所述再布线层通过第一导电柱或第一导电插塞连接，用于所述控制芯片的散热或同时用于所述控制芯片与所述IGBT芯片的散热。
可选地，所述第二塑封层包括相对正面与背面，所述第二塑封层的背面远离所述再布线层；所述IPM封装结构还包括：第二散热板，位于所述第二塑封层的背面一侧，所述第二散热板与所述再布线层通过第二导电柱或第二导电插塞连接，用于所述IGBT芯片的散热。
可选地，所述IGBT芯片与所述再布线层通过引线电连接在一起。
可选地，所述再布线层包括两层或两层以上数目的金属图案层。
可选地，所述IPM封装结构还包括：MOS芯片，位于所述再布线层上且与所述再布线层电连接；所述第二塑封层还包覆所述MOS芯片。
与现有技术相比，本发明的有益效果在于：在再布线层的两侧分布设置控制芯片与IGBT芯片，并且将引脚的内引脚部连接至再布线层，相对于将控制芯片与IGBT芯片都设置在陶瓷覆铜板或铝基板上，可以减小封装结构的体积，提高集成度以及使得结构紧凑。
附图说明
图1是本发明第一实施例的IPM封装结构的截面结构示意图；
图2是图1中的IPM封装结构的制作方法的流程图；
图3至图9是图2中的流程对应的中间结构示意图；
图10是本发明第二实施例的IPM封装结构的截面结构示意图；
图11是本发明第三实施例的IPM封装结构的截面结构示意图；
图12是本发明第四实施例的IPM封装结构的截面结构示意图；
图13是本发明第五实施例的IPM封装结构的截面结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
IPM封装结构1、4、5、6、7 控制芯片11
第一焊盘111 控制芯片的背面11b
控制芯片的活性面11a 保护层110
第一开口110a 第一塑封层12
第一塑封层的正面12a 第一塑封层的背面12b
再布线层13 IGBT芯片14
第二焊盘141 IGBT芯片的活性面14a
IGBT芯片的背面14b 引脚15
内引脚部151 外引脚部152
第二塑封层16 第二塑封层的正面16a
第二塑封层的背面16b 第一散热板17
第一导电插塞18 中间封装结构20
载板2 支撑板3
待塑封件10 第二散热板19
第二导电插塞21 MOS芯片22
MOS芯片的正面22a MOS芯片的背面22b
介电层23
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的IPM封装结构的截面结构示意图。
参照图1所示，IPM封装结构1包括：
控制芯片11，控制芯片11包括若干第一焊盘111，第一焊盘111位于控制芯片11的活性面11a；控制芯片11的活性面11a设置有保护层110，保护层110具有暴露第一焊盘111的第一开口110a；
第一塑封层12，至少包覆控制芯片11的侧表面；第一塑封层12包括相对正面12a与背面12b，第一塑封层12的正面12a暴露保护层110；
再布线层13，位于控制芯片11的活性面11a与第一塑封层12的正面12a一侧；再布线层13至少用于对各个第一焊盘111进行电路布局；
IGBT芯片14，位于再布线层13上且与再布线层13电连接；
引脚15，包括内引脚部151与外引脚部152，内引脚部151位于再布线层13上且与再布线层13电连接；以及
第二塑封层16，包覆IGBT芯片14、再布线层13以及内引脚部151；外引脚部152暴露在第一塑封层12与第二塑封层16外。
控制芯片11包括相对的活性面11a与背面11b。第一焊盘111设置在活性面11a上。控制芯片11内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。第一焊盘111与电互连结构连接，用于将各个器件的电信号输入/输出。
保护层110为绝缘材料，具体可以为绝缘树脂材料，也可以为无机材料。绝缘树脂材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜、有机聚合物复合材料或者其它具有类似绝缘性能的有机材料等。无机材料例如为二氧化硅、氮化硅中的至少一种。
其它实施例中，可以省略保护层110。
第一塑封层12与第二塑封层16的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。第一塑封层12与第二塑封层16的材料还可以为各种聚合物或者树脂与聚合物的复合材料。
第一塑封层12包括相对的正面12a与背面12b。本实施例中，第一塑封层12的正面12a暴露保护层110。
图1所示实施例中，再布线层13包括一层金属图案层。
IGBT芯片14包括若干第二焊盘141，第二焊盘141位于IGBT芯片14的活性面14a。IGBT芯片14的背面14b承载在再布线层13上，第二焊盘141与再布线层13的电连接通过引线实现。
内引脚部151与再布线层13的电连接可通过焊接工艺实现。
参照图1所示，本实施例中的IPM封装结构1，在再布线层13的两侧分别设置控制芯片11与IGBT芯片14，并且将引脚15的内引脚部151连接至再布线层13。相对于将控制芯片11与IGBT芯片14都设置在陶瓷覆铜板或铝基板上，本实施例中的IPM封装结构1可以减小封装结构的体积，提高集成度以及使得结构紧凑。
本发明一实施例提供了图1中的IPM封装结构1的制作方法。图2是制作方法的流程图。图3至图9是图2中的流程对应的中间结构示意图。
首先，参照图2中的步骤S1、图3与图4所示，提供载板2与承载于载板2的多组待塑封件10，每组待塑封件10包括：控制芯片11，控制芯片11包括若干第一焊盘111，第一焊盘111位于控制芯片11的活性面11a，控制芯片11的活性面11a覆盖有保护层110；其中，控制芯片11的活性面11a朝向载板2。其中，图3是载板和多组待塑封件的俯视图；图4是沿着图3中的AA线的剖视图。
参照图4所示，控制芯片11包括相对的活性面11a与背面11b。控制芯片11内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。设置在控制芯片11的活性面11a上的第一焊盘111与电互连结构连接，用于将各个器件的电信号输入/输出。保护层110覆盖第一焊盘111，以在减薄第一塑封层12时对第一焊盘111进行保护。
保护层110为绝缘材料，具体可以为绝缘树脂材料，也可以为无机材料。绝缘树脂材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜、有机聚合物复合材料或者其它具有类似绝缘性能的有机材料等。
保护层110可以包括一层或多层。
载板2为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
多组待塑封件10设置在载板2的表面时，将多个控制芯片11的活性面11a朝向载板2设置。本实施例中，覆盖在控制芯片11的活性面11a的保护层110与载板2的表面之间可以设置粘结层，以此实现两者之间的固定。具体地，可以在载板2的表面涂布一整面粘结层，将多个控制芯片11置于该粘结层上。
粘结层可以采用易剥离的材料，以便将载板2剥离下来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
一组待塑封件10位于载板2的表面的一块区域，便于后续切割。载板2的表面固定多组待塑封件10，以同时制作多个IPM封装结构1，有利于批量化生产、降低成本。一些实施例中，载板2的表面也可以固定一组待塑封件10。
接着，参照图2中的步骤S2与图5所示，在载板2的表面形成包埋各组待塑封件10的第一塑封层12。
第一塑封层12的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。第一塑封层12的材料还可以为各种聚合物或者树脂与聚合物的复合材料。对应地，塑封可以采用在各个控制芯片11之间填充液态塑封料、后经塑封模具高温固化进行。一些实施例中，第一塑封层12也可以采用热压成型、传递成型等塑性材料成型的方式成型。
第一塑封层12可以包括相对的正面12a与背面12b。
具体地，可以自第一塑封层12的背面12b减薄第一塑封层12，以减小IPM封装结构1的厚度。第一塑封层12的减薄可采用机械研磨例如采用砂轮研磨。
在形成第一塑封层12以及研磨第一塑封层12过程中，保护层110可以防止第一焊盘111以及控制芯片11内的电互连结构、各器件受损坏。
本步骤形成了待塑封件10的塑封体。
再接着，参照图2中的步骤S3与图6所示，去除载板2，暴露保护层110以及第一塑封层12的正面12a；在保护层110以及第一塑封层12的正面12a一侧形成再布线层13，再布线层13至少用于对组内的控制芯片11的各个第一焊盘111进行电路布局。
载板2的去除方式可以为激光剥离、UV照射等现有去除方式。
参照图6所示，去除载板2后，可以在第一塑封层12的背面12b上设置支撑板3。
支撑板3在后续形成再布线层13工序中，可起支撑作用。
支撑板3为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
本实施例中，再布线层13包括一层金属图案层。形成再布线层13可以包括如下步骤S31～S32。
步骤S31：在保护层110内形成第一开口110a，以暴露第一焊盘111。
当保护层110的材料为激光可去除材料时，可通过激光照射的方式在保护层110内开设第一开口110a。当保护层110的材料为可干法刻蚀的材料时，可通过干法刻蚀的方式在保护层110内开设第一开口110a。当保护层110的材料为可湿法刻蚀的材料时，可通过湿法刻蚀的方式在保护层110内开设第一开口110a。
步骤S32：在保护层110、第一焊盘111以及第一塑封层12的正面12a一侧形成金属图案层。
金属图案层可采用电镀法、溅射法等工艺形成。形成金属图案层时填充第一开口110a。
形成再布线层13后，参照图7所示，去除支撑板3。
支撑板3的去除方式可以为激光剥离、UV照射等现有去除方式。
之后，参照图2中的步骤S4与图7所示，切割形成多个中间封装结构20，每个中间封装结构20包括一组待塑封件10。
切割可沿切割道进行。
接着，参照图2中的步骤S5与图8所示，提供包括内引脚部151与外引脚部152的引脚15，将再布线层13设置在内引脚部151上，且使内引脚部151与再布线层13电连接。
内引脚部151与再布线层13之间的电连接可以通过焊接工艺实现。
之后，参照图2中的步骤S6与图9所示，在再布线层13上设置IGBT芯片14，将IGBT芯片14与再布线层13电连接在一起。
本实施例中，IGBT芯片14包括若干第二焊盘141，第二焊盘141位于IGBT芯片14的活性面14a。IGBT芯片14的背面14b承载在再布线层13上，第二焊盘141与再布线层13之间的电连接可通过引线实现。
引线的材料可以为金线或银线。
接着，参照图2中的步骤S7与图9所示，形成包覆IGBT芯片14、再布线层13以及内引脚部151的第二塑封层16，使外引脚部152暴露在第一塑封层12与第二塑封层16外。
第二塑封层16的材料及形成方法可以参照第一塑封层12的材料及形成方法。
之后，可以折弯外引脚部152。
图10是本发明第二实施例的IPM封装结构的截面结构示意图。参照图10所示，本实施例中的IPM封装结构4与实施例一的IPM封装结构1的区别仅在于：还包括：第一散热板17，位于第一塑封层12的背面12b一侧，第一散热板17与再布线层13通过第一导电插塞18连接，至少用于控制芯片11的散热。
再布线层13包括多个金属图案块，第一导电插塞18连接至控制芯片11所连接的金属图案块，可实现第一散热板17对控制芯片11的散热。
其它实施例中，第一散热板17与再布线层13也可以通过第一导电柱连接。
此外，第一散热板17还可用于IGBT芯片14的散热。第一导电插塞18或第一导电柱连接至IGBT芯片14所连接的金属图案块，可实现第一散热板17对IGBT芯片14的散热。
除了上述区别，本实施例二的IPM封装结构4的其它结构可以参照实施例一的IPM封装结构1的对应结构。
相应地，本实施例二的IPM封装结构4的制作方法与实施例一的IPM封装结构1的制作方法的区别仅在于：步骤S3与步骤S4之间进行：在第一塑封层12内形成暴露再布线层13的通孔；沉积金属层，填充通孔并形成第一散热板17。
当第一散热板17与再布线层13通过第一导电柱连接时，待塑封件10包括第一导电柱。
除了上述区别，本实施例二的IPM封装结构4的制作方法的其它步骤可以参照实施例一的IPM封装结构1的制作方法的对应步骤。
图11是本发明第三实施例的IPM封装结构的截面结构示意图。参照图11所示，本实施例中的IPM封装结构5与实施例一、二的IPM封装结构1、4的区别仅在于：第二塑封层16包括相对正面16a与背面16b，第二塑封层16的背面16b远离再布线层13；IPM封装结构5还包括：第二散热板19，位于第二塑封层16的背面16b一侧，第二散热板19与再布线层13通过第二导电柱或第二导电插塞21连接，至少用于IGBT芯片14的散热。
再布线层13包括多个金属图案块，第二导电柱或第二导电插塞21连接至IGBT芯片14所连接的金属图案块，可实现第二散热板19对IGBT芯片14的散热。
除了上述区别，本实施例三的IPM封装结构5的其它结构可以参照实施例一、二的IPM封装结构1、4的对应结构。
相应地，本实施例三的IPM封装结构5的制作方法与实施例一、二的IPM封装结构1、4的制作方法的区别仅在于：步骤S7后进行：自第二塑封层16的背面16b在第二塑封层16内形成暴露再布线层13的通孔；沉积金属层，填充通孔并形成第二散热板19。
当第二散热板19与再布线层13通过第二导电柱连接时，形成第二塑封层16前，第二导电柱的一端设置再布线层13上；形成第二塑封层16后，自第二塑封层16的背面16b减薄第二塑封层16直至露出第二导电柱的另一端。
除了上述区别，本实施例三的IPM封装结构5的制作方法的其它步骤可以参照实施例一、二的IPM封装结构1、4的制作方法的对应步骤。
图12是本发明第四实施例的IPM封装结构的截面结构示意图。参照图12所示，本实施例中的IPM封装结构6与实施例一、二、三的IPM封装结构1、4、5的区别仅在于：还包括：MOS芯片22，位于再布线层13上且与再布线层13电连接；第二塑封层16还包覆MOS芯片22。
MOS芯片22包括相对的正面22a与背面22b。MOS芯片22包括源极、漏极以及栅极。源极、漏极以及栅极可通过引线连接于再布线层13。
除了上述区别，本实施例四的IPM封装结构6的其它结构可以参照实施例一、二、三的IPM封装结构1、4、5的对应结构。
相应地，本实施例四的IPM封装结构6的制作方法与实施例一、二、三的IPM封装结构1、4、5的制作方法的区别仅在于：步骤S6中，在再布线层13上设置IGBT芯片14同时，还在再布线层13上设置MOS芯片22，将MOS芯片22与再布线层13电连接在一起；步骤S7形成的第二塑封层16还包覆MOS芯片22。
除了上述区别，本实施例四的IPM封装结构6的制作方法的其它步骤可以参照实施例一、二、三的IPM封装结构1、4、5的制作方法的对应步骤。
图13是本发明第五实施例的IPM封装结构的截面结构示意图。参照图13所示，本实施例中的IPM封装结构7与实施例一至四的IPM封装结构1、4、5、6的区别仅在于：再布线层13包括两层金属图案层。
具体地，再布线层13包括第一层金属图案层与第二层金属图案层，第一层金属图案层与第二层金属图案层之间通过第三导电插塞电连接。第一层金属图案层与第三导电插塞设置在介电层23内。第二层金属图案层设置在介电层23上。IGBT芯片14与内引脚部151设置在第二层金属图案层上。第一层金属图案层与第二层金属图案层的电连接布局可根据预设电路布局而定。
其它实施例中，再布线层13还可以包括两层以上的金属图案层。
除了上述区别，本实施例五的IPM封装结构7的其它结构可以参照实施例一至四的IPM封装结构1、4、5、6的对应结构。
相应地，本实施例五的IPM封装结构7的制作方法与实施例一至四的IPM封装结构1、4、5、6的制作方法的区别仅在于：步骤S3中，形成介电层23与再布线层13可以包括如下步骤S31～S34。
步骤S31：在保护层110内形成第一开口110a，以暴露第一焊盘111。
步骤S32：在保护层110、第一焊盘111以及第一塑封层12的正面12a一侧形成第一层金属图案层。
形成第一层金属图案层时填充第一开口110a。
步骤S33：形成包埋第一层金属图案层的介电层23；在介电层23内形成暴露第一层金属图案层的第二开口。
介电层23为绝缘材料，具体可以为绝缘树脂材料，也可以为无机材料。绝缘树脂材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜、有机聚合物复合材料或者其它具有类似绝缘性能的有机材料等。无机材料例如为二氧化硅、氮化硅中的至少一种。相对于无机材料，绝缘树脂材的张应力较小，可防止IPM封装结构6表面出现翘曲。
步骤S34：在介电层23一侧形成第二层金属图案层。
形成第二层金属图案层时填充第二开口。
除了上述区别，本实施例五的IPM封装结构7的制作方法的其它步骤可以参照实施例一至四的IPM封装结构1、4、5、6的制作方法的对应步骤。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种IPM封装结构的制作方法，其特征在于，包括：
提供载板与承载于所述载板的至少一组待塑封件，每组所述待塑封件包括：控制芯片，所述控制芯片包括若干第一焊盘，所述第一焊盘位于所述控制芯片的活性面；其中，所述控制芯片的活性面朝向所述载板；
在所述载板的表面形成包埋所述待塑封件的第一塑封层，所述塑封层包括相对正面与背面；
去除所述载板，暴露所述控制芯片的活性面以及所述第一塑封层的正面；在所述控制芯片的活性面以及所述第一塑封层的正面一侧形成再布线层，所述再布线层至少用于对组内的所述控制芯片的各个所述第一焊盘进行电路布局；
提供包括内引脚部与外引脚部的引脚，将所述再布线层设置在所述内引脚部上，且使所述内引脚部与所述再布线层电连接；
在所述再布线层上设置IGBT芯片，将所述IGBT芯片与所述再布线层电连接在一起；
形成包覆所述IGBT芯片、所述再布线层以及所述内引脚部的第二塑封层，使所述外引脚部暴露在所述第一塑封层与所述第二塑封层外。
2.根据权利要求1所述的IPM封装结构的制作方法，其特征在于，所述待塑封件包括多组，在所述形成再布线层步骤与所述将所述再布线层设置在所述内引脚部上步骤之间，所述IPM封装结构的制作方法还包括：切割形成多个中间封装结构，每个所述中间封装结构包括一组所述待塑封件。
3.根据权利要求1或2所述的IPM封装结构的制作方法，其特征在于，还包括：在所述第一塑封层的背面一侧设置第一散热板，使所述第一散热板与所述再布线层通过第一导电柱或第一导电插塞连接在一起，所述第一散热板用于所述控制芯片的散热或同时用于所述控制芯片与所述IGBT芯片的散热。
4.根据权利要求1或2所述的IPM封装结构的制作方法，其特征在于，所述第二塑封层包括相对正面与背面，所述第二塑封层的背面远离所述再布线层；所述IPM封装结构的制作方法还包括：在所述第二塑封层的背面一侧设置第二散热板，使所述第二散热板与所述再布线层通过第二导电柱或第二导电插塞连接，所述第二散热板用于所述IGBT芯片的散热。
5.根据权利要求1所述的IPM封装结构的制作方法，其特征在于，通过打线工艺将所述IGBT芯片与所述再布线层电连接在一起。
6.根据权利要求1所述的IPM封装结构的制作方法，其特征在于，在所述再布线层上设置IGBT芯片同时，还在所述再布线层上设置MOS芯片，将所述MOS芯片与所述再布线层电连接在一起；形成的所述第二塑封层还包覆所述MOS芯片。
7.一种IPM封装结构，其特征在于，包括：
控制芯片，所述控制芯片包括若干第一焊盘，所述第一焊盘位于所述控制芯片的活性面；
第一塑封层，至少包覆所述控制芯片的侧表面；所述第一塑封层包括相对正面与背面，所述第一塑封层的正面暴露所述控制芯片的活性面；
再布线层，位于所述控制芯片的活性面与所述第一塑封层的正面一侧；所述再布线层至少用于对各个所述第一焊盘进行电路布局；
IGBT芯片，位于所述再布线层上且与所述再布线层电连接；
引脚，包括内引脚部与外引脚部，所述内引脚部位于所述再布线层上且与所述再布线层电连接；以及
第二塑封层，包覆所述IGBT芯片、所述再布线层以及所述内引脚部；所述外引脚部暴露在所述第一塑封层与所述第二塑封层外。
8.根据权利要求7所述的IPM封装结构，其特征在于，还包括：第一散热板，位于所述第一塑封层的背面一侧，所述第一散热板与所述再布线层通过第一导电柱或第一导电插塞连接，用于所述控制芯片的散热或同时用于所述控制芯片与所述IGBT芯片的散热。
9.根据权利要求7所述的IPM封装结构，其特征在于，所述第二塑封层包括相对正面与背面，所述第二塑封层的背面远离所述再布线层；所述IPM封装结构还包括：第二散热板，位于所述第二塑封层的背面一侧，所述第二散热板与所述再布线层通过第二导电柱或第二导电插塞连接，用于所述IGBT芯片的散热。
10.根据权利要求7所述的IPM封装结构，其特征在于，所述IGBT芯片与所述再布线层通过引线电连接在一起。
11.根据权利要求7所述的IPM封装结构，其特征在于，还包括：MOS芯片，位于所述再布线层上且与所述再布线层电连接；所述第二塑封层还包覆所述MOS芯片。
CN202111124246.6A 2021-09-24 2021-09-24 Ipm封装结构及其制作方法 Pending CN113871307A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111124246.6A CN113871307A (zh) 2021-09-24 2021-09-24 Ipm封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111124246.6A CN113871307A (zh) 2021-09-24 2021-09-24 Ipm封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN113871307A true CN113871307A (zh) 2021-12-31

Family

ID=78994061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111124246.6A Pending CN113871307A (zh) 2021-09-24 2021-09-24 Ipm封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113871307A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855172A (zh) * 2024-03-07 2024-04-09 江苏中科智芯集成科技有限公司 一种一体式芯片散热通道及其散热通道的加工工艺
WO2024120109A1 (zh) * 2022-12-07 2024-06-13 华为数字能源技术有限公司 智能功率模块及功率转换设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024120109A1 (zh) * 2022-12-07 2024-06-13 华为数字能源技术有限公司 智能功率模块及功率转换设备
CN117855172A (zh) * 2024-03-07 2024-04-09 江苏中科智芯集成科技有限公司 一种一体式芯片散热通道及其散热通道的加工工艺
CN117855172B (zh) * 2024-03-07 2024-05-17 江苏中科智芯集成科技有限公司 一种一体式芯片散热通道及其散热通道的加工工艺

Similar Documents

Publication Publication Date Title
CN111883521B (zh) 多芯片3d封装结构及其制作方法
CN110729272A (zh) 芯片封装方法及封装结构
CN113871307A (zh) Ipm封装结构及其制作方法
CN112151466A (zh) 芯片封装结构及其制作方法
TW201515181A (zh) 無芯層封裝結構及其製造方法
WO2023005307A1 (zh) Mcm封装结构及其制作方法
CN215299231U (zh) 芯片封装结构
WO2022095695A1 (zh) Mcm封装结构及其制作方法
CN113725088B (zh) 芯片封装结构的制作方法
CN112117250B (zh) 芯片封装结构及其制作方法
CN210224005U (zh) 一种扇出型天线封装结构
US11610855B2 (en) Chip packaging method and package structure
CN113611615A (zh) 芯片封装结构的制作方法
CN209804638U (zh) 扇出型天线封装结构
CN113471160A (zh) 芯片封装结构及其制作方法
CN113571435B (zh) 芯片封装结构的形成方法
WO2022012498A1 (zh) 芯片封装结构及其制作方法
CN113725183B (zh) 芯片封装结构及其制作方法
CN113937012A (zh) 芯片封装结构及其制作方法
CN113725089B (zh) 芯片封装结构的制作方法
CN113725182B (zh) 芯片封装结构
CN112133695B (zh) 系统级封装结构及其制作方法
CN113725180B (zh) 芯片封装结构及其制作方法
CN113725181B (zh) 芯片封装结构
TWI841586B (zh) 晶片封裝方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination