CN113611692B - Mcm封装结构及其制作方法 - Google Patents

Mcm封装结构及其制作方法 Download PDF

Info

Publication number
CN113611692B
CN113611692B CN202110864854.4A CN202110864854A CN113611692B CN 113611692 B CN113611692 B CN 113611692B CN 202110864854 A CN202110864854 A CN 202110864854A CN 113611692 B CN113611692 B CN 113611692B
Authority
CN
China
Prior art keywords
bare chip
die
conductive
active surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110864854.4A
Other languages
English (en)
Other versions
CN113611692A (zh
Inventor
杨威源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110864854.4A priority Critical patent/CN113611692B/zh
Publication of CN113611692A publication Critical patent/CN113611692A/zh
Priority to PCT/CN2022/089779 priority patent/WO2023005307A1/zh
Application granted granted Critical
Publication of CN113611692B publication Critical patent/CN113611692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本发明提供了一种MCM封装结构及其制作方法，MCM封装结构中，第一裸片、第二裸片以及电连接结构封装在塑封层内，第一裸片设有容纳槽，容纳槽的开口位于第一裸片的背面；第二裸片设置于容纳槽内，且通过导热胶与第一裸片固定，第二裸片的活性面与第一裸片的活性面朝向相背；塑封层的正面一侧设有散热电极，散热电极与导热胶连接。根据本发明的实施例，由于导热胶不但可与容纳槽的底壁与四个侧壁接触，而且还可与第二裸片的底壁与四个侧壁接触，接触面积较大，因而对第一裸片与第二裸片的散热效果都得以提升。

Description

MCM封装结构及其制作方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种MCM封装结构及其制作方法。
背景技术
在封装过程中，常常将具有不同功能的裸片封装在一个封装结构中，以形成特定作用，被称为多芯片组件(Multi-Chip Module，MCM)，其具有体积小、可靠性高、高性能和多功能化等优势。
近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高集成度、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。
产品小型化后，散热性能对于产品来说至关重要。
有鉴于此，本发明提供一种MCM封装结构及其制作方法，以实现封装结构的体积小、结构紧凑、集成度高、散热性能佳的需求。
发明内容
本发明的发明目的是提供一种MCM封装结构及其制作方法，以实现封装结构的体积小、结构紧凑、集成度高、散热性能佳的需求。
为实现上述目的，本发明的第一方面提供一种MCM封装结构，包括：
第一裸片，包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；
第二裸片，包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；
塑封层，至少包覆所述第一裸片的侧表面；所述塑封层包括相对的正面与背面，所述塑封层的正面与所述第二裸片的活性面朝向相同，所述塑封层的背面与所述第一裸片的活性面朝向相同；
电连接结构，贯穿于所述塑封层的正面与所述塑封层的背面之间；
第一导电结构，位于所述塑封层背面一侧；所述第一导电结构至少连接所述电连接结构与至少一个所述第一焊盘；
第二导电结构，位于所述塑封层正面一侧；所述第二导电结构至少连接所述电连接结构与至少一个所述第二焊盘；
散热电极，位于所述塑封层正面一侧；所述散热电极与所述导热胶连接。
可选地，所述导热胶填充于所述容纳槽与所述第二裸片之间，且所述导热胶接触所述容纳槽的侧壁的至少部分区域、所述第二裸片的侧壁的至少部分区域、所述容纳槽的底壁以及所述第二裸片的底壁。
可选地，所述电连接结构为导电柱、导电插塞或位于过孔内壁的导电层。
可选地，所述第一裸片包括第一背电极，所述第一背电极位于所述第一裸片的背面；和/或所述第二裸片包括第二背电极，所述第二背电极位于所述第二裸片的背面；所述导热胶具有导电功能，所述散热电极用于电连接固定电位。
可选地，所述导热胶包括：纳米铜/导电聚合物复合材料。
可选地，所述第一导电结构为第一再布线层，或所述第一导电结构为第一导电凸块，或所述第一导电结构包括第一再布线层与位于所述第一再布线层上的第一导电凸块；和/或所述第二导电结构为第二导电凸块，或所述第二导电结构包括第二再布线层与位于所述第二再布线层上的第二导电凸块。
可选地，所述容纳槽呈阶梯状。
可选地，所述第一裸片的活性面覆盖有第一保护层，所述第一保护层具有暴露第一焊盘的第一开口；和/或所述第二裸片的活性面覆盖有第二保护层，所述第二保护层具有暴露第二焊盘的第二开口。
可选地，所述第二裸片的活性面、所述导热胶以及所述第一裸片的背面上覆盖有流平层，所述流平层的上表面与所述塑封层的正面齐平。
本发明的第二方面提供一种MCM封装结构的制作方法，包括：
形成塑封中间体，所述塑封中间体包括：
第一裸片，包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；
第二裸片，包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；
以及塑封层，至少包覆所述第一裸片的侧表面；所述塑封层包括相对的正面与背面，所述塑封层的正面与所述第二裸片的活性面朝向相同，所述塑封层的背面与所述第一裸片的活性面朝向相同；
在所述塑封中间体上形成第一导电结构与第二导电结构中的一个，所述第一导电结构位于所述塑封层背面一侧，且连接所述第一焊盘；所述第二导电结构位于所述塑封层正面一侧，且连接所述第二焊盘；形成所述第二导电结构的同时形成散热电极，所述散热电极与所述导热胶连接；
在所述塑封层内形成过孔，所述过孔的底壁暴露已形成的所述第一导电结构或所述第二导电结构；
在所述塑封中间体上形成所述第一导电结构与所述第二导电结构中的另一个，同时在所述过孔的侧壁、底壁以及过孔外的塑封层上形成导电层，所述第一导电结构与所述第二导电结构中的另一个与所述塑封层上的导电层连接。
可选地，所述塑封中间体的形成方法包括：
提供载板与承载于所述载板的至少一组待塑封件，每组所述待塑封件包括：第一裸片与第二裸片；所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；所述第一裸片的活性面朝向所述载板；
在所述载板的表面形成包埋所述待塑封件的塑封层，所述塑封层包括相对的正面与背面；自所述塑封层的正面减薄所述塑封层，直至露出所述第二裸片的活性面；去除所述载板。
可选地，所述塑封中间体的形成方法包括：
提供载板与承载于所述载板的至少一组待塑封件，每组所述待塑封件包括：第一裸片、第二裸片以及流平层；所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；所述流平层覆盖于所述第二裸片的活性面、所述导热胶以及所述第一裸片的背面上；所述流平层朝向所述载板；
在所述载板的表面形成包埋所述待塑封件的塑封层，所述塑封层包括相对的正面与背面，所述塑封层的正面与所述流平层的朝向相同；自所述塑封层的背面减薄所述塑封层，直至露出所述第一裸片的活性面；去除所述载板。
可选地，每组所述待塑封件的形成方法包括：
提供第一裸片，在所述容纳槽内设置液态或半固态的导热胶；
提供第二裸片，所述第二裸片的活性面与所述第一裸片的活性面朝向相背，将所述第二裸片设置于所述容纳槽内；
固化所述液态或半固态的导热胶，使所述第二裸片与所述第一裸片固定。
可选地，将所述第二裸片设置于所述容纳槽内步骤后，固化所述液态或半固态的导热胶步骤前，所述液态或半固态的导热胶填充于所述容纳槽与所述第二裸片之间，且所述液态或半固态的导热胶接触所述容纳槽的侧壁的至少部分区域、所述第二裸片的侧壁的至少部分区域、所述容纳槽的底壁以及所述第二裸片的底壁。
本发明的第三方面提供另一种MCM封装结构的制作方法，包括：
形成塑封中间体，所述塑封中间体包括：
第一裸片，包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；
第二裸片，包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；
以及塑封层，至少包覆所述第一裸片的侧表面；所述塑封层包括相对的正面与背面，所述塑封层的正面与所述第二裸片的活性面朝向相同，所述塑封层的背面与所述第一裸片的活性面朝向相同；
在所述塑封中间体上形成第一导电结构与第二导电结构中的一个，所述第一导电结构位于所述塑封层背面一侧，且连接所述第一焊盘；所述第二导电结构位于所述塑封层正面一侧，且连接所述第二焊盘；形成所述第二导电结构的同时形成散热电极，所述散热电极与所述导热胶连接；
在所述塑封层内形成导电插塞，所述导电插塞包括相对的第一端与第二端，所述第一端连接于已形成的所述第一导电结构或所述第二导电结构；
在所述塑封中间体与所述导电插塞的第二端上形成第一导电结构与第二导电结构中的另一个。
本发明的第四方面提供再一种MCM封装结构的制作方法，包括：
提供载板与承载于所述载板的至少一组待塑封件，每组所述待塑封件包括：第一裸片、第二裸片以及导电柱；所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；所述导电柱包括相对的第一端与第二端；所述第一裸片的活性面与所述导电柱的第一端朝向所述载板；
形成塑封中间体，所述塑封中间体包括：
第一裸片，包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；
第二裸片，包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；
导电柱，包括相对的第一端与第二端；
以及塑封层，至少包覆所述第一裸片的侧表面以及所述导电柱；所述塑封层包括相对的正面与背面，所述塑封层的正面、所述第二裸片的活性面以及所述导电柱的第一端朝向相同，所述塑封层的背面、所述第一裸片的活性面以及所述导电柱的第二端朝向相同；
在所述塑封中间体上形成第一导电结构与第二导电结构中的一个，所述第一导电结构位于所述塑封层背面一侧，且至少连接所述导电柱与至少一个所述第一焊盘；所述第二导电结构位于所述塑封层正面一侧，且至少连接所述导电柱与至少一个所述第二焊盘；形成所述第二导电结构的同时形成散热电极，所述散热电极与所述导热胶连接；
在所述塑封中间体上形成第一导电结构与第二导电结构中的另一个；
切割形成MCM封装结构。
发明人在研发过程中发现：MCM封装结构可以通过两种方法实现：封装结构内的多个裸片堆叠和封装结构内的多个芯片封装结构堆叠。
封装结构内的多个裸片堆叠先将各个裸片倒装在对应基板上，每个基板两侧具有互连焊点，通过互连焊点可将多个基板堆叠起来进行电互连。
封装结构内的多个芯片封装结构堆叠是将同一类型和相近尺寸的小规模封装体相重叠，利用原有标准封装体的端子排布，将重叠在一起的小规模封装体的相同端子钎焊在一起，实现各个封装体之间的电连接。
然而，一方面，上述MCM封装结构尺寸较大、封装工序繁琐。另一方面，封装结构的散热通过电连接焊盘的散热电极实现，散热效果有限。
不同于上述两种封装方式，本发明的MCM封装结构中，第一裸片与第二裸片封装在塑封层内，第一裸片包括若干第一焊盘，第一焊盘位于第一裸片的活性面，第一裸片设有容纳槽，容纳槽的开口位于第一裸片的背面；第二裸片包括若干第二焊盘，第二焊盘位于第二裸片的活性面；第二裸片设置于容纳槽内，且通过导热胶与第一裸片固定，第二裸片的活性面与第一裸片的活性面朝向相背；电连接结构贯穿于塑封层的正面和塑封层的背面之间；塑封层背面一侧具有第一导电结构，第一导电结构至少连接电连接结构与至少一个第一焊盘；塑封层正面一侧具有第二导电结构与散热电极，第二导电结构至少连接电连接结构与至少一个第二焊盘，散热电极与导热胶连接。上述MCM封装结构使得导热胶不但可与容纳槽的底壁与四个侧壁接触，而且还可与第二裸片的底壁与四个侧壁接触，接触面积较大，因而对第一裸片与第二裸片的散热效果都得以提升。
附图说明
图1是本发明第一实施例的MCM封装结构的截面结构示意图；
图2是图1中的MCM封装结构的制作方法的流程图；
图3至图11是图2中的流程对应的中间结构示意图；
图12是本发明第二实施例的MCM封装结构的截面结构示意图；
图13是图12中的MCM封装结构的制作方法的流程图；
图14是本发明第三实施例的MCM封装结构的截面结构示意图；
图15是图14中的MCM封装结构的制作方法的流程图；
图16是本发明第四实施例的MCM封装结构的截面结构示意图；
图17是本发明第五实施例的MCM封装结构的截面结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
MCM封装结构1、2、3、4、5 第一裸片11
第一焊盘111 第一裸片的背面11b
第一裸片的活性面11a 第二裸片12
第二焊盘121 第二裸片的背面12b
第二裸片的活性面12a 容纳槽110
导热胶13 塑封层14
塑封层的正面14a 塑封层的背面14b
第一导电凸块15 过孔16
导电层17 第二导电凸块18
散热电极19 流平层20
第一保护层112 第二保护层122
流平层20 塑封中间体10
载板30 待塑封件40
导电插塞21 导电插塞的第一端21a
导电插塞的第二端21b 导电柱22
导电柱的第一端22a 导电柱的第二端22b
第一背电极113 第二背电极123
第一凹槽110a 第二凹槽110b
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的MCM封装结构的截面结构示意图。
参照图1所示，MCM封装结构1包括：
第一裸片11，包括若干第一焊盘111，第一焊盘111位于第一裸片11的活性面11a；第一裸片11设有容纳槽110，容纳槽110的开口位于第一裸片11的背面11b；
第二裸片12，包括若干第二焊盘121，第二焊盘121位于第二裸片12的活性面12a；第二裸片12设置于容纳槽110内，且通过导热胶13与第一裸片11固定，第二裸片12的活性面12a与第一裸片11的活性面11a朝向相背；
塑封层14，至少包覆第一裸片11的侧表面；塑封层14包括相对的正面14a与背面14b，塑封层14的正面14a与第二裸片12的活性面12a朝向相同，塑封层14的背面14b与第一裸片11的活性面11a朝向相同；
第一导电凸块15，位于塑封层背面14b一侧；第一导电凸块15连接第一焊盘111；
过孔16，贯穿塑封层14的正面14a与塑封层14的背面14b之间，过孔16暴露第一导电凸块15；
导电层17，覆盖于过孔16的内壁与过孔16外的塑封层14的正面14a上；
第二导电凸块18，位于塑封层正面14a一侧；第二导电凸块18连接第二焊盘121，第二导电凸块18与导电层17连接；
散热电极19，位于塑封层正面14a一侧；散热电极19与导热胶13连接。
第一裸片11与第二裸片12可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSOR DIE)、或射频裸片(RADIO FREQUENCE DIE)、或对应的控制芯片。本实施例不限定第一裸片11与第二裸片12的功能。
第一裸片11包括相对的活性面11a与背面11b。第一焊盘111位于活性面11a上。第一裸片11内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。第一焊盘111与电互连结构连接，用于将各个器件的电信号输入/输出。
第二裸片12包括相对的活性面12a与背面12b。第二焊盘121位于活性面12a上。第二裸片12内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。第二焊盘121与电互连结构连接，用于将各个器件的电信号输入/输出。
第二裸片12设置在第一裸片11的容纳槽110内，可以相对于背靠背设置方式、斜对或并排设置方式，可以减小MCM封装结构1的体积。背靠背设置方式是指：第一裸片11的背面11b与第二裸片12的背面12b贴合在一起。斜对设置方式是指：第一裸片11的背面11b与第二裸片12的背面12b朝向相对，但在第一裸片11与第二裸片12的厚度方向与垂直厚度方向都错位。并排设置方式是指：第一裸片11的背面11b与第二裸片12的背面12b朝向相同，第一裸片11的活性面11a与第二裸片12的活性面12a朝向相同。
本实施例中，参照图1所示，第一裸片11的活性面11a覆盖有第一保护层112。第二裸片12的活性面12a覆盖有第二保护层122。第一保护层112与第二保护层122为绝缘材料，具体可以为绝缘树脂材料，也可以为无机材料。绝缘树脂材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜、有机聚合物复合材料或者其它具有类似绝缘性能的有机材料等。无机材料例如为二氧化硅、氮化硅中的至少一种。
第一保护层112具有暴露第一焊盘111的第一开口。第二保护层122具有暴露第二焊盘121的第二开口。
其它实施例中，可以省略第一保护层112和/或第二保护层122，或第二保护层122为无机材料时，第二保护层122上具有ABF膜。
一个可选方案中，导热胶13可以包括铜粉与粘合剂。其它可选方案中，导热胶13也可以包括导热聚合物材料与粘合剂。
导热胶13的上表面低于第二保护层122的上表面。
本实施例中，参照图1所示，第二保护层122、第二焊盘121、导热胶13以及第一裸片11的背面11b上覆盖有流平层20。流平层20的材料可以为ABF膜。
其它实施例中，也可以省略流平层20。
塑封层14的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层14的材料还可以为各种聚合物或者树脂与聚合物的复合材料。
塑封层14包括相对的正面14a与背面14b。本实施例中，塑封层14的正面14a暴露流平层20，塑封层14的背面14b暴露第二保护层122。
本实施例中，第一导电凸块15为MCM封装结构1的背面对外连接端，第二导电凸块18为MCM封装结构1的正面对外连接端。导电层17实现了第一裸片11与第二裸片12的电连接。
散热电极19与导热胶13连接。由于导热胶13不但与容纳槽110的底壁与四个侧壁接触，而且还与第二裸片12的底壁与四个侧壁接触，接触面积较大，因而对第一裸片11与第二裸片12的散热效果都可以得以提升。
另一实施例中，第一导电凸块15可以替换为第一再布线层。第一再布线层包括若干金属块，具有一层或多层。部分数目的金属块与若干数目的第一焊盘111选择性电连接，以实现第一焊盘111的电路布局；部分数目的金属块与导电层17电连接，以实现将第一裸片11的电信号引至塑封层14的背面14b。第一再布线层可以提高MCM封装结构1的布线复杂度，提高集成度。
流平层20与塑封层14的正面14a上可以设置包埋第一再布线层的第一介电层。换言之，MCM封装结构1仅具有背面对外连接端。
一些实施例中，第一再布线层上可以设置第一导电凸块15与第一介电层，第一导电凸块15暴露在第一介电层外，仍作为背面对外连接端。
再一实施例中，第二导电凸块18可以替换为第二再布线层。第二再布线层包括若干金属块，具有一层或多层。部分数目的金属块与若干数目的第二焊盘121选择性电连接，以实现第二焊盘121的电路布局；部分数目的金属块与导电层17电连接，以实现将第二裸片12的电信号引至塑封层14的正面14a。第二再布线层可以提高MCM封装结构1的布线复杂度，提高集成度。
塑封层14的背面14b上可以设置包埋第二再布线层的第二介电层。换言之，MCM封装结构1仅具有正面对外连接端。
一些实施例中，第二再布线层上可以设置第二导电凸块18与第二介电层，第二导电凸块18暴露在第二介电层外，仍作为正面对外连接端。
第一介电层与第二介电层的材料可以为绝缘树脂材料或无机材料。绝缘树脂材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜、有机聚合物复合材料或者其它具有类似绝缘性能的有机材料等。无机材料例如为二氧化硅、氮化硅中的至少一种。相对于无机材料，绝缘树脂材的张应力较小，可防止MCM封装结构1表面出现翘曲。
本发明一实施例提供了图1中的MCM封装结构1的制作方法。图2是制作方法的流程图。图3至图11是图2中的流程对应的中间结构示意图。
首先，参照图2中的步骤S1与图3所示，形成塑封中间体10，塑封中间体10包括：
第一裸片11，包括若干第一焊盘111，第一焊盘111位于第一裸片11的活性面11a；第一裸片11设有容纳槽110，容纳槽110的开口位于第一裸片11的背面11b；
第二裸片12，包括若干第二焊盘121，第二焊盘121位于第二裸片12的活性面12a；第二裸片12设置于容纳槽110内，且通过导热胶13与第一裸片11固定，第二裸片12的活性面12a与第一裸片11的活性面11a朝向相背；
以及塑封层14，至少包覆第一裸片11的侧表面；塑封层14包括相对的正面14a与背面14b，塑封层14的正面14a与第二裸片12的活性面12a朝向相同，塑封层14的背面14b与第一裸片11的活性面11a朝向相同。
本实施例中，形成塑封中间体10可以包括步骤S11至S12。
步骤S11：参照图4与图5所示，提供载板30与承载于载板30的多组待塑封件40，每组待塑封件40包括：第一裸片11与第二裸片12，第一裸片11包括若干第一焊盘111，第一焊盘111位于第一裸片11的活性面11a；第一裸片11设有容纳槽110，容纳槽110的开口位于第一裸片11的背面11b；第二裸片12包括若干第二焊盘121，第二焊盘121位于第二裸片12的活性面12a；第二裸片12设置于容纳槽110内，且通过导热胶13与第一裸片11固定，第二裸片12的活性面12a与第一裸片11的活性面11a朝向相背；其中，第一裸片11的活性面11a朝向载板30。其中，图4是载板和多组待封装件的俯视图；图5是沿着图4中的AA线的剖视图。
容纳槽110可通过干法刻蚀或湿法刻蚀实现。干法刻蚀或湿法刻蚀时，第一裸片11的背面11b覆盖有掩膜层，掩膜层曝光采用的掩模版可借助位于第一裸片11的活性面11a的第一焊盘111进行对位。例如可以采用红外穿透第一裸片11的技术获得第一焊盘111的位置。
本实施例中，参照图5所示，第一裸片11的活性面11a覆盖有第一保护层112。第二裸片12的活性面12a覆盖有第二保护层122。第一保护层112与第二保护层122为绝缘材料，具体可以为绝缘树脂材料，也可以为无机材料。绝缘树脂材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜、有机聚合物复合材料或者其它具有类似绝缘性能的有机材料等。无机材料例如为二氧化硅、氮化硅中的至少一种。
第一保护层112具有暴露第一焊盘111的第一开口。第二保护层122具有暴露第二焊盘121的第二开口。
其它实施例中，可以省略第一保护层112和/或第二保护层122。
本实施例中，步骤S11的一组待塑封件40的形成方法可以包括步骤S111至S114。
步骤S111：提供第一裸片11，在容纳槽110内设置半固态的导热胶。
半固态的导热胶可以包括铜粉与粘合剂，也可以包括导热聚合物材料与粘合剂。半固态的导热胶可以采用刷头刷在容纳槽110内。
步骤S112：提供第二裸片12，第二裸片12的活性面12a与第一裸片11的活性面11a朝向相背，将第二裸片12设置于容纳槽110内。
第二裸片12设置于容纳槽110内时，嵌入半固态的导热胶内。
步骤S113：固化半固态的导热胶，使第二裸片12与第一裸片11固定。
固化半固态的导热胶可以通过加热法，使得粘合剂中的有机物挥发，从而密实变硬。
本实施例中，步骤S112之后，步骤S113之前：半固态的导热胶填充于容纳槽110与第二裸片12之间，且半固态的导热胶接触容纳槽110的侧壁的至少部分区域、第二裸片12的侧壁的至少部分区域、容纳槽110的底壁以及第二裸片12的底壁。
步骤S114：第二保护层122、第二焊盘121、导热胶13以及第一裸片11的背面11b上覆盖流平层20。流平层20的材料可以为ABF膜。
另一实施例中，步骤S11的一组待塑封件40的形成方法可以包括步骤S111'至S114。
步骤S111'：提供第一裸片11，在容纳槽110内设置液态的导热胶，对液态导热胶进行半固化形成半固态导热胶。
液态导热胶可以包括：液体金导电胶和/或液体碳导电胶。对液态导热胶进行半固化可通过加热法实现。
步骤S112：提供第二裸片12，第二裸片12的活性面12a与第一裸片11的活性面11a朝向相背，将第二裸片12设置于容纳槽110内。
第二裸片12设置于容纳槽110内时，嵌入半固态的导热胶内。
步骤S113：固化半固态的导热胶，使第二裸片12与第一裸片11固定。
固化半固态的导热胶可以通过加热法，使得半固化金导热胶和/或半固化碳导热胶中的有机物挥发，从而密实变硬。
载板30为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
多组待塑封件40设置在载板30的表面时，可以在载板30表面涂布一整面粘结层，将多组待塑封件40置于该粘结层上。
粘结层可以采用易剥离的材料，以便将载板30剥离下来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
一组待塑封件40位于载板30表面的一块区域，便于后续切割。载板30表面固定多组待塑封件40，以同时制作多个MCM封装结构1，有利于批量化生产、降低成本。一些实施例中，载板30表面也可以固定一组待塑封件40。
步骤S12：参照图6所示，在载板30的表面形成包埋各组待塑封件40的塑封层14；参照图7所示，自塑封层14的背面14b减薄塑封层14，直至露出第一裸片11的活性面11a。
塑封层14的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层14的材料还可以为各种聚合物或者树脂与聚合物的复合材料。对应地，塑封可以包括先填充液态塑封料、后经塑封模具高温固化进行。一些实施例中，塑封层14也可以采用热压成型、传递成型等塑性材料成型的方式成型。
塑封层14可以包括相对的正面14a与背面14b。
参照图7所示，可采用机械研磨例如采用砂轮研磨减薄塑封层14。
本实施例中，由于第一裸片11的活性面11a具有第一保护层112，因而自塑封层14的背面14b减薄塑封层14，直至露出的为第一保护层112。
在形成塑封层14以及研磨塑封层14过程中，第一保护层112与第二保护层122可以防止第一焊盘111、第一裸片11、第二焊盘121以及第二裸片12内的电互连结构、各器件受损坏。
其它实施例中，形成塑封中间体10时，每组待塑封件40中，第二裸片12的活性面12a朝向载板30。之后，自塑封层14的正面14a减薄塑封层14，直至露出第二裸片12的活性面11a。当第二裸片12的活性面12a具有第二保护层122时，因而自塑封层14的正面14a减薄塑封层14，直至露出的为第二保护层122。
接着，参照图2中的步骤S2与图8所示，在塑封中间体10上形成第一导电凸块15，第一导电凸块15位于塑封层背面14b一侧，且连接第一焊盘111。
第一导电凸块15可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。
本实施例中，第一导电凸块15为MCM封装结构1的背面对外连接端。
其它实施例中，还可以在第一导电凸块15上形成抗氧化层。
抗氧化层可以包括：a1)锡层、或a2)自下而上堆叠的镍层与金层、或a3)自下而上堆叠的镍层、钯层与金层。抗氧化层可以采用电镀工艺形成。第一导电凸块15的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
另一实施例中，第一导电凸块15可以替换为第一再布线层。第一再布线层包括若干金属块，具有一层或多层。部分数目的金属块与若干数目的第一焊盘111选择性电连接，以实现第一焊盘111的电路布局；部分数目的金属块与导电层17电连接，以实现将第一裸片11的电信号引至塑封层14的背面14b。第一再布线层可以提高MCM封装结构的布线复杂度，提高集成度。
流平层20与塑封层14的正面14a上可以设置包埋第一再布线层的第一介电层。换言之，MCM封装结构仅具有背面对外连接端。
一些实施例中，第一再布线层上可以设置第一导电凸块15，第一导电凸块15暴露在第一介电层外，仍作为背面对外连接端。
形成第一导电凸块15后，可以去除载板30。载板30的去除方式可以为激光剥离、UV照射等现有去除方式。
再接着，参照图2中的步骤S3与图9所示，在塑封层14内形成过孔16，过孔16的底壁暴露已形成的第一导电凸块15。
过孔16可以采用激光开孔法形成。
参照图9所示，去除载板30后，可以在第一导电凸块15上设置支撑板31。
支撑板31为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
之后，参照图2中的步骤S4与图10所示，在塑封中间体10上形成第二导电凸块18，第二导电凸块18位于塑封层正面14a一侧，且连接第二焊盘121，同时在过孔16的侧壁、底壁以及过孔16外的塑封层正面14a上形成导电层17，连接第二焊盘121的第二导电凸块18与塑封层正面14a上的导电层17连接；形成第二导电凸块18的同时形成散热电极19，散热电极19与导热胶13连接。
形成第二导电凸块18前，先在流平层20内形成暴露第二焊盘121与导热胶13的开口。
本实施例中，第二裸片12中，第二保护层122具有暴露第二焊盘121的第二开口，因而，先采用激光开孔法去除流平层20的部分厚度，保留部分厚度，保留的厚度可以为3μm～5μm；之后采用等离子清洗法(plasma clean)去除部分厚度，以暴露第二焊盘121。等离子清洗法的能量低于激光开孔法，可防止激光开孔法暴露第二焊盘121时，损伤第二焊盘121。
此外，为防止等离子清洗法会损伤流平层20与塑封层14，可以在流平层20与塑封层14的正面上形成金属掩膜层，金属掩膜层的材料可以为铜。暴露第二焊盘121后，去除金属掩膜层。
在流平层20内形成暴露导热胶13的开口可以参照形成第二焊盘121的开口的形成方法。
第二导电凸块18可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。本实施例中，第二导电凸块18为MCM封装结构1的正面对外连接端。
其它实施例中，还可以在第二导电凸块18上形成抗氧化层。
抗氧化层可以包括：b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。抗氧化层可以采用电镀工艺形成。第二导电凸块18的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
另外实施例中，第二导电凸块18可以替换为第二再布线层。第二再布线层包括若干金属块，具有一层或多层。部分数目的金属块与若干数目的第二焊盘121选择性电连接，以实现第二焊盘121的电路布局；部分数目的金属块与导电层17电连接，以实现将第二裸片12的电信号引至塑封层14的正面14a。第二再布线层可以提高MCM封装结构的布线复杂度，提高集成度。
塑封层14的背面14b上可以设置包埋第二再布线层的第二介电层。换言之，MCM封装结构仅具有正面对外连接端。
一些实施例中，第二再布线层上可以设置第二导电凸块18，第二导电凸块18暴露在第二介电层外，仍作为正面对外连接端。
形成第二导电凸块18后，参照图11所示，去除支撑板31。
支撑板31的去除方式可以为激光剥离、UV照射等现有去除方式。
之后，参照图2中的步骤S5、图11与图1所示，切割形成多个MCM封装结构1。
每个MCM封装结构1中包含一组待塑封件40。
其它实施例中，也可以先形成第二导电凸块18，后形成第一导电凸块15，过孔16暴露第二导电凸块18。
图12是本发明第二实施例的MCM封装结构的截面结构示意图。
参照图12与图1所示，本实施例中的MCM封装结构2与实施例一中的MCM封装结构1的区别仅在于：采用导电插塞21替换过孔16与位于过孔16内壁的导电层17。换言之，MCM封装结构2采用导电插塞21作为电连接结构实现第一裸片11与第二裸片12的电连接。
图13是图12中的MCM封装结构的制作方法的流程图。参照图13与图2所示，本实施例中的MCM封装结构2的制作方法与实施例一中的MCM封装结构1的制作方法的区别仅在于：步骤S3'，在塑封层14内形成导电插塞21，导电插塞21包括相对的第一端21a与第二端21b，第一端21a连接于已形成的第一导电凸块15；步骤S4'，在塑封中间体10与导电插塞21的第二端上形成第二导电凸块18，第二导电凸块18位于塑封层正面14a一侧，且至少连接导电插塞21与至少一个第二焊盘121。
导电插塞21的形成方法可以包括：先通过激光开孔法在塑封层14内形成开孔，后通过电镀法在开孔内填充导电层。
除了上述区别，本实施例中的MCM封装结构2的其它结构及其制作方法的其它步骤可参照前述实施例的MCM封装结构1的其它结构及其制作方法的其它步骤。
图14是本发明第三实施例的MCM封装结构的截面结构示意图。
参照图14、图1与图12所示，本实施例中的MCM封装结构3与实施例一、二中的MCM封装结构1、2的区别仅在于：采用导电柱22替换过孔16与位于过孔16内壁的导电层17。换言之，MCM封装结构3采用导电柱22作为电连接结构实现第一裸片11与第二裸片12的电连接。
图15是图14中的MCM封装结构的制作方法的流程图。参照图15、图2与图13所示，本实施例中的MCM封装结构3的制作方法与实施例一、二中的MCM封装结构1、2的制作方法的区别仅在于：步骤S1'，塑封中间体10包括：导电柱22；塑封层14包覆导电柱22，塑封层14的正面14a、第二裸片12的活性面12a以及导电柱22的第一端22a朝向相同，塑封层14的背面14b、第一裸片11的活性面11a以及导电柱22的第二端22b朝向相同；步骤S2'，第一导电凸块15位于塑封层背面14b一侧，且至少连接导电柱22与至少一个第一焊盘111；省略步骤S3；步骤S4'，第二导电凸块18位于塑封层正面14a一侧，且至少连接导电柱22与至少一个第二焊盘121。
换言之，塑封中间体10的形成方法中，每组待塑封件40除了包括第一裸片11、第二裸片12，还包括导电柱22。
除了上述区别，本实施例中的MCM封装结构3的其它结构及其制作方法的其它步骤可参照前述实施例的MCM封装结构1、2的其它结构及其制作方法的其它步骤。
图16是本发明第四实施例的MCM封装结构的截面结构示意图。
参照图16、图1、图12与图14所示，本实施例中的MCM封装结构4与实施例一、二、三中的MCM封装结构1、2、3的区别仅在于：第一裸片11包括第一背电极113，第一背电极113位于第一裸片11的背面11b；第二裸片12包括第二背电极123，第二背电极123位于第二裸片12的背面12b；导热胶13具有导电功能，散热电极19用于电连接固定电位。
第一裸片11与第二裸片12为IGBT裸片时，第一背电极113与第二背电极123为漏极，可以接地。
具有导电功能的导热胶13可以包括纳米铜/导电聚合物复合材料。纳米铜/导电聚合物复合材料为导电聚合物中添加纳米铜颗粒，并使纳米铜均匀分散在导电聚合物中形成的复合材料。
设置在容纳槽110内时，纳米铜/导电聚合物复合材料为固体的扁片状结构。可通过加热，使导电聚合物材料的玻璃化温度以上；此时，导电聚合物材料由固体变成具有一定粘度的半液体，将第一裸片11与第二裸片12粘结在一起。
纳米铜/导电聚合物复合材料中，导电聚合物可以为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种。导电聚合物是由具有共扼π-键的高分子经化学或电化学“掺杂”使其由绝缘体转变为导体，其本身就具有很好的导电特性，在添加纳米铜后导电性进一步增强。
铜材料为导电性最为优良的金属材料之一，并且当铜的尺度降低到纳米级时，其由于材料比表面积大，表面活性能高，具有更为优良的导电导热特性。优选地，纳米铜为球状，粒径小于800nm；进一步优选地，纳米铜的粒径的范围为200nm～500nm。这是因为：纳米铜材料的比表面积随着材料的粒径减小而增大，材料的导电导热特性随之增强；当粒径减小到800nm以下时，材料具有优良的导电导热特性；然而，当粒径继续减小到200nm以下时，纳米材料的造价提高显著，会影响封装的经济效益，并且纳米铜的粒径减小到200nm以下时，纳米铜颗粒的表面能增大，颗粒之间容易团聚形成更大的颗粒，会有损于复合材料的导电导热性能。
优选地，纳米铜/导电聚合物复合材料中，纳米铜的添加量大于5wt％。
除了上述区别，本实施例中的MCM封装结构4的其它结构可参照前述实施例的MCM封装结构1、2的其它结构。
对于MCM封装结构4的制作方法，可以参照实施例一、二、三中的MCM封装结构1、2、3的制作方法。
图17是本发明第五实施例的MCM封装结构的截面结构示意图。
参照图17、图16、图1、图12与图14所示，本实施例中的MCM封装结构5与实施例一、二、三、四中的MCM封装结构1、2、3、4的区别仅在于：容纳槽110呈阶梯状。
本实施例中，可以通过在第一裸片11的背面11b开设第一凹槽110a，之后在第一凹槽110a内开设第二凹槽110b。第二凹槽110b的深度大于第一凹槽110a，第二凹槽110b为容纳槽110，可以采用第一凹槽110a限定导热胶13的区域。
其它实施例中，还可以继续在第二凹槽110b内开设第三凹槽，…。第三凹槽的深度大于第二凹槽110b，…。
除了上述区别，本实施例中的MCM封装结构5的其它结构及其制作方法的其它步骤可参照前述实施例的MCM封装结构1、2、3、4的其它结构及其制作方法的其它步骤。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种MCM封装结构，其特征在于，包括：
第一裸片，包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；
第二裸片，包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；
塑封层，至少包覆所述第一裸片的侧表面；所述塑封层包括相对的正面与背面，所述塑封层的正面与所述第二裸片的活性面朝向相同，所述塑封层的背面与所述第一裸片的活性面朝向相同；
电连接结构，贯穿于所述塑封层的正面与所述塑封层的背面之间；
第一导电结构，位于所述塑封层背面一侧；所述第一导电结构至少连接所述电连接结构与至少一个所述第一焊盘；
第二导电结构，位于所述塑封层正面一侧；所述第二导电结构至少连接所述电连接结构与至少一个所述第二焊盘；
散热电极，位于所述塑封层正面一侧；所述散热电极与所述导热胶连接。
2.根据权利要求1所述的MCM封装结构，其特征在于，所述导热胶填充于所述容纳槽与所述第二裸片之间，且所述导热胶接触所述容纳槽的侧壁的至少部分区域、所述第二裸片的侧壁的至少部分区域、所述容纳槽的底壁以及所述第二裸片的底壁。
3.根据权利要求1所述的MCM封装结构，其特征在于，所述电连接结构为导电柱、导电插塞或位于过孔内壁的导电层。
4.根据权利要求1所述的MCM封装结构，其特征在于，所述第一裸片包括第一背电极，所述第一背电极位于所述第一裸片的背面；和/或所述第二裸片包括第二背电极，所述第二背电极位于所述第二裸片的背面；所述导热胶具有导电功能，所述散热电极用于电连接固定电位。
5.根据权利要求1所述的MCM封装结构，其特征在于，所述容纳槽呈阶梯状。
6.根据权利要求1所述的MCM封装结构，其特征在于，所述第一裸片的活性面覆盖有第一保护层，所述第一保护层具有暴露第一焊盘的第一开口；和/或所述第二裸片的活性面覆盖有第二保护层，所述第二保护层具有暴露第二焊盘的第二开口。
7.根据权利要求1所述的MCM封装结构，其特征在于，所述第二裸片的活性面、所述导热胶以及所述第一裸片的背面上覆盖有流平层，所述流平层的上表面与所述塑封层的正面齐平。
8.一种MCM封装结构的制作方法，其特征在于，包括：
形成塑封中间体，所述塑封中间体包括：
第一裸片，包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；
第二裸片，包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；
以及塑封层，至少包覆所述第一裸片的侧表面；所述塑封层包括相对的正面与背面，所述塑封层的正面与所述第二裸片的活性面朝向相同，所述塑封层的背面与所述第一裸片的活性面朝向相同；
在所述塑封中间体上形成第一导电结构与第二导电结构中的一个，所述第一导电结构位于所述塑封层背面一侧，且连接所述第一焊盘；所述第二导电结构位于所述塑封层正面一侧，且连接所述第二焊盘；形成所述第二导电结构的同时形成散热电极，所述散热电极与所述导热胶连接；
在所述塑封层内形成过孔，所述过孔的底壁暴露已形成的所述第一导电结构或所述第二导电结构；
在所述塑封中间体上形成所述第一导电结构与所述第二导电结构中的另一个，同时在所述过孔的侧壁、底壁以及过孔外的塑封层上形成导电层，所述第一导电结构与所述第二导电结构中的另一个与所述塑封层上的导电层连接。
9.根据权利要求8所述的MCM封装结构的制作方法，其特征在于，所述塑封中间体的形成方法包括：
提供载板与承载于所述载板的至少一组待塑封件，每组所述待塑封件包括：第一裸片与第二裸片；所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；所述第一裸片的活性面朝向所述载板；
在所述载板的表面形成包埋所述待塑封件的塑封层，所述塑封层包括相对的正面与背面；自所述塑封层的正面减薄所述塑封层，直至露出所述第二裸片的活性面；去除所述载板。
10.根据权利要求8所述的MCM封装结构的制作方法，其特征在于，所述塑封中间体的形成方法包括：
提供载板与承载于所述载板的至少一组待塑封件，每组所述待塑封件包括：第一裸片、第二裸片以及流平层；所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；所述流平层覆盖于所述第二裸片的活性面、所述导热胶以及所述第一裸片的背面上；所述流平层朝向所述载板；
在所述载板的表面形成包埋所述待塑封件的塑封层，所述塑封层包括相对的正面与背面，所述塑封层的正面与所述流平层的朝向相同；自所述塑封层的背面减薄所述塑封层，直至露出所述第一裸片的活性面；去除所述载板。
11.根据权利要求9或10所述的MCM封装结构的制作方法，其特征在于，每组所述待塑封件的形成方法包括：
提供第一裸片，在所述容纳槽内设置液态或半固态的导热胶；
提供第二裸片，所述第二裸片的活性面与所述第一裸片的活性面朝向相背，将所述第二裸片设置于所述容纳槽内；所述液态或半固态的导热胶填充于所述容纳槽与所述第二裸片之间，且所述液态或半固态的导热胶接触所述容纳槽的侧壁的至少部分区域、所述第二裸片的侧壁的至少部分区域、所述容纳槽的底壁以及所述第二裸片的底壁；
固化所述液态或半固态的导热胶，使所述第二裸片与所述第一裸片固定。
12.一种MCM封装结构的制作方法，其特征在于，包括：
形成塑封中间体，所述塑封中间体包括：
第一裸片，包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；
第二裸片，包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；
以及塑封层，至少包覆所述第一裸片的侧表面；所述塑封层包括相对的正面与背面，所述塑封层的正面与所述第二裸片的活性面朝向相同，所述塑封层的背面与所述第一裸片的活性面朝向相同；
在所述塑封中间体上形成第一导电结构与第二导电结构中的一个，所述第一导电结构位于所述塑封层背面一侧，且连接所述第一焊盘；所述第二导电结构位于所述塑封层正面一侧，且连接所述第二焊盘；形成所述第二导电结构的同时形成散热电极，所述散热电极与所述导热胶连接；
在所述塑封层内形成导电插塞，所述导电插塞包括相对的第一端与第二端，所述第一端连接于已形成的所述第一导电结构或所述第二导电结构；
在所述塑封中间体与所述导电插塞的第二端上形成第一导电结构与第二导电结构中的另一个。
13.一种MCM封装结构的制作方法，其特征在于，包括：
提供载板与承载于所述载板的至少一组待塑封件，每组所述待塑封件包括：第一裸片、第二裸片以及导电柱；所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；所述导电柱包括相对的第一端与第二端；所述第一裸片的活性面与所述导电柱的第一端朝向所述载板；
形成塑封中间体，所述塑封中间体包括：
第一裸片，包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片设有容纳槽，所述容纳槽的开口位于所述第一裸片的背面；
第二裸片，包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片设置于所述容纳槽内，且通过导热胶与所述第一裸片固定，所述第二裸片的活性面与所述第一裸片的活性面朝向相背；
导电柱，包括相对的第一端与第二端；
以及塑封层，至少包覆所述第一裸片的侧表面以及所述导电柱；所述塑封层包括相对的正面与背面，所述塑封层的正面、所述第二裸片的活性面以及所述导电柱的第一端朝向相同，所述塑封层的背面、所述第一裸片的活性面以及所述导电柱的第二端朝向相同；
在所述塑封中间体上形成第一导电结构与第二导电结构中的一个，所述第一导电结构位于所述塑封层背面一侧，且至少连接所述导电柱与至少一个所述第一焊盘；所述第二导电结构位于所述塑封层正面一侧，且至少连接所述导电柱与至少一个所述第二焊盘；形成所述第二导电结构的同时形成散热电极，所述散热电极与所述导热胶连接；
在所述塑封中间体上形成第一导电结构与第二导电结构中的另一个；
切割形成MCM封装结构。
CN202110864854.4A 2021-07-29 2021-07-29 Mcm封装结构及其制作方法 Active CN113611692B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110864854.4A CN113611692B (zh) 2021-07-29 2021-07-29 Mcm封装结构及其制作方法
PCT/CN2022/089779 WO2023005307A1 (zh) 2021-07-29 2022-04-28 Mcm封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110864854.4A CN113611692B (zh) 2021-07-29 2021-07-29 Mcm封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN113611692A CN113611692A (zh) 2021-11-05
CN113611692B true CN113611692B (zh) 2023-05-26

Family

ID=78338590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110864854.4A Active CN113611692B (zh) 2021-07-29 2021-07-29 Mcm封装结构及其制作方法

Country Status (2)

Country Link
CN (1) CN113611692B (zh)
WO (1) WO2023005307A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611692B (zh) * 2021-07-29 2023-05-26 矽磐微电子(重庆)有限公司 Mcm封装结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265769B1 (en) * 1997-11-13 2001-07-24 Texas Instruments Incorporated Double-sided chip mount package
CN103168358A (zh) * 2010-07-20 2013-06-19 马维尔国际贸易有限公司 嵌入式结构及其制造方法
CN210429782U (zh) * 2019-11-06 2020-04-28 甬矽电子(宁波)股份有限公司 封装芯片以及电子设备
CN111952255A (zh) * 2019-05-15 2020-11-17 日月光半导体制造股份有限公司 半导体封装结构
CN112908979A (zh) * 2019-12-03 2021-06-04 日月光半导体制造股份有限公司 电子装置封装及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG153627A1 (en) * 2003-10-31 2009-07-29 Micron Technology Inc Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components
CN102117799B (zh) * 2010-11-25 2013-01-23 日月光半导体制造股份有限公司 埋入型多芯片半导体封装结构及其制造方法
US10535588B2 (en) * 2017-01-18 2020-01-14 Stmicroelectronics, Inc. Die with metallized sidewall and method of manufacturing
CN112151466B (zh) * 2020-09-07 2023-06-27 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN113611692B (zh) * 2021-07-29 2023-05-26 矽磐微电子(重庆)有限公司 Mcm封装结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265769B1 (en) * 1997-11-13 2001-07-24 Texas Instruments Incorporated Double-sided chip mount package
CN103168358A (zh) * 2010-07-20 2013-06-19 马维尔国际贸易有限公司 嵌入式结构及其制造方法
CN111952255A (zh) * 2019-05-15 2020-11-17 日月光半导体制造股份有限公司 半导体封装结构
CN210429782U (zh) * 2019-11-06 2020-04-28 甬矽电子(宁波)股份有限公司 封装芯片以及电子设备
CN112908979A (zh) * 2019-12-03 2021-06-04 日月光半导体制造股份有限公司 电子装置封装及其制造方法

Also Published As

Publication number Publication date
WO2023005307A1 (zh) 2023-02-02
CN113611692A (zh) 2021-11-05

Similar Documents

Publication Publication Date Title
EP3093877B1 (en) Semiconductor package
KR102145765B1 (ko) 패키지 구조체 및 그 제조 방법
CN101989558B (zh) 半导体器件及其制造方法
CN115224013A (zh) 芯片封装结构
US9984900B2 (en) Semiconductor device including at least one element
CN111883521B (zh) 多芯片3d封装结构及其制作方法
CN112151466B (zh) 芯片封装结构及其制作方法
EP2513968B1 (en) Panel based lead frame packaging method and device
CN105895623B (zh) 用于半导体封装件的衬底设计及其形成方法
CN112736031A (zh) 转接板及其制作方法，半导体器件及其制作方法
CN113611692B (zh) Mcm封装结构及其制作方法
CN113725088B (zh) 芯片封装结构的制作方法
CN209929301U (zh) 半导体封装结构
TWI614814B (zh) 基於薄膜之扇出及多晶粒封裝平台
CN115148612A (zh) 一种扇出型系统级封装结构及制作方法
CN212303700U (zh) Led芯片系统级封装结构
CN113725183B (zh) 芯片封装结构及其制作方法
CN113725180B (zh) 芯片封装结构及其制作方法
CN113725181B (zh) 芯片封装结构
TWI760227B (zh) 電子封裝件及其製法
CN113725182B (zh) 芯片封装结构
CN113725089B (zh) 芯片封装结构的制作方法
CN215988737U (zh) 一种基于2.5d结构多层互联的pop封装结构
CN213071121U (zh) 扇出型封装结构
CN212392241U (zh) 扇出型封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant