CN210429782U - 封装芯片以及电子设备 - Google Patents
封装芯片以及电子设备 Download PDFInfo
- Publication number
- CN210429782U CN210429782U CN201921904088.4U CN201921904088U CN210429782U CN 210429782 U CN210429782 U CN 210429782U CN 201921904088 U CN201921904088 U CN 201921904088U CN 210429782 U CN210429782 U CN 210429782U
- Authority
- CN
- China
- Prior art keywords
- chip
- packaged
- heat
- substrate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本申请提供一种封装芯片以及电子设备。该封装芯片包括基板以及至少一个芯片裸片。芯片裸片设置有触点的一面朝向基板,设置在基板上,其中,该触点用于与其他元器件连接。封装芯片焊接到电路板时,该基板设置有芯片裸片的一面朝向所述电路板,使得该芯片裸片远离所述基板的一面与所述电路板中的第一散热件接触。如此,在不增加封装芯片体积的前提下,该封装芯片利用电路板提供的第一散热件直接对芯片裸片进行散热,提高了对芯片内部元器件的散热效率。
Description
技术领域
本申请涉及半导体领域,具体而言,涉及一种封装芯片以及电子设备。
背景技术
随着IC(Integratedcircuit,集成电路板)制造技术的进步,芯片均向小型化,快速化的方向发展。芯片工作时,芯片中晶体管等有源器件运算会产生大量的热量,随着芯片单位面积的晶体管数目越来越多,发热量也越来越大,在芯片面积不随之大幅增加的情况下,器件发热密度越来越高。在此发展趋势下,芯片过热问题已成为目前制约电子器件技术发展的瓶颈。
芯片的封装结构主要包括元器件、基板和塑封料。该塑封料主要用于实现对芯片内部元器件的封装与保护,导致元器件工作时产生的热量主要通过塑封料传递到环境空间中。由于塑封料的热传导系数较小,使得散热效果并不理想。为此,会在芯片塑封料表面贴散热片或散热器,该贴散热片或散热器会使得芯片整体结构厚度会增加,不满足小型化产品的发展趋势。
实用新型内容
本申请实施例的目的在于提供一种封装芯片以及电子设备,旨在提高封装芯片的散热性能。
本申请实施例的目的之一在于提供一种封装芯片,所述封装芯片包括基板以及至少一个芯片裸片;
所述芯片裸片设置有触点的一面朝向所述基板,设置在所述基板的底面,其中,所述触点用于与其他元器件连接;
所述封装芯片焊接到电路板时,所述基板的底面朝向所述电路板,使得所述芯片裸片远离所述基板的一面与所述电路板中的第一散热件接触。
可选地,所述基板的底面开设有凹槽,所述凹槽用于放置所述芯片裸片。
可选地,所述凹槽的深度与所述芯片裸片的厚度相符。
可选地,所述芯片裸片与所述凹槽之间的空隙设置有填充物。
可选地,所述填充物为导热材料。
可选地,所述基板为多层结构,所述基板之间设置有第二散热件,所述第二散热件与所述芯片裸片接触。
可选地,所述封装芯片侧面设置有第三散热件;
所述封装芯片的内部设置有第一导热件;
所述第一导热件分别与所述芯片裸片以及所述第三散热件接触,将所述芯片裸片产生的热量传导至所述第三散热件。
可选地,所述封装芯片远离所述基板的底面的上表面设置有第四散热件;
所述封装芯片的内部还设置有第二导热件;
所述第四散热件通过所述第二导热件与所述芯片裸片接触,将所述芯片裸片产生的热量传导至所述第四散热件。
可选地,所述封装芯片为SIP封装方式。
本申请实施例的目的之二在于提供一种电子设备,该电子设备包括所述封装芯片以及电路板,所述电路板设置有第一散热件;
所述封装芯片的芯片裸片与所述电路板设置有第一散热件接触。
相对于现有技术而言,本申请具有以下有益效果:
本申请实施例所提供的封装芯片以及电子设备。通过将芯片裸片设置有触点的一面朝向该封装芯片基板,设置在该基板上。该封装芯片焊接到电路板时,所述基板设置有芯片裸片的一面朝向所述电路板,使得所述芯片裸片远离所述基板的一面与所述电路板中的第一散热件接触。如此,在不增加封装芯片体积的前提下,该封装芯片利用电路板提供的第一散热件直接对芯片裸片进行散热,提高了芯片内部元器件的散热效率。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的封装芯片的剖面示意图之一;
图2为本申请实施例提供的封装芯片的剖面示意图之二;
图3为本申请实施例提供的封装芯片的剖面示意图之三;
图4为本申请实施例提供的封装芯片的剖面示意图之四。
图标:100-芯片裸片;110-触点;200-元器件;300-塑封料;410-第一散热件;420-第二散热件;430-第三散热件;440-第四散热件;510-第一导热件;520-第二导热件;600-基板;610-第一基板;620-第二基板;800-电路板。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中,需要说明的是,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本申请的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
如背景技术部分所介绍,目前的芯片主要通过塑封料300传导芯片内部元器件产生的热量,由于塑封料300的热传导系数较小,导致散热效果不理想。其他辅助散热器件的使用,会导致芯片整体厚度的增加。基于此,本申请实施例提供一种封装芯片,用以提高对芯片内部元器件的散热效果。
请参照图1,图1为本申请实施例提供的封装芯片的剖面示意图之一。该封装芯片包括基板600以及至少一个芯片裸片100。该芯片裸片100设置有触点110的一面朝向所述基板600,设置在所述基板600上。其中,该芯片裸片100设置有触点110用于与该封装芯片内部的其他元器件200连接。
该封装芯片焊接到电路板800时,该基板600设置有所述芯片裸片的一面朝向所述电路板800,使得该芯片裸片100远离所述基板600的一面与所述电路板800中的第一散热件410接触。如此,使得该芯片裸片100工作是产生的热量直接经由电路板800中的第一散热件410进行散热。
应理解,本申请实施例所述提供的封装芯片,包括至少一个芯片裸片100。请再次参照图1,该芯片裸片100为晶圆经过切割测试后未经过封装的芯片,每个芯片裸片100代表一个功能单元,多个芯片裸片100可通过该基板600上的线路触点相互连接,继而构成具有特定功能的封装芯片。
为了保护该封装芯片中的各元件,免受到外部环境的影响(如,外部粉尘或者外部静电),通过塑封料300将各个元器件200进行包裹。如此,得到用户可使用的封装芯片。
如此,相较于通过在芯片塑封料300的表面设置贴散热片或散热器,导致芯片体积较大。本申请实施例通过将芯片裸片100设置在基板600的底面,使得该封装芯片焊接到电路板800时,芯片裸片100直接与电路板800中的第一散热件410接触。如此,利用电路板800中的第一散热件410实现对芯片裸片100进行散热,继而在不增加封装芯片体积的前提下,提高了对芯片裸片100的散热效果。
可选地,请再次参照图1,为了进一步减小该封装芯片的厚度,继而减少该封装芯片的整体体积。该基板600的底面开设有凹槽,该凹槽用于放置该芯片裸片100。
如此,相较于直接在基板600的底面直接设置该芯片裸片100,并使用封塑料对该芯片裸片100四周进行填充保护。将芯片裸片100放置在基板600的底面的凹槽内。进一步,减小了封装芯片的整体体积。
其中,值得说明的是,为兼顾散热效率以及封装芯片的整体体积,该凹槽的深度与芯片裸片100的厚度相符。如此,使得该封装芯片焊接到电路板800时,该芯片裸片100能够与电路板800中的第一散热件410很好的贴合。
可选地,为了对凹槽内的芯片裸片100进行保护,该芯片裸片100与所述凹槽之间的空隙设置有填充物。其中,该填充物为导热性能良好的导热材料。
可选地,若该基板600为多层结构,所述基板600之间设置有第二散热件,所述第二散热件与所述芯片裸片100接触。
请参照图2,在一种可能的示例中,该基板600包括两层,分别为第一基板610与第二基板620。所述第一基板610与第二基板620之间设置有与芯片裸片100接触的第二散热件420,该第二散热件420可以为散热铜皮。如此,该芯片裸片100工作时产生的热量,传导至第二散热件420。利用第二散热件420增加该芯片裸片100的散热面积,进而提高散热效率。
可选地,该封装芯片为SIP(System In a Package系统级封装)封装方式。请参照图3,由于SIP封装方式的芯片,其管脚位于该基板600底面。因此,所述封装芯片侧面设置有第三散热件430,所述封装芯片的内部设置有第一导热件510。所述第一导热件510分别与所述芯片裸片100以及所述第三散热件430接触。如此,将所述芯片裸片100工作时产生的热量传导至所述第三散热件430。
可选地,请参照图4,该所述封装芯片远离所述基板600的底面的上表面设置有第四散热件440,所述封装芯片的内部还设置有第二导热件520。所述第四散热件440通过所述第二导热件520与所述芯片裸片100接触,该第四散热件440可以为散热铜皮。如此,该芯片裸片100工作时产生的热量传导至第四散热件440。
如此,由于部分电路板800在设置时,并没有为该封装芯片预先设置第一散热件410。为了保证该封装芯片的正常工作,避免其因为散热不良发生故障。在该芯片的表面设置第三散热件430以及第四散热件440作为备用散热器件。值得说明的是,所述第三散热件430以及第四散热件440与该封装芯片为可拆卸连接,用户可根据散热需求选择保留第三散热件430以及第四散热件440或者拆除。
可选地,本申请实施例还提供一种电子设备,该电子设备包括该封装芯片以及电路板800,该电路板800设置有所述第一散热件410。所述封装芯片的芯片裸片100与所述电路板800设置有第一散热件410接触。
如此,利用电路板800中的第一散热件410实现对芯片裸片100进行散热,继而在不增加封装芯片体积的前提下,提高了对芯片裸片100的散热效果。
综上所述,本申请实施例所提供的封装芯片以及电子设备。通过将封装芯片中的芯片裸片设置有触点的一面朝向该封装芯片基板,设置在该基板上。该封装芯片焊接到电路板时,所述基板设置有芯片裸片的一面朝向所述电路板,使得所述芯片裸片远离所述基板的一面与所述电路板中的第一散热件接触。如此,在不增加封装芯片体积的前提下,该封装芯片利用电路板提供的第一散热件直接对芯片裸片进行散热,提高对芯片内部元器件的散热效率。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述,仅为本申请的各种实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种封装芯片,其特征在于,所述封装芯片包括基板以及至少一个芯片裸片;
所述芯片裸片设置有触点的一面朝向所述基板,设置在所述基板上,其中,所述触点用于与其他元器件连接;
所述封装芯片焊接到电路板时,所述基板设置有所述芯片裸片的一面朝向所述电路板,使得所述芯片裸片远离所述基板的一面与所述电路板中的第一散热件接触。
2.根据权利要求1所述的封装芯片,其特征在于,所述基板的底面开设有凹槽,所述凹槽用于放置所述芯片裸片。
3.根据权利要求2所述的封装芯片,其特征在于,所述凹槽的深度与所述芯片裸片的厚度相符。
4.根据权利要求2所述的封装芯片,其特征在于,所述芯片裸片与所述凹槽之间的空隙设置有填充物。
5.根据权利要求4所述的封装芯片,其特征在于,所述填充物为导热材料。
6.根据权利要求1所述的封装芯片,其特征在于,所述基板为多层结构,所述基板之间设置有第二散热件,所述第二散热件与所述芯片裸片接触。
7.根据权利要求1所述的封装芯片,其特征在于,所述封装芯片侧面设置有第三散热件;
所述封装芯片的内部设置有第一导热件;
所述第一导热件分别与所述芯片裸片以及所述第三散热件接触,将所述芯片裸片产生的热量传导至所述第三散热件。
8.根据权利要求7所述的封装芯片,其特征在于,所述封装芯片远离所述基板的底面的上表面设置有第四散热件;
所述封装芯片的内部还设置有第二导热件;
所述第四散热件通过所述第二导热件与所述芯片裸片接触,将所述芯片裸片产生的热量传导至所述第四散热件。
9.根据权利要求1所述的封装芯片,其特征在于,所述封装芯片为SIP封装方式。
10.一种电子设备,其特征在于,该电子设备包括权利要求1-9任一项所述的封装芯片以及电路板,所述电路板设置有第一散热件;
所述封装芯片的芯片裸片与所述电路板设置有第一散热件接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921904088.4U CN210429782U (zh) | 2019-11-06 | 2019-11-06 | 封装芯片以及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921904088.4U CN210429782U (zh) | 2019-11-06 | 2019-11-06 | 封装芯片以及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210429782U true CN210429782U (zh) | 2020-04-28 |
Family
ID=70369362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921904088.4U Active CN210429782U (zh) | 2019-11-06 | 2019-11-06 | 封装芯片以及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210429782U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113611692A (zh) * | 2021-07-29 | 2021-11-05 | 矽磐微电子(重庆)有限公司 | Mcm封装结构及其制作方法 |
-
2019
- 2019-11-06 CN CN201921904088.4U patent/CN210429782U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113611692A (zh) * | 2021-07-29 | 2021-11-05 | 矽磐微电子(重庆)有限公司 | Mcm封装结构及其制作方法 |
CN113611692B (zh) * | 2021-07-29 | 2023-05-26 | 矽磐微电子(重庆)有限公司 | Mcm封装结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9911715B2 (en) | Three-dimensional package structure and the method to fabricate thereof | |
US6188578B1 (en) | Integrated circuit package with multiple heat dissipation paths | |
JP6122863B2 (ja) | 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法 | |
US4827376A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
KR100312236B1 (ko) | 전자회로를패키징하는방법및그조립체 | |
KR100842910B1 (ko) | 스택 패키지 | |
US7833840B2 (en) | Integrated circuit package system with down-set die pad and method of manufacture thereof | |
US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
US9595505B2 (en) | Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof | |
US7786571B2 (en) | Heat-conductive package structure | |
KR20140130920A (ko) | 패키지 온 패키지 장치 및 이의 제조 방법 | |
TWI508238B (zh) | 晶片散熱系統 | |
CN104882422A (zh) | 堆叠封装结构 | |
JPH08139477A (ja) | プリント配線板装置 | |
US20200152557A1 (en) | Package structure and packaging process | |
TW201742543A (zh) | 插拔式功率模組及次系統 | |
TW201740526A (zh) | 用於封裝上元件之電路之機械相容的以及導電及導熱的引線架 | |
CN210429782U (zh) | 封装芯片以及电子设备 | |
CN103050455A (zh) | 堆叠封装结构 | |
JP2007281201A (ja) | 半導体装置 | |
US7310224B2 (en) | Electronic apparatus with thermal module | |
JP4919689B2 (ja) | モジュール基板 | |
JP2014002971A (ja) | コンタクト装置、ソケット装置及び電子装置 | |
US6437984B1 (en) | Thermally enhanced chip scale package | |
CN110444518B (zh) | 半导体封装结构和制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |