CN114424402A - 具有集成天线阵列和低损耗多层内插器的天线设备 - Google Patents

Abstract

本发明公开了一种天线设备，该天线设备包括：辐射层，该辐射层具有形成天线阵列的多个天线元件；半导体晶圆，该半导体晶圆包括各自具有波束形成电路的多个块；以及多层内插器。该多层内插器可包括：下部介电层，该下部介电层与衬底相邻；上部介电层，该上部介电层与辐射层相邻；金属层，该金属层位于下部层与上部层之间并包括多条导电迹线；多个第一通孔，该多个第一通孔延伸穿过上部层和下部层两者并将波束形成电路电耦合到多个天线元件；以及多个第二通孔，该多个第二通孔在波束形成电路与导电迹线之间延伸以互连块。

Description

具有集成天线阵列和低损耗多层内插器的天线设备

技术领域

本公开整体涉及天线，并且更具体地涉及与波束形成电路集成的天线阵列的紧凑配置。

相关领域的讨论

天线阵列当前以微波和毫米波频率被部署在各种应用中，包括被部署在飞行器、卫星、车辆和用于一般陆基通信的基站中。此类天线阵列通常包括贴片辐射元件，该贴片辐射元件用相移波束形成电路驱动，以生成用于波束导向的相控阵列。在许多情况下，希望整个天线系统(包括天线阵列和波束形成电路)占据薄型的最小空间，同时仍然满足必要的性能度量。特别是在高毫米波频率下，因为部件的波长及尺寸/间距极小，存在限制不期望的电抗和损耗方面的挑战。

发明内容

在本发明所公开的技术的一个方面，一种天线设备包括：辐射层，该辐射层包括形成天线阵列的多个天线元件；半导体晶圆，该半导体晶圆包括各自具有波束形成电路的多个块；以及多层内插器。该多层内插器可包括：下部介电层，该下部介电层与晶圆相邻；上部介电层，该上部介电层与辐射层相邻；金属层，该金属层位于下部介电层与上部介电层之间并包括多条导电迹线；多个第一通孔，该多个第一通孔延伸穿过上部介电层和下部介电层两者并将波束形成电路电耦合到多个天线元件；以及多个第二通孔，该多个第二通孔在波束形成电路与导电迹线之间延伸以互连块。

在另一方面，一种天线设备包括：辐射层，该辐射层具有形成天线阵列的多个天线元件；半导体晶圆，该半导体晶圆包括各自具有内部形成于半导体晶圆内的晶体管区域的多个RF波束形成电路，每个波束形成电路具有至少一个相移器以及发射路径放大器和/或接收路径放大器；以及多层内插器。该多层内插器包括：下部介电层，该下部介电层与衬底相邻；上部介电层，该上部介电层与辐射层相邻；金属层，该金属层位于下部层与上部层之间并包括多条导电迹线，该多条导电迹线形成组合器/分频器网络，该组合器/分频器网络在多个RF波束形成电路和内插器的输入/输出连接点之间组合和/或分频信号；以及多个第一通孔，该多个第一通孔延伸穿过上部层和下部层两者并将多个RF波束形成电路电耦合到多个天线元件。多个第二通孔在RF波束形成电路与导电迹线之间延伸，其中的一些通过RF波束形成电路将天线元件与组合器/分频器网络互连。晶圆还包括至少一个中间放大器，该至少一个中间放大器将通过第二通孔中的另一个第二通孔路由往/返于组合器/分频器网络的中间点的发射信号或接收信号放大，并且通过第二通孔中的又一个第二通孔将所放大的发射信号或接收信号输出回组合器/分频器网络。

在另一方面，一种制造天线设备的方法涉及将相同的倍缩光罩图像相继施加到半导体晶圆的多个区域中的每个区域，由此在每个区域内形成相应块，每个块包括RF波束形成电路，该RF波束形成电路具有位于晶圆内的离子注入晶体管区域和位于晶圆的表面上的金属化图案；以及将内插器附接到晶圆。内插器包括与晶圆相邻的下部介电层、上部介电层、位于下部介电层与上部介电层之间并包括多条导电迹线的金属层、延伸穿过上部层和下部层两者的多个第一通孔以及在内插器的下表面与金属层之间延伸以互连多个块的多个第二通孔。将包括多个天线元件的辐射层附接到内插器的上表面或形成于其上，使得天线元件通过多个第一通孔电耦合到RF波束形成电路。

附图说明

通过以下结合附图的详细描述，所公开的技术的以上和其他方面和特征将变得更加明显，在附图中，相同的附图标记指示相同的元件或特征。相同或相似类型的各种元件可通过将参考标签附有区分相同/相似元件的破折号和第二标签(例如，-1、-2)或直接将参考标签附有第二标签来区分。然而，如果给定描述仅使用第一参考标签，则其适用于具有相同第一参考标签的相同/类似元件中的任一者，而与第二标签无关。在附图中，元件和特征可能不按比例绘制。

图1是根据一个实施方案的示例性天线设备的分解透视图。

图2示出了以横剖视图描绘的处于组装状态的图1的天线设备的示例性配置。

图3示出了以横剖视图描绘的处于组装状态的天线设备的另一个示例性配置。

图4示出了晶圆上的示例性块布置和天线设备的块配置。

图5示意性地示出了可使用倍缩光罩形成天线设备的晶圆的块的方式。

图6描绘了晶圆上连续块的示例性布局。

图7A示出了根据一个实施方案的天线设备中的共同块的子电路之间的示例性连接配置以及信号路由。

图7B是描绘图7A的实施方案中的信号分割和路由的功能图。

图8示出了根据一个实施方案的天线设备中的不同块的子电路之间的示例性连接配置以及信号路由。

图9示出了根据一个实施方案的具有信号路由示例的示例性块布局。

图10是根据一个实施方案的用于形成天线设备的示例性方法的流程图。

图11是用于形成天线设备的内插器的示例性方法的流程图。

具体实施方式

为了进行示意性的说明，参考附图提供以下描述以帮助全面理解本文所公开的技术的某些示例性实施方案。该描述包括各种具体细节以帮助本领域的普通技术人员理解该技术，但这些细节应被视为仅是示例性的。当包括公知功能和结构的描述可能使技术人员对本技术的理解模糊时，为了清楚和简洁，可省略公知功能和结构的描述。

在本文中，可认为衬底“包括”电路，或“包括形成于其中的电路”等，即使该电路可仅部分地形成于衬底内(例如，作为晶体管的掺杂区域或嵌入的导体)。被认为包括电路的衬底还可具有部分形成于衬底表面上的导电元件。

在本文中，“波束形成电路”可以是有助于形成天线波束的任何电路。波束形成电路可由一个或多个有源部件和/或一个或多个无源部件构成。有源部件的示例包括放大器、相移器和切换装置；无源部件的示例包括滤波器和一段传输线。多个互连的波束形成电路可一起形成耦合到天线阵列的RF前端。

在本文中，术语“通孔过渡”表示包括至少一个通孔的一组两个或更多个连接，其中该组连接共同地进行从一个传输线或传输机构到另一个传输线或机构的过渡。通孔过渡可以是在共面波导(CPW)、微带线或带状线到连接到天线元件的探针馈电部之间的地-信号-地(GSG)连接的一组三个通孔。通孔过渡还可以是CPW或微带线到带状线之间的GSG连接，在这种情况下，GSG连接包括两个通孔和地-地连接。在其他示例中，将一个层中的微带线或CPW连接到另一个层中的微带线的通孔过渡可具有仅一个通孔和一个直接连接。

图1是根据一个实施方案的天线设备10的分解透视图。天线设备10包括辐射层20、晶圆40和位于辐射层20和晶圆40之间的多层内插器30。辐射层20的天线元件22通过内插器30耦合到晶圆40内的波束形成电路。晶圆40由半导体材料诸如硅、硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)或磷化铟(InP)构成。内插器30可由具有比晶圆40低的损耗角正切的材料诸如石英或熔融二氧化硅构成。内插器30在晶圆40内的连接点之间并且也在晶圆40和天线元件22之间提供RF信号的低损耗路由以及分频/组合。在一个示例中，天线设备10被配置用于在通常被定义为在30GHz至300GHz范围内的频带的毫米(mm)波频带上操作。在其他示例中，天线设备10在约1GHz至30GHz的微波范围内或在低于1GHz的亚微波范围内操作。在本文中，射频(RF)信号表示具有从低于1GHz至300GHz的任何频率的信号。

辐射层20可包括限定天线阵列23的“n”个天线元件22-1至22-n，该天线阵列形成于电介质25的上表面上。天线元件22的数量n、其类型、大小、形状、元件间间距以及其从波束形成电路馈送的方式可通过设计来改变以实现目标性能度量。此类性能度量的示例包括在必要的频带上的波束宽度、指向方向、偏振、旁瓣、功率损耗、波束形状等。天线元件22可以是如图1所示的微带线贴片天线元件，或其他辐射器类型，诸如印刷偶极或开槽元件。取决于应用，天线元件22可连接到波束形成部件，以用于发射和/或接收RF信号。天线元件22-1至22-n到波束形成电路的连接可分别通过探针馈电部27-1至27-n，它们形成于电介质25内并连接到内插器30内的其他通孔。电介质25可以是低损耗材料，诸如可在内插器30上逐层以原子方式生长的空气/蜂窝材料。作为另一个示例，可使用其他材料，诸如液晶聚合物或石英。

内插器30可包括低损耗介电材料，诸如石英或熔融二氧化硅。在一个实施方案中，内插器30具有带状线构造，在这种情况下，内插器30包括：上部金属层36，该上部金属层形成于上部介电层33的顶表面上并用作带状线的上部接地平面和天线元件22的接地平面两者；下部金属层(下部接地平面)39，该下部金属层形成于下部介电层31的底表面上；以及金属(导电)层37，该金属层位于上部介电层33和下部介电层31之间以形成带状线构造的中心导体。金属层39、37和36中的每一者可以是薄膜金属层。上部金属层36在其中具有开口，探针馈电部27通过该开口连接到通孔72s的上端并且与接地平面隔离。下部金属层39也具有开口，通孔72s和82s的下端穿过该开口。通孔72s将探针馈电部27连接到晶圆40上的连接点。通孔72s是下文讨论的相应GSG通孔过渡72的每个部分。通孔82s是将层37的中心导体的点连接到晶圆40上的其他连接点的盲孔。通孔82s是也在稍后描述的相应通孔过渡82的每个部分。金属层37被图案化以形成具有多条互连导电迹线的组合器/分频器网络35，每条导电迹线路由RF信号。组合器/分频器网络35将在输入/输出(I/O)连接点p4和晶圆40上的连接点之间传播的RF信号组合和/或分频，以进一步路由往/返于天线元件22。例如，在发射方向上，组合器/分频器网络35用作分频器以将多个分频信号路径中的I/O点p4处的输入发射信号分频，使得在网络端点35e诸如35e1和35e2处提供对应的多个分频发射信号。在接收方向上，组合器/分频器网络35用作组合器以将在端点35e处接收到的接收信号组合成在I/O点p4处输出的复合接收信号。

在其他实施方案中，内插器30具有微带线构造，在这种情况下，下部接地平面39可被形成微带线传输线的导体的图案化金属层取代。在这种情况下，可省略中心金属层37，并且上部接地平面36可用作微带线接地平面和天线元件22的接地平面两者。在其他实施方案中，在内插器30内使用共面波导(CPW)传输线，在这种情况下，下部接地平面39被CPW导体取代，可省略中心金属层37，并且上部接地平面36保持。在另一个实施方案中，中心金属层37被图案化以形成内插器30的微带线传输线的导体，并且下部接地平面39是微带线传输线的地。在这种情况下，通孔82s将微带线导体连接到晶圆40内的信号线，并且接地平面39与晶圆40的接地之间将进行直接地-地连接。在另一个示例中，中心金属层37是CPW，并且在该CPW与晶圆40内的CPW或微带线之间的GSG连接中使用三个通孔。

晶圆40是半导体衬底的示例，单个RF输入/输出端口(例如，p4)与天线阵列23之间的所有有源波束形成电路都容纳在该半导体衬底内。此方法与其中具有波束形成电路的单个芯片附接到衬底的常规配置相反。在一个实施方案中，晶圆40因具有大约等于天线阵列23的形状因数的形状因数而被视为“阵列大小”衬底。例如，天线阵列23可由数十、数百或超过数千个天线元件22构成，所有天线元件都通过内插器30耦合到单个晶圆40的波束形成电路。晶圆40可包括形成于其中的“k”个“块”42-1至42-k，其中每个块42包括一个或多个子电路48(可互换地，“波束形成电路”)，诸如包括在块42-1内的“w”个子电路48-1至48-w。在本文中，块表示使用应用于单个区域(在下文，为“块区域”)的基于倍缩光罩的图像在晶圆内形成的电路。(下文结合图5描述使用倍缩光罩的块形成的示例。)在一个实施方案中，所有块42具有相同的设计，具有相同的总电路配置、子电路48的数量和物理布局。在其他实施方案中，块42中的一些块彼此不同。“锯道”55存在于相邻块42之间，锯道是晶圆40上没有金属化的隔离区域。可在内插器30内提供互连件以跨锯道55连接相邻块42。例如，组合器/分频器35的导电迹线结合通孔过渡82可用作此类互连件，这有效地互连晶圆40的不同块的子电路48。结合用以跨锯道55互连块42的此类内插器互连件，大量波束形成电路48可一体地形成于单个晶圆40内，而无需切割以及重新附接单个芯片，从而有利于制造过程。此外，可将原本分配给组合器/分频器网络的晶圆占用面积释放用于其他电路或用途。

此处需要说明的是，在大型天线阵列的其他示例中，多个晶圆40并排布置以形成多晶圆子组件，并且单个内插器30结合到多个晶圆40以将大量天线元件互连到分布在多晶圆子组件上的波束形成电路。

任何子电路48可包括具有内部形成于晶圆40内的离子植入晶体管区域的波束形成电路。波束形成电路包括前端波束形成部件，诸如发射路径放大器、发射路径相移器、带通滤波器、接收路径低噪声放大器(LNA)、接收路径相移器、发射/接收(T/R)切换装置和/或“晶圆上”组合器/分频器或其部分。任何子电路48可被称为具有波束形成电路的“芯片单元”，波束形成电路传统上将结合到从晶圆切割并重新附接到衬底的单个芯片中。通过本发明的技术，通过在单个晶圆40内形成许多子电路48而不是从晶圆切割芯片并将它们重新附接到衬底，简化了用于形成天线设备10的制造过程。此外，无需将单个芯片连接到衬底的互连件，如引线结合，从而减小电感并且提高可靠性。

任何子电路48可通过相应一个或多个通孔72s电连接到一个或多个天线元件22。例如，块42-1的子电路48-1可具有连接点p1，该连接点通过通孔72s(通孔过渡72的一部分)连接到天线元件22-1的探针馈电部27-1的连接点p2。在一个实施方案中，组合器/分频器35的一些或所有端点35e通过相应通孔82s连接到“晶圆上”组合器/分频器49，这继而将信号路由往/返于两个或更多个子电路48。例如，端点35e1通过第一通孔82s连接到组合器/分频器49的连接点p3，而端点35e2连接到另一个组合器/分频器49(未示出)的第二通孔82s。为了将发射信号分频，此类晶圆上组合器/分频器49接收输入路径处的发射信号并在多个输出路径之间分频该信号，每个输出路径连接到相应子电路48。可执行往复组合操作以用于接收路径信号。在其他实施方案中，省略组合器/分频器49，并且每个端点35e通过通孔82直接连接到相应子电路48。

在一个实施方案中，一些或所有块42包括用作中间放大器的至少一个子电路65。子电路65将通过通孔82s路由往/返于组合器/分频器35的中间点(除端点35e之外)的发射信号或接收信号放大，然后在另一个中间点处通过另一个通孔82s将所放大的信号输出/重新路由回组合器/分频器35。

图2示出了以横剖视图描绘的处于组装状态的天线设备10的一部分的示例性配置。(需要说明的是，下文结合图6至图9描述了天线设备10内的互连和操作信号流的详细示例。)在此示例中，晶圆40通过连接在内插器30的下部金属层39与晶圆40的顶表面41之间的大量焊料球(或铜柱)59以电子和机械方式连接到内插器30。例如，就大型天线阵列23而言，焊料球59的数量可能有数千个。内插器30还包括可通过在上部层33的顶表面上进行电镀而形成的薄膜金属层36。辐射层20可通过在金属层36的顶部上以原子方式生长电介质25的多层空气/蜂窝介电材料而结合到金属层36。另选地，通过直接结合互连(DBI)结合、热压缩结合或其他合适的过程将电介质25的预切割平板熔合至金属层36。如果使用熔合方法，则金属层36可另选地首先形成于电介质25的下表面而不是内插器30的顶表面上。

图2的示例描绘了两个子电路48-1和48-2(它们是同一块42的一部分)以及子电路65(其可以是相同块或不同块42的一部分)。辐射层20包括连接到探针馈电部27-1、27-2的天线元件22-1、22-2，每个探针馈电部继而连接到通孔72s。该示例示出体现为形成GSG连接的一部分的一组三个通孔的通孔过渡72：“信号通孔”72s、第一“接地通孔”72g1和第二接地通孔72g2。信号通孔72s在一个端部上连接到探针馈电部27-1并且在相对端部上通过焊料球59连接到子电路48-1的“信号触点”51s。信号触点51s结合位于其相对两侧上的第一接地触点51g1和第二接地触点51g2而形成一组GSG触点51。第一接地通孔72g1和第二接地通孔72g2在一个端部上通过相应焊料球59分别连接到第一接地触点51g1和第二接地触点51g2，并且在相对端部上连接到接地平面36。在带状线配置中，取决于晶圆40内的传输线接口的类型，通孔过渡82可用作带状线到CPW、带状线到微带线或带状线到带状线过渡。在任一种情况下，每个通孔过渡82可包括：连接在层37内的中心导体与信号触点51之间的信号通孔82s(盲孔)；连接在接地平面36与接地触点51g1之间的接地通孔82g1；以及(通过焊料球59)位于接地触点51g2与下部接地平面39之间的相邻连接。以此方式，信号能量在内插器30的带状线与晶圆40的CPW、微带线或带状线接口之间自由流动。在本文中，信号通孔72s是“第一通孔”的示例，并且信号通孔82s是“第二通孔”的示例。

每个子电路48包括一个或多个波束形成部件，诸如放大器52和相移器54。不同块42的子电路48通过连接到组合器/分频器35的通孔82s有效地互连。任何子电路48可在控制线47上接收控制信号或偏置信号CNT，以控制其中的一个或多个有源部件。控制线47可通过晶圆40的底表面44上的输入终端连接到外部部件。子电路48的波束形成部件可通过晶圆上组合器/分频器49修改(例如，放大、相移和/或滤波)从组合器/分频器35接收的发射信号，并且将修改过的发射信号输出到相应天线元件22。通过使用T/R切换装置(未示出)和/或电路，往复操作可发生在接收路径方向上，以实现全双工或其他发射-接收隔离方案。如果组合器/分频器49被实现为CPW，则该CPW的导体或微带线导体可能已形成于晶圆40的表面41上，如图所出。由于焊料球59具有足够大的直径以在晶圆40和内插器30的相对表面之间形成间隙77，所以间隙77可足以防止接地平面39短路或不利地影响由CPW或微带线导体承载的信号。

在一些示例中，子电路48还可包括分频器(未示出)，该分频器将(例如，由放大器52输出的)修改过的发射信号分频以馈送给两个或更多个天线元件22。此类分频器可在接收方向上执行往复组合操作。

在图2的示例中，组合器/分频器35具有输入信号路径35a，该输入信号路径在金属层37层级上断开并通过通孔过渡82向下路由到子电路65的发射放大器62。由放大器62输出的所放大的发射信号随后通过另一个通孔过渡82路由回组合器/分频器35。例如，如果输入信号路径35相对较长且有损耗，则放大器62可将发射信号的量值恢复到期望的水平。在接收方向上，接收路径放大器(未示出)可类似地部署在子电路65内。在这种情况下，可在子电路65内包括T/R切换装置或其他隔离电路以隔离发射信号和接收信号。I/O点p4可通过附接在内插器30的侧表面处的连接器(未示出)接收输入发射信号和/或输出接收信号。在另一个示例中，I/O连接器(未示出)附接在晶圆40的底表面44处。在这种情况下，I/O点p4可通过另一个通孔过渡82连接到I/O连接器。后一个通孔过渡82将在对应于晶圆40中的通孔或晶圆40中的同轴直通部的顶端的连接点处连接到晶圆40。晶圆40中的通孔或直通部的底端将连接到底表面44处的I/O连接器。

通常，相同或不同块的子电路48可彼此连接以用于通过内插器30的互连路径路由RF信号和/或控制信号。子电路48之间的互连路径可通过使用盲孔诸如82s形成于金属层37处，和/或形成于位于内插器30内的不同层级(未示出)处的另一个金属层处。如果图2的子电路48-1和48-2另选地是不同块42的子电路，则块42之间存在锯道区域55。由于没有对锯道区域55中的晶圆40的顶表面41应用金属化，因此子电路48之间的“块间”连接可这种方式通过内插器30通过层37进行。

图3示出了处于组装状态的天线设备10的另一个示例性配置。此配置与图2的配置的不同之处在于省略了焊料球59，而是例如通过DBI结合方法在内插器30与晶圆40之间形成直接结合。这形成内插器30的通孔过渡72、82到晶圆40的金属触点51的直接结合。在大型天线阵列中，这种方法消除了数千个焊料球59，从而提高天线设备10的可靠性。为了避免接地平面39与表面41上的导电元件(例如，表面41上的CPW或微带线内导体)之间的短路，可在晶圆表面41上或附近的任何导体的顶部上沉积隔离层。

图4示出了晶圆上的示例性块布置和天线设备10的示例性块配置。如所提及的那样，块表示通过使用应用于特定物理表面(在本文中称为“块区域”)的基于倍缩光罩的图像而在晶圆内形成的电路。如图所示，盘形晶圆40可具有形成为行和列的块42，相邻块42之间具有锯道55。然而，与常规设计相反，未沿着锯道55从晶圆切割块42。块诸如42-1可包括子电路48-1至48-w(其中一个或多个子电路可以是先前讨论的子电路65)的网格布局。在一些示例中，仅完整的矩形或正方形块42形成为晶圆40的一部分，从而使晶圆40的一些轴向表面区域未使用。在其他示例中，可在晶圆的圆形周边处形成另外的子电路。

图5示意性地示出了可使用倍缩光罩形成晶圆40的块的方式。倍缩光罩90是产生光刻图像91的工具，该光刻图像图案化(已经沉积在晶圆上的)膜或掩模以暴露供处理的区域并且在许多过程步骤之后最终形成完整电路。图像91具有跨度“d”，其通常在一定程度上仅限于晶圆40的直径的一部分。通常，跨度d小于晶圆40的直径的一半，以便以目标分辨率在晶圆40的表面处生成电路图像。在一些情况下，可通过横向步进倍缩光罩90并用相同图像91重复照明来跨晶圆40在块区域中生成相同图像。(在其他示例中，作为相同处理阶段的一部分，可在晶圆40的不同相应区域中使用不同图像。)因此，在图5中，作为第一曝光步骤的一部分，倍缩光罩90初始产生第一图像91以产生块42-i的第一曝光。倍缩光罩90随后如路径93所示被横向平移并产生通常与第一图像相同的第二图像91，以产生第二块42-(i+1)的第一曝光。可针对晶圆40的所有块区域重复该过程。然后，可在晶圆40上对所有块区域同时执行第一处理步骤，诸如用于掺杂晶体管区域的离子注入或用以沉积第一金属化层的电镀。接下来，可在晶圆40的表面上沉积另一个掩模或膜，并且可再次控制倍缩光罩90以开始对应于第二处理步骤的第二轮块区域到块区域曝光，以此类推，直到完成所有处理步骤。在整个过程中，形成相邻块之间的锯道55，该锯道是没有金属的隔离区域，传统上用于从晶圆切割块或单个芯片。在本发明的实施方案中，块42之间没有执行切割，由此得到其中形成有许多块42的连续衬底形式的晶圆40。

图6描绘了根据一个示例的天线设备10的晶圆40上的连续块的示例性布局。块42-i、42-(i+1)和42-(i+2)布置在晶圆40的给定行中，相邻块之间具有锯道55。每个块42可具有多个互连的子电路48-1至48-w，为了形成常规装置，沿区域66(并且也沿锯道55)从晶圆切割出这些子电路以形成将被重新附接到衬底的单个芯片。在本发明的实施方案中，没有切割出任何芯片，并且每个块诸如42-i可具有多个晶圆上组合器/分频器，诸如49-1和49-2。

图7A示意性地示出使用内插器30互连的相同块诸如图6的42-i内的子电路48之间的示例性连接和信号流。图7B是此示例的功能框图。在发射方向上，从子电路48-j输出的RF信号在内插器30内的组合器/分频器35的路径35c和35d之间被分频。分频信号通过分别在点p6和p7处连接到晶圆上分频器49-1、49-2的相应路径722、724(例如，通孔过渡82)重新路由回晶圆40。晶圆上分频器49-1、49-2各自在多个路径之间将信号分频，并且这些分频信号被分别提供给相邻的子电路对(48-(j-2)、48-(j-1))和(48-(j+1)、48-(j+2))。每个子电路48可修改输入信号并且通过内插器30将修改过的信号输出到天线元件22，如由路径713所描绘。往复信号流量可发生在接收方向上。

图8示意性示出了根据一个实施方案的天线设备10中不同块的子电路之间的示例性连接配置以及跨块的信号路由。在发射方向上，源自块42-(i+1)的子电路48-P的RF信号通过内插器30输出并且在组合器/分频器35的路径35f和35g之间分割。路径35f横穿锯道55并且通过通孔过渡82连接到相邻块42-i的晶圆上分频器49-u。路径35g横穿块42-(i+1)并且通过另一个通孔过渡82连接到晶圆上分频器49-v。晶圆上分频器49-u、49-v在相邻子电路48之间再次分割信号以用于修改并输出到天线阵列23。往复信号流量可发生在接收方向上。

图9示出了根据天线设备10的实施方案的示例性块布局以及信号路由示例。在此示例中，晶圆40包括六十个块42-1至42-60的网格布局，其中从正方形轮廓的每个拐角省略了一个块。每个块诸如42-j(j＝从1到60的任何数字)可具有相同设计并且包括具有RF前端电路的子电路48-1至48-16，以及具有中间放大器62的另一个子电路65(下文仅称为“放大器65”)以提供中间放大。每个子电路48可包括如上所述的一组触点51，以通过通孔过渡72连接到相应的天线元件22。图9中的粗线表示内插器30内的示例性组合器/分频器35的路径。位于晶圆40的集中式边附近的内插器30内的RF I/O连接点p4连接到输入路径35a。输入路径35a延伸到内插器30的集中式点p8，在该处其被分频以馈送给左侧块和右侧块42。在发射路径示例中，发射信号通过来自组合器/分频器35的通孔过渡82重新路由到每一侧上的块42的放大器65-1。此处，发射信号被放大并且通过另一个通孔过渡82路由回组合器/分频器35，以便在点p9处朝向上象限和下象限中的块进一步分频。在下游，通过组合器/分频器35的进一步分频和通过放大器诸如65-2的放大可根据需要或期望地发生以将分频发射信号恢复到合适的水平。

如在块42-j的放大视图中所见，去往块42-j的发射信号可通过通孔过渡82从内插器30路由到中间放大器65并且被放大。所放大的输出可被路由回组合器/分频器35，在该处它可被分频到两个路径中，其中一个路径可终止于端点35ej处。此处，另一个通孔过渡82可将信号路由回晶圆上组合器/分频器49-j。在此示例中，组合器/分频器49-j是1:16功率分频器/组合器，其具有16个连接到相应子电路48-1至48-16的终止点，以用于通过天线元件22进行传输。往复操作可发生在来自天线元件22的接收路径中。需要说明的是，尽管可在每个块42中提供相同的一个或多个放大器65，但可主动使用一些放大器65，而不使用其他放大器(未连接和/或关闭)。选择使用哪些放大器65，以及如何偏置它们以进行可变放大，可取决于块42的总体布局和在天线阵列23的孔口上的目标电场(天线电流)分布。例如，不是设计均匀的电场分布，而是可用较低的RF功率馈送外部天线元件以实现具有较低旁瓣的目标天线图案。

图10是形成具有带有带状线构造的内插器的天线设备10的示例性方法的流程图。该方法的各种过程步骤的顺序可根据需要改变。使用如上文关于图5所述的倍缩光罩形成具有多个块的晶圆40(S102)。形成具有带状线构造的内插器30(S104)，其中内插器包括上部接地平面和下部接地平面以及通孔(例如，盲孔82s和在内插器的下表面与上表面之间完全延伸的“完整通孔”82g1、72s、72g1、72g2)。

使用焊料球连接方案(图2)或先前所述的直接附接方法(图3)将晶圆附接到内插器的下部接地平面(S106)。辐射层20的介电层可在上部接地平面的顶部上生长(S108)。介电层的材料可以是逐层以原子方式生长的空气/蜂窝材料。一旦完成介电层，即可在介电层的顶部上形成天线元件，并且可以通过介电层形成探针馈电部通孔(S110)，由此完成天线设备10的制造。探针馈电部通孔在一个端部连接到天线元件金属化，并且在相对端部上连接到内插器信号通孔72s的顶部金属化。

图11是用于形成图10的方法的内插器的示例性过程步骤的流程图，表示过程S104的示例。该方法的各种过程步骤的顺序可根据需要改变。提供内插器的下部介电层(S112)。以图案形式将下部介电层的顶表面金属化(S114)以形成组合器/分频器35；并且用图案将下部介电层的底表面金属化以形成具有用于信号通孔72s和82s的孔口的下部接地平面39。孔口防止信号通孔与下部接地平面短路。因此，在每个信号通孔72s和82s的区域中，金属化图案可形成为具有用于通孔垫的集中式金属盘或正方形，其被移除了金属的隔离环包围，该隔离环又被接地平面金属包围。

可形成连接到组合器/分频器35的点的通孔过渡82的盲孔82s(S116)。然后可在下部衬底的金属化顶表面上形成或附接带状线的上部介电层(S118)。可以图案形式将介电层的顶表面金属化以形成具有类似孔口的上部接地平面，从而允许探针馈电部通孔和信号通孔72s之间的隔离连接。可随后钻孔以获得通孔过渡72和通孔过渡82的完整通孔82g1；并且用金属填充孔以完成通孔的形成(S120)，从而完成内插器30的制造。

与常规设计相比，如上所述的天线设备的实施方案可形成为具有薄型外形并实现优异性能(例如，更低的损耗和更高的频率操作)。此外，该构造能够实现便利的制造过程。通过为内插器提供通孔以跨锯道隔离区域互连基于倍缩光罩图像的块，大量波束形成电路可内部形成于单个晶圆内。从而可制造具有波束形成电路的阵列大小晶圆，而无需对单个芯片进行切割并将其重新附接到衬底。此外，可将晶圆内原本分配给组合器/分频器网络的区域释放用于其他用途。

虽然已经参考本文所述的技术的示例性实施方案特别示出和描述了本文所述的技术，但是本领域的普通技术人员应当理解，在不脱离由以下权利要求书及其等同物限定的受权利要求保护的主题的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (25)

1.一种天线设备，所述天线设备包括：

辐射层，所述辐射层包括形成天线阵列的多个天线元件；

半导体晶圆，所述半导体晶圆包括各自具有波束形成电路的多个块；以及

多层内插器，所述多层内插器包括：

下部介电层，所述下部介电层与所述晶圆相邻；

上部介电层，所述上部介电层与所述辐射层相邻；

金属层，所述金属层位于所述下部介电层与所述上部介电层之间并包括多条导电迹线；

多个第一通孔，所述多个第一通孔延伸穿过所述上部介电层和所述下部介电层两者并将所述波束形成电路电耦合到所述多个天线元件；以及

多个第二通孔，所述多个第二通孔在所述波束形成电路与所述导电迹线之间延伸以互连所述多个块。

2.根据权利要求1所述的天线设备，其中所述晶圆还包括将所述多个块彼此分开的锯道。

3.根据权利要求1所述的天线设备，其中所述多个块中的每个块具有通过相同的倍缩光罩生成图像形成的相同电路配置。

4.根据权利要求1所述的天线设备，其中所述第一通孔各自是地-信号-地(GSG)通孔过渡的信号通孔，所述GSG通孔过渡还包括位于所述信号通孔的一侧上的第一接地通孔和位于所述信号通孔的另一侧上的第二接地通孔。

5.根据权利要求4所述的天线设备，其中：

所述多层内插器具有带状线构造，所述带状线构造包括第一介电层、第二介电层、位于所述晶圆与所述下部介电层之间的下部接地平面以及位于所述上部介电层与所述辐射层之间的上部接地平面，所述上部接地平面用作所述天线元件的接地平面；

其中所述第一接地通孔和所述第二接地通孔在一个端部上分别连接到所述晶圆上的相应第一接地触点和第二接地触点，并且在相对端部上各自连接到所述上部接地平面。

6.根据权利要求5所述的天线设备，其中所述第二通孔各自是一个通孔过渡的信号通孔，所述通孔过渡还包括将所述晶圆的第三接地触点连接到所述上部接地平面的接地通孔以及将所述晶圆的第四接地触点连接到所述下部接地平面的地-地连接。

7.根据权利要求1所述的天线设备，其中所述金属层的所述导电迹线是组合器/分频器网络的一部分，所述组合器/分频器网络将在所述内插器的输入/输出(I/O)连接点处接收的射频(RF)发射信号分频成多个分频RF发射信号，每个分频RF发射信号使用所述第二通孔中的位于所述组合器/分频器网络的相应端点处的相应第二通孔被路由到所述波束形成电路中的一个或多个波束形成电路。

8.根据权利要求7所述的天线设备，其中所述RF发射信号是使用所述内插器内的又一个通孔在所述I/O连接点处从所述晶圆上的连接点接收的。

9.根据权利要求7所述的天线设备，其中：

所述分频发射信号中的每个分频发射信号被路由到所述多个块中的位于所述组合器/分频器网络的所述相应端点处的相应块；并且

所述相应块还包括电连接到所述相应端点的晶圆上组合器/分频器，所述晶圆上组合器/分频器将所述分频信号进一步分频成至少两个进一步分频信号并将每个进一步分频信号路由到所述相应块的所述波束形成电路中的相应波束形成电路。

10.根据权利要求1所述的天线设备，其中所述多条导电迹线形成组合器/分频器网络，并且所述多个块中的至少一个块包括中间放大器，所述中间放大器将所述组合器/分频器网络通过所述内插器内的另一个通孔路由往/返于所述组合器/分频器网络的中间点的发射信号或接收信号放大，并且通过又一个通孔将所放大的发射信号或接收信号输出回所述组合器/分频器网络。

11.根据权利要求1所述的天线设备，其中所述多条导电迹线形成组合器/分频器网络，并且所述多个块中的每个块包括中间放大器，所述中间放大器在输入侧上能够通过所述内插器内的另一个通孔连接到所述组合器/分频器的相应中间点并且在输出侧上能够通过又一个通孔连接到所述组合器/分频器的另一个相应中间点，每个中间放大器被配置成选择性地放大被所述组合器/分频器网络路由的发射信号或接收信号。

12.根据权利要求1所述的天线设备，其中所述多条导电迹线形成组合器/分频器网络，所述组合器/分频器网络将由所述天线元件接收并由所述波束形成电路调整的多个射频(RF)接收信号组合成组合RF接收信号，所述组合RF接收信号使用所述内插器内的又一个通孔输出到所述晶圆上的连接点。

13.根据权利要求1所述的天线设备，还包括多个焊料凸块，每个焊料凸块将所述第一通孔或所述第二通孔中的相应通孔电连接到所述晶圆。

14.根据权利要求1所述的天线设备，其中所述晶圆直接结合到所述多层内插器。

15.根据权利要求1所述的天线设备，其中所述辐射层包括在所述内插器上生长并支撑所述天线元件的空气介电材料。

16.根据权利要求1所述的天线设备，其中所述天线元件是贴片天线元件，每个贴片天线元件由电耦合到所述第一通孔中的一个第一通孔的探针馈电部驱动。

17.一种天线设备，所述天线设备包括：

辐射层，所述辐射层包括形成天线阵列的多个天线元件；

半导体晶圆，所述半导体晶圆包括各自具有内部形成于所述半导体晶圆内的晶体管区域的多个射频(RF)波束形成电路，每个波束形成电路包括至少一个相移器以及发射路径放大器和接收路径放大器中的至少一者；以及

多层内插器，所述多层内插器包括：

下部介电层，所述下部介电层与衬底相邻；

上部介电层，所述上部介电层与所述辐射层相邻；

金属层，所述金属层位于所述下部层与所述上部层之间并包括多条导电迹线，所述多条导电迹线形成组合器/分频器网络，所述组合器/分频器网络在所述多个RF波束形成电路和所述内插器的输入/输出连接点之间组合和/或分频信号；

多个第一通孔，所述多个第一通孔延伸穿过所述上部层和所述下部层两者并将所述多个RF波束形成电路电耦合到所述多个天线元件；以及

多个第二通孔，所述多个第二通孔在所述RF波束形成电路与所述导电迹线之间延伸，所述第二通孔中的一些第二通孔通过所述RF波束形成电路将所述天线元件与所述组合器/分频器网络互连；

其中所述晶圆包括至少一个中间放大器，所述至少一个中间放大器将通过所述第二通孔中的另一个第二通孔路由往/返于所述组合器/分频器网络的中间点的发射信号或接收信号放大，并且通过所述第二通孔中的又一个第二通孔将所放大的发射信号或接收信号输出回所述组合器/分频器网络。

18.根据权利要求17所述的天线设备，其中：

所述多层内插器具有带状线构造，所述带状线构造包括第一介电层、第二介电层、位于所述晶圆与所述下部介电层之间的下部接地平面以及位于所述上部介电层与所述辐射层之间的上部接地平面，所述上部接地平面用作所述天线元件的接地平面。

19.根据权利要求17所述的天线设备，其中：

所述组合器/分频器网络将发射信号分频成位于所述组合器/分频器网络的相应端点处的多个分频发射信号；

所述分频发射信号中的每个分频发射信号在所述端点中的相应端点处被路由到所述晶圆；并且

所述晶圆还包括各自分别电连接到所述端点中的一个端点的多个晶圆上组合器/分频器，所述多个晶圆上组合器/分频器将所述分频发射信号进一步分频成至少两个进一步分频信号并将每个进一步分频信号路由到所述RF波束形成电路中的相应RF波束形成电路。

20.根据权利要求17所述的天线设备，其中所述发射路径放大器和所述接收路径放大器中的每一者是毫米波放大器。

21.根据权利要求17所述的天线设备，其中所述多层内插器由石英或熔融二氧化硅构成。

22.一种制造天线设备的方法，所述方法包括：

将相同的倍缩光罩图像相继施加到半导体晶圆的多个区域中的每个区域，由此在每个区域内形成相应块，每个块包括射频(RF)波束形成电路，所述RF波束形成电路具有位于所述晶圆内的离子注入晶体管区域和位于所述晶圆的表面上的金属化图案；

将内插器附接到所述晶圆，所述内插器包括与所述晶圆相邻的下部介电层、上部介电层、位于所述下部介电层与所述上部介电层之间并包括多条导电迹线的金属层、延伸穿过所述上部层和所述下部层两者的多个第一通孔以及在所述内插器的下表面与所述金属层之间延伸以互连所述多个块的多个第二通孔；以及

将包括多个天线元件的辐射层附接到所述内插器的上表面，使得所述天线元件通过所述多个第一通孔电耦合到所述RF波束形成电路。

23.根据权利要求22所述的方法，其中所述辐射层到所述内插器的上表面的所述附接包括：

在所述内插器上生长空气介电材料；

在所生长的空气介电材料内形成探针馈电部通孔，所述探针馈电部通孔在其第一端部处电连接到所述第一通孔中的相应第一通孔；以及

在所述空气介电材料上或内形成所述天线元件，所述天线元件电连接到所述探针馈电部通孔的相对两端。

24.根据权利要求22所述的方法，其中内插器到所述晶圆的所述附接包括将多个焊料凸块附接到所述内插器的所述下表面和/或所述晶圆，并且将所述晶圆和所述内插器中的每一者的电触点焊接到所述多个焊料凸块的相对两侧。

25.根据权利要求22所述的方法，其中内插器到所述衬底的所述附接包括使用直接结合界面结合方法将所述内插器的所述下表面直接附接到所述晶圆的主表面。

Images