CN114127923A - 天线元件和ic芯片采用边缘接触连接的集成结构 - Google Patents

天线元件和ic芯片采用边缘接触连接的集成结构 Download PDF

Info

Publication number
CN114127923A
CN114127923A CN202080050219.6A CN202080050219A CN114127923A CN 114127923 A CN114127923 A CN 114127923A CN 202080050219 A CN202080050219 A CN 202080050219A CN 114127923 A CN114127923 A CN 114127923A
Authority
CN
China
Prior art keywords
chip
cavity
substrate
edge contact
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080050219.6A
Other languages
English (en)
Inventor
S·J·弗兰森
道格拉斯·J·马修斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Viasat Inc
Original Assignee
Viasat Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Viasat Inc filed Critical Viasat Inc
Publication of CN114127923A publication Critical patent/CN114127923A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H01Q21/0093—Monolithic arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60285—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of mechanical auxiliary parts without the use of an alloying or soldering process, e.g. pressure contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60292—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of an electron or laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Abstract

本发明公开了一种天线设备，包括在其第一外表面上具有腔体的衬底。该衬底具有限定腔体的一部分的侧壁，并且在侧壁处形成第一边缘接触。IC芯片设置于腔体之内，并具有面向侧壁的侧表面和形成于侧表面上的电连接到第一边缘接触的第二边缘接触。设置于衬底的与第一外表面相对的第二外表面处的天线元件通过在衬底之内延伸的导电通孔电连接到IC芯片之内的RF电路。

Description

天线元件和IC芯片采用边缘接触连接的集成结构
技术领域
本公开大体上涉及IC芯片和由衬底支撑的其他电路部件(如印刷天线元件)之间的连接技术和布置。
背景技术
在无线通信中，通常期望提供将天线元件与包含波束成形部件的IC芯片集成的小尺寸天线设备。例如，卫星应用通常采用具有设置在衬底上的许多微带贴片天线元件的相控阵列。天线元件可以电耦接到供应RF电力的分布式功率放大器以及由处理器控制以动态地转向所得天线波束的移相器。可以在与天线元件集成于一体结构中的IC芯片内提供功率放大器、移相器和其他前端设备，诸如接收电路。
发明内容
在本发明公开的技术的一方面中，一种天线设备包括在其第一外表面上具有腔体的衬底。该衬底具有限定腔体的一部分的侧壁，并且在侧壁处形成第一边缘接触。IC芯片设置于腔体之内，并具有面向侧壁的侧表面和形成于侧表面上的电连接到第一边缘接触的第二边缘接触。设置于衬底的与第一外表面相对的第二外表面处的天线元件通过在衬底之内延伸的导电通孔电连接到IC芯片之内的RF电路。
天线元件到IC芯片之内的RF电路的电连接可以是通过第一边缘接触和第二边缘接触形成的。替代地，天线元件的连接可以由IC芯片的底表面处的电接触形成。
在另一方面中，一种制造天线设备的方法涉及在衬底的第一外表面中形成腔体，以及在衬底的与第一外表面相对的第二外表面上形成天线元件。第一边缘接触形成于腔体的侧壁处。将IC芯片放入腔体中，其中IC芯片具有形成于其侧表面上的第二边缘接触，并且包括RF电路。第一边缘接触和第二边缘接触被电连接。导电通孔形成为从衬底内的第二外表面延伸，并且天线元件通过导电通孔电连接到RF电路。
在另一方面中，一种制造可通过电子方式转向的天线阵列的方法包括：在衬底内形成多个腔体，所述多个腔体沿衬底的第一外表面空间布置；在衬底的与第一外表面相对的第二外表面上形成空间布置的多个天线元件；提供多个IC芯片，每个IC芯片具有具有相应第二边缘接触的侧表面，每个IC芯片包括波束成形部件；对于腔体中的每一个：在腔体的侧壁上形成第二边缘接触；将多个IC芯片中的相应一个放置到腔体中；电连接所述相应的第一边缘接触和第二边缘接触；以及将其中放置的IC芯片的所述波束成形部件电连接到所述天线元件的相应至少一个。
附图说明
通过以下结合附图的详细描述，所公开的技术的以上和其他方面和特征将变得更加明显，在附图中，相同的附图标记指示相同的元件或特征。相同或相似类型的各种元件可通过将参考标签附有区分相同/相似元件的破折号和第二标签(例如，-1、-2)来区分。然而，如果给定描述仅使用第一参考标签，则其适用于具有相同第一参考标签的相同/类似元件中的任一者，而与第二参考标签无关。在附图中，元件和特征可能不按比例绘制。
图1是根据实施方案的示例性天线设备的透视分解图。
图2是处于组装状态的图1的天线设备的平面图。
图3是示出腔体侧壁上的示例性第一边缘接触的透视图。
图4是示出形成在IC芯片的侧表面上的示例性第二边缘接触的透视图。
图5是沿着图2的天线设备的线5-5截取的横截面图。
图6是形成图1-图5的天线设备的示例性方法的流程图。
图7A是下衬底的部分的俯视平面图，该下衬底形成示例性天线设备的多层衬底的一部分，其中该视图示出了图6的方法的步骤S602之后的临时配置。
图7B是沿线7B-7B截取的图7A的下衬底的横截面图。
图7C是图7A的下衬底的仰视平面图。
图7D是在图6的步骤S604之后的临时工艺中的多层衬底的上衬底的一部分的平面图，并且示出了用于形成边缘接触的凹口已经被切出和金属化之后的配置。
图7E是沿线7E-7E截取的图7D的上衬底的横截面图。
图7F是图7D的上衬底在图6的步骤S606之后的平面图。
图7G是沿线7G-7G截取的图7F的上衬底的横截面图。
图7H是示例性多层衬底的在图6的方法的步骤S612之后形成的一部分的俯视平面图。
图7I是沿线7I-7I截取的图7H的横截面图。
图7J是对应于图6的步骤S614之后的图7I的横截面图的横截面图。
图8A是根据另一实施方案的电子装置的平面图。
图8B是沿着图8A的线8B-8B’截取的横截面图。
图9是示出制造图8A-8B的电子装置的示例性方法的流程图。
图10A是根据实施方案的具有嵌入式芯片的电子装置的分解横截面图。
图10B是处于组装状态的图10A的电子装置的横截面图。
具体实施方式
为了进行示意性的说明，参考附图提供以下描述以帮助全面理解本文所公开的技术的某些示例性实施方案。该描述包括各种具体细节以帮助本领域的普通技术人员理解该技术，但这些细节应被视为仅是示例性的。当包括公知功能和结构的描述可能使技术人员对本技术的理解模糊时，为了清楚和简洁，可省略公知功能和结构的描述。
图1是根据实施方案的示例性天线设备100的透视分解图。天线设备100包括衬底130和电连接到IC芯片110内的RF电路的至少一个天线元件120(例如，两个天线元件120-1、120-2)。每个天线元件120被例示为印刷在衬底130的下表面139(“第二外表面”)上的微带贴片元件。虽然绘示为矩形形状，但是天线元件120可以具有任何其他合适的形状以形成期望的辐射图案。此外，可以替换其他类型的天线元件，诸如偶极子或狭槽天线元件以实现目标性能度量。
衬底130具有形成在其顶表面135(“第一外表面”)内的腔体140，腔体具有延伸到底表面的深度，该底表面可以与接地平面170的顶表面重合。在天线设备100的组装状态下，IC芯片110设置在腔体140内，并且IC芯片110的顶表面115基本上与衬底130的顶表面135共面。在组装状态下，IC芯片110的底表面119面向并且可以邻接接地平面170。至少一个第一边缘接触132设置在腔体140的侧壁144处。至少一个第二边缘接触112位于IC芯片110的侧表面117上，并且电连接到相邻的第一边缘接触132。一个天线元件120可以通过体现为贯穿衬底通孔(TSV)(在下文中，称为“导电通孔”或仅称为“通孔”)122的探针馈电部(在发射和/或接收方向上)被馈电以RF信号。通孔122可以电连接到短导电迹线168，该短导电迹线继而电连接到第一边缘接触132，从而完成天线元件120与连接到第二边缘接触112的IC芯片110内的RF电路之间的电连接。
在本文中，术语IC芯片是指体现在小片平坦半导体材料内的一个或多个电子电路。例如，IC芯片110可以是由砷化镓(GaAs)、磷化铟(InP)、硅锗(SiGe)或氮化镓(GaN)构成的单片式微波IC(MMIC)。IC芯片110可以包括用于放大输出到天线元件120的发射路径信号的功率放大器和/或可以包括用于放大由天线元件120接收的接收路径信号的低噪声放大器(LNA)。
在所示示例中，两个天线元件120-1、120-2分别通过通孔122-1、122-2；腔体140的相对侧壁144-1、144-2上的第一边缘接触132；以及IC芯片110的相对侧表面117-1、117-2上的第二边缘接触112的组合连接到单个IC芯片110。此外，IC芯片110包括另一对第二边缘接触112，每个第二边缘接触通过相邻的第一边缘接触132连接到一个导电迹线165。每个导电迹线165可以电连接到部件(未示出)，例如接收施加到IC芯片110内的RF部件的偏置电压或控制信号的端子，RF部件例如是放大器或动态控制的移相器。在其他示例中，IC芯片110包括更多或更少的边缘接触112，以根据特定应用的需要形成与部件的更多或更少连接；并且更多或更少的天线元件120连接到IC芯片110。对于RF连接，可以进行微带或共面波导(CPW)过渡。例如，本文附图中的导电迹线165和168被示出为单条线；在微带的情况下，导电迹线165可以是接地平面(例如，170)上的微带线。在CPW的情况下，导电迹线165可以各自是一对外部导电接地迹线(尽管图中未示出)之间的内部导电迹线。
天线设备100由至少一个IC芯片110和至少一个天线元件120构成，如图1所示。在典型的应用中，天线设备110由数个、数十或数百个IC芯片110构成，每个IC芯片都在沿衬底130在空间上布置的相应腔体140内。在此典型应用中，IC芯片110中的至少一些或全部分别连接到沿衬底130的下表面139在空间上布置的一个或多个天线元件120，从而形成天线阵列。天线阵列可以是电子转向天线，例如通过移相器动态地转向的相控阵列，该移相器共同位于IC芯片110内或天线设备100内的其他地方。衬底130可以包括波束成形电路，其电耦接到IC芯片110以在发射操作期间划分输入RF信号和/或将从天线元件120接收并在接收操作期间由IC芯片110处理(例如，放大、过滤、相移、下变频等)的多个RF信号进行组合。
图2是处于组装状态的图1的天线设备100的平面图。图3是示出腔体侧壁上的示例性第一边缘接触132的透视图。图4是示出形成在IC芯片110的侧表面上的示例性第二边缘接触112的透视图。图5是沿图2的线5-5截取的横截面图。共同参考图1-图5，第一边缘接触132和相邻的第二边缘接触112可以具有互补的几何形状。每个第一边缘接触132可以具有三维(3D)结构中的金属外围表面，例如镀覆以形成侧面、基座和后部金属外围表面的3D结构。互补几何结构的尺寸可以形成紧密配合，以使得IC芯片110能够放置在腔体140内，使得第二边缘接触112“卡扣”到第一边缘接触132中。这可以帮助在边缘接触112、132之间通过焊接、热压、热超声波结合等进行任何电连接增强之前将IC芯片110固定在腔体140内的适当位置。替代地，无需任何焊接等，可以仅通过在边缘接触结构之间的压力配合来形成完整的电连接。相邻的第一边缘接触132和第二边缘接触112之间的紧密配合可能导致相应的边缘接触被互锁。例如，如图3所示，第一边缘接触132可以具有开槽的扩口开口149，该开口是腔体侧壁144-2内的凹部。如图4最佳所见地，相邻的第二边缘接触112可以呈从侧表面117-2紧密地配合在开槽开口149内的张开突出部的形式。在第二边缘接触112的外表面与对应的第一边缘接触132的内表面紧密接触的情况下，可以在其间施加焊料或其他导电结合材料190(参见图2)以完成或增强电连接。导电结合材料还可以至少部分地充当IC芯片110到衬底130的机械连接。IC芯片110的外部尺寸也可以形成关于腔体140的侧壁144的紧密配合或甚至压力配合。在IC芯片110的侧表面117与侧壁144之间可能存在小间隙“g”，以允许热膨胀或制造公差。
如果如前所述为边缘接触112、132使用共面波导(CPW)过渡，则可以在对应的边缘接触112、132之间形成地-信号-地(GSG)搭扣连接。在这种配置中，每个电连接有三个连接点。换句话说，第二边缘接触112可以由三个接触构成：一个“信号”接触在两个“地”接触之间并且与它们电隔离。对应的第一边缘接触132也包括三个连接点，该三个连接点由两个地接触之间的一个信号接触构成。
在替代实施方案中，对应的第一边缘接触112和第二边缘接触132各自具有电介质波导结构，例如与光纤类似的光学导管。在这种情况下，导电迹线165被光学导管(在下文中，在此上下文中称为光学导管165)取代，以允许外部提供的RF调制激光通过第一边缘接触112和第二边缘接触132的光学导管连接传播到IC芯片110内的电子器件。IC芯片110内的光学-RF转换器将光信号转换为RF信号，该RF信号通过不同的边缘接触对112、132输出到天线元件120。因此，在此实施方案中，信号作为“光纤RF”被输入到IC芯片110，并且然后在IC芯片110内被转换成RF并且在发射方向上通过天线元件120辐射。在接收方向上，由天线元件120接收的RF信号通过一对边缘接触112、132路由到IC芯片110。然后，IC芯片110将接收路径RF信号转换为光信号，该光信号通过相同或不同的光学导管165被路由到外部系统以进行处理。可以用这种方法实现高带宽系统。
在如图3所示的第一边缘接触132的锥形狭槽设计中，可以通过首先通过激光钻孔、光成像和蚀刻等在衬底130的顶表面135内形成期望几何形状的凹口来构造出第一边缘接触132。然后可以通过电镀将凹口金属化以形成导电侧壁和导电基座，以及切掉凹口的前部以形成前开口。这样获得了具有大致与侧表面144-2共面的前表面146、深度d1(参见图5)和后表面171的第一边缘接触132。替代地，凹口完全被金属填充，并且稍后进行激光钻孔以形成具有期望几何形状的导电结构。稍后结合图6提供形成第一边缘接触132的进一步讨论。关于第二边缘接触112，可以使用各种技术形成这些。例如，边缘接触112可以是绝缘垫封装结节(quilt package nodule)。
设想了用于第一边缘接触132和第二边缘接触112的其他几何形状和其他类型的结构。例如，凹部/突起的形状可以是矩形、圆形、椭圆形、三角形和/或一些其他形状而不是上述的喇叭形状。代替单个集中式狭槽149，边缘接触132可以具有叉指式结构，该叉指式结构具有若干金属“叉指”或脊和通道。在这种情况下，相邻的边缘接触112也可以具有叉指式结构，该叉指式结构具有互补的互锁叉指或通道和脊。在其他示例中，腔体140的一个或多个侧壁144和芯片110的一个或多个侧表面117上的互锁结构可以主要或完全由电介质或半导体材料形成。在这种情况下，边缘接触132和112可以比互锁结构更小，并且可以位于互锁结构本身的表面上、在侧壁144/侧表面117的其他部分上，或者它们可以形成其他完整的互锁结构。较小边缘接触(如果有的话)可以具有彼此邻接的平坦边缘，或者它们可以具有小的互补几何形状。在又一示例中，并非将第二接触132形成为凹部，它们可以形成为突起，而第二边缘接触112形成为凹部。替代地，边缘接触112、132中的每一个都是突起，例如平坦或倾斜的突起，其分别邻接相邻的边缘接触132、112。通常，边缘接触112、132可以用于将能量从DC传导到毫米波频率，并且对于在毫米波频率下形成低损耗连接特别有用。由于相邻边缘接触112和132之间的电连接是不使用结合线或带状键合形成的，因此消除了那些技术本来增加的电感。这在高达至少200GHz的频率下实现了极低损耗连接。此外，包括腔体140、第一边缘接触132和具有第二边缘接触112的IC芯片110的总体配置形成紧凑的薄结构，其中芯片110的顶表面115可以与衬底130的顶表面基本共面。IC芯片110到衬底130的电连接和机械连接被简化，因为IC芯片110可以通过边缘接触112、132的互锁而简单地搭扣到腔体140中，从而完成机械连接和电连接两者。
衬底130可以是具有设置在不同层的电路的多层衬底。衬底130可以由任何合适的电介质材料构成。在一些实施方案中，衬底130是硬衬底，如石英、氧化铝、玻璃或熔融二氧化硅，并且适合镀薄膜以形成精细特征。如图5中所见，例如，衬底130由下层(可互换地，“下衬底”)130a和上层(“上衬底”)130b构成，其中接地平面170夹置在两者之间。衬底130可以通过如下方式形成：首先提供下层130a，金属化下层130a的顶表面以形成接地平面170，并且此后使用合适的方法在接地平面170上形成或键合上层130b。用于这种键合的一些示例性方法包括dbi键合、玻璃键合、金凸块键合、焊料凸块键合和铜柱键合。替代地，上层130b可以被单独提供，并且可以使用合适的粘合剂粘附到接地平面170。接地平面170可以具有用于容纳通孔122-1和122-2的圆形孔口182。孔口182具有足够大的直径以允许通孔122-1、122-2穿透而不接触接地平面170，从而使通孔122-1、122-2能够充当天线元件120-1、120-2的探针馈电。接地平面170可以用作微带地平面，以反射由天线元件120发射/接收的RF能量。微带接地平面还可以形成微带传输线的接地平面，在该微带传输线中，导电迹线165是导体。
IC芯片110可以具有大约等于从衬底130的顶表面135到腔体140的底部处的接地平面170的顶表面的深度d2的厚度。在这样的尺寸的情况下，IC芯片110的底表面119可以搁置在接地平面170上，并且IC芯片110的顶表面115可以与衬底130的顶表面135大致共面。替代地，IC芯片110的厚度小于深度d2，并且接地平面170与底表面119之间存在间隙。这种间隙可以是空气间隙或填充有绝缘层材料的间隙。在一些设计中，可能期望IC芯片110在IC芯片110的底表面119上具有一个或多个电接触，以与天线设备100的其他部件形成电连接。在这种情况下，可以形成接地平面170中的对应孔口以促进电连接。
导电通孔122-1、122-2是导体的示例，并且形成用于天线元件120-1、120-2的探针馈电。如下文进一步描述，通孔122可以通过如下方式形成：首先在衬底130的外表面上形成焊盘，然后通过衬底130钻出孔，并且通过电镀等利用金属填充孔。衬底130的顶表面135上的短导电迹线168可以是此类通孔焊盘的延伸部(或导电迹线168本身可以被视为通孔焊盘)，并且可以例如，通过第一边缘接触132的重叠边缘171将通孔122与接近的第一边缘接触132互连。连接到除天线元件120之外的电路部件或端子(未示出)的其他导电迹线165也可以形成于与第一边缘接触132的边缘171重叠的表面135上，以用于电连接到连接的第二边缘接触112。任何导电迹线165可以通过穿过衬底130或穿过侧端口的另一个通孔(未示出)形成此类电连接。任何导电迹线165可以将RF信号、DC偏置电压或时变控制信号向/从IC芯片110和其他电路部件进行路由。
图6是形成天线设备100的示例性方法600的流程图。图7A-图7I是示出对应于方法600中的相应步骤的结构的每个横截面图或平面图。注意，下文针对方法600描述的各种过程步骤的顺序可以在其他示例性实施方案中根据需要改变。
为了形成天线设备100的多层衬底130，可以单独处理下衬底130a和上衬底130b，然后将其键合在一起。图7A是在已经执行其顶表面和底表面的图案金属化之后的过程阶段期间下衬底130a的一部分的俯视平面图。图7B是沿线7B-7B截取的图7A的下衬底130a的横截面图，并且图7C是图7A的下衬底130a的仰视图。参考图6和图7A-图7C，提供下衬底130a(S602)，并且在选择性区域中掩蔽下衬底130a的顶表面和底表面并进行金属化，以形成位于底表面上的天线元件120和顶表面上的接地平面170。在这种金属化之前，用于在接地平面170中形成孔口182的区域可能已经在顶表面上被掩蔽，并且天线元件120的边界之外的区域可能已经在底表面上被掩蔽。孔口182具有第一直径以容纳稍后形成的具有第二较小直径的通孔。较大直径的孔口182防止将形成通往天线元件120的探针馈电部的后续通孔122(图1-图5中示出)电短接到接地平面170。
单独提供和处理具有顶表面和底表面的上衬底(S604)。此过程可以涉及使用激光钻孔、机械钻孔、光成像或蚀刻或其他合适的技术在顶表面中切割左凹口和右凹口，每个凹口具有第一几何形状。然后将凹口金属化以形成第一边缘接触132(在另一个切除过程期间，随后切掉一些金属化)。例如，图7D是已经将凹口711切割到深度d1(小于上衬底130b的厚度d2)并进行金属化之后，上衬底130b的一部分的平面图。图7E是沿线7E-7E截取的图7D的上衬底130b的横截面图。在此示例中，凹口711呈喇叭的形式，但是也可获得其他结构，例如用于形成叉指连接的多指件。如在放大图A中所见，通过电镀等对任何凹口711进行的金属化可以在凹口711内产生侧壁金属化区域717s、前壁金属化区域717f、后壁金属化区域717r和基底金属化区域717b。
然后可以穿过顶部衬底制作用于IC芯片的中央切口(S604)。例如，图7F是在左凹口711与右凹口711之间已经制成矩形切口740之后的衬底130b的平面图。图7G是沿线7G-7G截取的在此阶段中的上衬底130b的横截面图。切口740稍后形成先前描述的腔体140。如放大图B中所示，当制作切口740时，凹口711的前部可以被切掉，使得凹口711的前金属化717f被移除。这在凹口711内打开了狭槽，从而形成第一边缘接触132，稍后在其中插入IC芯片110的第二边缘接触112。
与凹口711相邻的区域可以通过图案金属化被金属化(S608)以形成电连接到凹口中的金属化的相邻上通孔焊盘168或导电迹线165。在此类金属化之前或之后，使用合适的键合方法或非导电粘合剂将上衬底130b附接/键合到下衬底130a(S610)以形成多层衬底130。然后可以在每个通孔焊盘168和对应的天线元件120之间钻出通孔(S612)，并且对通孔进行金属化以完成探针馈电。
例如，图7H是在步骤S612之后呈示例性配置的多层衬底的一部分的俯视平面图。图7I是沿线7I-7I截取的图7H的横截面图。在示例中，一对导电迹线165和一对通孔焊盘168均已经在上衬底130b的顶表面上形成。由此，通孔焊盘168/导电迹线165可以重叠并电连接到相邻第一边缘接触132的后壁金属化表面717r。替代地，当最初形成凹口711时，可以使用相同的激光钻孔或蚀刻工艺同时形成用以形成通孔焊盘168/导电迹线165的相邻更浅通道。然后，当凹口711被金属化时，更浅通道在相同的金属化工艺期间被金属化，由此形成顶表面与后金属化717r的顶表面共面的通孔焊盘168/导电迹线165。在另一替代方案中，通孔焊盘168和导电迹线165在形成凹口711和第一边缘接触132之前完成。
一旦形成了通孔焊盘168，就可以在步骤S612中钻出完全穿过多层结构的通孔。每个通孔可以在竖直路径中穿过通孔焊盘168、上衬底130b、孔口182、下衬底130a并穿过天线元件120钻出。然后可以电镀通孔以完成通往相应天线元件120的探针馈电通孔。在此过程中，可以在天线元件120的通孔区域731中构建起金属化，然后，诸如化学机械抛光(CMP)的平面化工艺可以对天线元件120和通孔区域731的下表面进行平面化，获得用于天线元件120的平坦连续下金属表面。
利用这样形成的多层衬底130，可以为IC芯片110提供(S614)第二边缘接触112，每个第二边缘接触具有与相邻第一边缘接触132的第一几何形状互补的第二几何形状。IC芯片被卡扣到腔体140中，如图1所示，从而产生如图7J所示的结构，图7J示出了第二边缘接触112与第一边缘接触132的金属化壁717r、717s和717b形成电接触。
如前所述，第二边缘接触112可以卡扣到第一边缘接触132中，从而形成互锁关系。在一些情况下，接触112、132之间的压力配合足够在其间形成电连接并完成天线设备100的形成。在其他情况下，使用焊料或其他导电结合材料190增强第一边缘接触112和第二边缘接触132之间的电连接，如更早描述的图2中所示。
可以通过如下方式将方法600扩展成使用上述相同操作但在扩展尺度上制造可通过电子方式转向的天线阵列的方法：(i)在衬底130中形成多个腔体140，每个腔体都具有至少一个第二边缘接触132，其中，多个腔体140沿衬底130的顶表面在空间上布置；(ii)形成沿着腔体130的底表面(即，沿着下衬底130a的底表面)在空间上布置的多个天线元件120或多组天线元件120；以及(iii)将多个IC芯片110中的每一个卡扣到相应腔体140中，导致每个IC芯片110内的波束成形部件通过至少一个相应导电通孔122电连接到至少一个天线元件120。换句话说，对于腔体140中的每一个，扩展方法包括：在腔体140的侧壁处形成第二边缘接触132；将IC芯片110中的相应一个放置到腔体140中；电连接相应的第一边缘接触132和第二边缘接触112(可以在IC芯片110被卡扣到腔体140中时进行)；以及将其中放置的IC芯片110的波束成形部件电连接到天线元件120的相应至少一个(也可以在IC芯片110被卡扣到腔体140中时进行)。
图8A是根据另一实施方案的电子装置800的平面图。图8B是沿着图8A的线8B-8B截取的横截面图。在一种实施方式中，电子装置800是一种天线设备，该天线设备具有电连接到IC芯片110′的至少一个天线元件，例如天线元件820-1、820-2、820-3、820-4。此示例将主要在下文描述。在下面讨论的其他实施方案中，电子装置800是省略了天线元件820-1到820-4的非天线实施方式。在下文中，当讨论天线实施方式时，电子装置800将被称为天线设备800。
天线设备800与上述天线设备100的不同主要在于：通过IC芯片110’的底表面处的连接而不是通过边缘接触112、132来使用通往至少一个部件，例如天线元件的探针馈电连接。衬底130′是由键合到上衬底130b’的下衬底130a’构成的多层衬底，并且除了在嵌入式接地平面870内的孔口840-1、840-2、840-3、840-4的位置之外，可以与衬底130基本相同。例如，第一天线元件820-1到第四天线元件820-4可以设置在衬底130′的底表面139上。IC芯片110′可以包括在接地平面870内的相应孔口840-1到840-4内位于中央的至少一个底部接触，例如，第一底部接触到第四底部接触830-1、830-2、830-3、830-4。底部接触830-1到830-4可以各自包括连接元件，例如在其外表面上的焊料凸块或铜柱，用于分别电连接到通孔822-1、822-2、822-3和822-4。替代地，连接元件(例如，焊料凸块/铜柱)最初形成于通孔822的末端(在这种情况下，每个图示的接触830被理解为包括IC芯片110’和连接元件的底部接触)。通孔822-1到822-4是探针馈电部，每个探针馈电部电连接在天线元件820-1到820-4的相应馈电点和电接触830-1到830-4之间。电接触830可以各自连接到设置在IC芯片110′内的RF发射器和/或接收器电路，以用于相对于天线元件820处置信号发射/接收。
天线设备800包括在腔体140的侧壁144处形成的至少一个第一边缘接触132，用于连接到IC芯片110′的对应至少一个第二边缘接触112。每个导电迹线165以上述相同方式连接到相邻的第一边缘接触132，用于完成天线设备800的另一部件/端子与IC芯片110′内的RF电路之间的电连接。在所示的示例中，提供四个导电迹线165用于连接到相应的第二边缘接触112。任何导电迹线165可以通过衬底130′上的侧面接触或通过通孔(均未示出)连接到部件/端子。
在图8A和图8B中所示的替代实施方案中，至多三个底部接触830通过通孔822连接到至多三个天线元件820，但是至少一个其他天线元件820通过一组边缘接触132、112以及从衬底130’的顶表面延伸的通孔电连接到IC芯片110’。在这些情况的任一种情况下，至少一个其他底部接触830可以连接到嵌入下衬底130a’内的导电迹线165(未示出)，用于连接到另一部件以交换RF信号、控制信号或DC偏置，或连接到接地平面870以形成接地连接。
在一个非天线实施方式中，至少一个底部接触830连接到层间通孔(例如，通孔822-1的缩短版本)，该层间通孔连接到在下衬底层130a’内延伸的导电迹线165(两者都未示出)。在又另一个非天线实施方式中，接地平面870或其部分由被配置为热沉的金属层替换以对IC芯片110’进行冷却，而至少一个底部接触830连接到类似地连接到导电迹线165的层间通孔。
图9是示出制造电子装置800的示例性方法900的流程图。利用方法900，可以单独处理下衬底130a′和上衬底130b′，然后将其键合在一起。然后，将IC芯片110′卡扣到中心腔体140中，并且形成IC芯片110′的相应接触到衬底130′内形成的那些接触之间的电连接。
详细而言，提供具有顶表面和底表面的下衬底130a’(S902)。顶表面和底表面的区域被掩蔽以用于图案金属化，以形成位于底表面上的天线元件120和顶表面上的接地平面870，该接地平面具有孔口840和该孔口内的通孔焊盘(通孔830的上部)。然后在天线元件的馈电点处穿过通孔焊盘向底表面钻出通孔(S903)。通孔被金属化以完成探针馈电。然后可以分别以与步骤S604、S606、S608和S608相同的方式在步骤S904、S906、S908和S908中处理上衬底130b’，只是每个边缘接触132可以连接到导电迹线165而不是通孔168。为了形成其中一些边缘接触132连接到相邻通孔168的替代配置，过程步骤S904-S908可以与S604-S608相同。
然后使用键合方法或非导电粘合剂789将上衬底130b’附接/键合到下衬底130a’(S910)。如上所述，用于这一目的的适当键合方法包括dbi键合、玻璃键合、金凸块键合、焊料凸块键合和铜柱键合。
可以为IC芯片110’提供(S912)互补(第二)边缘接触112，并且提供具有附接的焊料凸块或铜柱的底部接触830-1到830-4。将IC芯片110′卡扣到腔体140中，并且以前面描述的方式在对应的第一边缘接触132和第二边缘接触112之间形成电连接。底部电接触830和相应通孔822之间的电连接可以通过加热和冷却附接到电接触830的焊料凸块/铜柱来形成。注意，焊料凸块/铜柱可以替代地在形成之后附接到通孔822的末端而不是电接触830，并且此后通孔822到电接触830的电连接可以使用相同的加热和冷却技术来形成。
图10A是根据另一实施方案的具有嵌入式IC芯片的电子装置10的分解横截面图。图10B是处于组装状态的电子装置10的横截面图。参考图10A和10B，电子装置10包括多层衬底30，多层衬底具有形成于顶表面35内的双腔结构；第一IC芯片60；以及第二IC芯片50。第一IC芯片60和第二IC芯片50设置在双腔结构的相应的第一腔体部分80和第二腔体部分70内。第一腔体部分80位于第二腔体部分70正下方并且具有小于第二腔体部分70的周长。
第一腔体部分80具有至少一个设置有一个或多个第一边缘接触132的侧壁81，其中每个第一边缘接触132可以电连接到设置于IC芯片60的侧表面62处的相邻第二边缘接触112。同样，第二腔体部分60具有电连接到IC芯片50的侧表面52上的至少一个第二边缘接触112′的至少一个第一边缘接触132′。在所示示例中，腔体部分80包括在相对侧壁81-1、81-2中的每一个处的至少一个第一边缘接触132；并且第二腔体部分70包括在相对侧壁71-1、71-2中的每一个处的至少一个第一边缘接触132′，用于连接到对应的第二边缘接触。边缘接触132、132′、112、112′可以具有与先前描述的那些相同或相似的结构，并且可以以与已经描述的相同或相似的方式制造并彼此电连接。
任何边缘接触132或132′可以通过衬底30内的通孔和/或导电迹线电连接到电子装置10的另一部件。例如，IC芯片50和60可以通过一组或多组边缘接触112、132、132′和112′彼此电连接。例如，如图10A和10B中所示，衬底30可以由下层30a、中心层30b和上层30c构成。导电迹线165可以设置于层30a和30b之间以及层30b与30c之间。在所示示例中，第一IC芯片60内的电路可以通过包括第二边缘接触112、第一边缘接触132、第一导电迹线165、延伸穿过衬底层30c的盲孔22、通孔焊盘/第二导电迹线168、第一边缘接触132’和第二边缘接触112’的路径而电连接到第二IC芯片50之内的电路。
在一种示例性实施方式中，第一IC芯片60包括电耦接到设置在衬底层30a的下表面处的一个或多个天线元件(未示出)的放大器。在这种情况下，第一IC芯片60的放大器可以通过上述连接路径电连接到包括在第二IC芯片50内的波束成形网络电路。此外，数个、数十或多个IC芯片50和60可以在空间上布置于整个衬底30的腔体中，以驱动天线阵列，例如相控阵列。
第一IC芯片60可以由与第二IC芯片50不同的半导体材料构成。在一个示例中，第一IC芯片60由InP构成，第二IC芯片50由SiGe构成。
当组装在第一腔体部分80内时，第一IC芯片60可以具有与第一腔体部分80的顶表面大致共面的顶表面。第二IC芯片50可以具有小于第二腔体部分70的深度的厚度尺寸，使得当第二IC芯片50组装在第二腔体部分70内时，其顶表面可以与衬底30的顶表面35大致共面，但是其底表面可以与第二腔体部分70的顶表面间隔开间隙97。在一个示例中，间隙97是空气间隙。在其他示例中，间隙97是在第一腔体部分80内组装第一IC芯片60之后形成在第一IC芯片60上方的绝缘底填材料。在后一种情况下，第二IC芯片50可以放置在底填材料上方，用于在第二腔体部分50内进行组装。例如，底填材料可以具有允许在第一IC芯片60上形成的上部接触与在第二IC芯片50上形成的下部接触之间进行电连接的孔口。
材料层87可以设置在第一腔体部分80的底表面处。在示例中，层87是接地平面与上述实施方案中的接地平面170或870类似的一部分。在这种情况下，其他接地平面部分(未示出)设置在层30a和30b之间的层87周围，并且所有接地平面部分一起充当设置在衬底层30a的下表面上的天线元件的接地平面。在非天线实施方式中，总体的接地平面可以仅形成用于电路部件之间的电路路径的接地表面。层87可以替代地被配置成充当热沉。
在其他示例中，层87不是接地平面，而是被图案化以形成用于在第一IC 60内的电路与电子装置10内的其他电路元件之间的RF、DC或控制信号连接的一个或多个导电迹线。
根据本发明公开的技术，例如上文所述那些的电子装置和天线设备可以表现出优于常规装置的某些优点。例如，由于所描述的紧凑配置，实施方案可以允许在极高频率下，例如在200GHz左右进行高性能信号路由。这样的高性能至少部分地源自芯片和衬底上的导电迹线/通孔之间的接合线(本来会被采用)的消除或最小化。实施方案可以实现下一代此类极高频率相控阵列和其他部件。紧凑型薄配置可以实现，其中IC芯片的外表面与外衬底表面基本共面。通过将IC芯片简单地卡扣到多层衬底的腔体中并且通过第一边缘接触和第二边缘接触的互锁同时完成机械和电连接，简化了制造。
虽然已经参考本文所述的技术的示例性实施方案特别示出和描述了本文所述的技术，但是本领域的普通技术人员应当理解，在不脱离由以下权利要求书及其等同物限定的受权利要求保护的主题的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (31)

1.一种天线设备，所述天线设备包括：
衬底(130)，所述衬底在其第一外表面(135)中具有腔体(140)，所述衬底(130)具有限定所述腔体(140)的一部分的侧壁(144)，其中，第一边缘接触(132)形成于所述侧壁(144)处；
设置于所述腔体(140)之内的集成电路(IC)芯片(110)，所述IC芯片具有面向所述侧壁(144)的侧表面(117)和形成于电连接到所述第一边缘接触(132)的所述侧表面(117)上的第二边缘接触(112)；以及
设置于所述衬底(130)的与所述第一外表面(135)相对的第二外表面(139)处的天线元件(120)，所述天线元件(120)通过在所述衬底(130)之内延伸的导电通孔(122)电连接到所述IC芯片(110)之内的射频(RF)电路。
2.根据权利要求1所述的天线设备，其中，所述天线元件(120)到所述IC芯片(110)之内的所述RF电路的所述电连接是通过所述第一边缘接触和所述第二边缘接触形成的。
3.根据权利要求2所述的天线设备，还包括导电迹线(165)，所述导电迹线在所述第一外表面(135)上或之内并且连接到所述第一边缘接触(132)，其中，所述天线元件(120)到所述RF电路的所述电连接是通过通往所述导电迹线(165)的所述导电通孔(122)形成的。
4.根据权利要求1至3中任一项所述的天线设备，其中：
所述腔体(140)具有面向所述IC芯片(110)的底表面的底表面；并且
所述导电通孔(122)延伸到所述腔体(140)的所述底表面并且连接到所述IC芯片(110)的所述底表面处连接到所述RF电路的连接元件。
5.根据权利要求4所述的天线设备，其中，所述连接元件包括焊料凸块。
6.根据权利要求5所述的天线设备，其中，所述连接元件包括导电柱。
7.根据权利要求1至6中任一项所述的天线设备，还包括所述衬底(130)之内的接地平面(170)。
8.根据权利要求7所述的天线设备，其中，所述腔体(140)具有面向所述IC芯片(110)的底表面的底表面，并且所述接地平面(170)的一部分形成于所述腔体(140)的所述底表面上。
9.根据权利要求1至8中任一项所述的天线设备，其中，所述天线元件(120)是第一天线元件，并且所述天线设备还包括设置于所述第二外表面(139)处的至少一个第二天线元件，所述至少一个第二天线元件通过在所述衬底(130)之内延伸并且连接到所述至少一个第二天线元件的至少一个其他导电通孔(122)电连接到所述IC芯片(110)之内的所述RF电路。
10.根据权利要求9所述的天线设备，其中，所述第一天线元件和所述第二天线元件是天线阵列的一部分，并且所述IC芯片(110)之内的所述RF电路包括用于转向由所述天线阵列形成的波束的波束成形部件。
11.根据权利要求1至10中任一项所述的天线设备，其中，所述第一边缘接触和所述第二边缘接触被焊接在一起。
12.根据权利要求1至11中任一项所述的天线设备，其中，所述侧壁(144)和所述侧表面(117)具有相应的具有互补形状的第一互锁特征和第二互锁特征，所述第一互锁特征和所述第二互锁特征彼此互锁。
13.根据权利要求12所述的天线设备，其中，所述第一互锁特征是所述侧壁(144)中的凹部或来自所述侧壁(144)的突起，并且所述第二互锁特征分别是来自所述侧表面(117)的互补突起或所述侧表面(117)中的互补凹部。
14.根据权利要求12所述的天线设备，其中，所述第一边缘接触和所述第二边缘接触设置于所述第一互锁特征和所述第二互锁特征的相应表面上。
15.根据权利要求12所述的天线设备，其中：
所述侧壁(144)是第一侧壁，并且所述腔体(140)具有与所述第一侧壁相对的第二侧壁，其中，第三边缘接触形成于所述第二侧壁上；并且
所述侧表面(117)是第一侧表面，所述IC芯片(110)具有与所述第一侧表面相对的第二侧表面以及所述第二侧表面上的连接到所述第三边缘接触的第四边缘接触。
16.根据权利要求1至15中任一项所述的天线设备，其中：
所述腔体(140)具有双腔结构，所述双腔结构具有位于第二腔体部分正下方的第一腔体部分，所述第一腔体部分具有小于所述第二腔体部分的第二周长的第一周长；
所述侧壁(144)是限定所述第一腔体部分的一部分的第一侧壁，所述衬底(130)具有限定所述第二腔体部分的一部分的第二侧壁，其中，第三边缘接触形成于所述第二侧壁上；
所述IC芯片(110)是设置于所述第一腔体部分之内的第一IC芯片；并且
所述天线设备还包括第二IC芯片，所述第二IC芯片设置于所述第二腔体部分之内并且具有电连接到所述第三边缘接触的第四边缘接触。
17.根据权利要求16所述的天线设备，其中，所述第一IC芯片和所述第二IC芯片彼此电耦接。
18.根据权利要求17所述的天线设备，其中，所述第一IC芯片包括电耦接到所述天线元件(120)的放大器，并且所述第二IC芯片包括耦接到所述放大器的波束成形网络电路。
19.根据权利要求18所述的天线设备，其中，所述第一IC芯片包括第一半导体材料，并且所述第二IC芯片包括不同于所述第一半导体IC材料的第二半导体材料。
20.根据权利要求18所述的天线设备，其中，所述第一IC芯片的顶表面通过空气间隙或底填材料与所述第二IC芯片的底表面分隔开。
21.一种制造天线设备的方法，包括：
在衬底(130)的第一外表面(135)中形成腔体(140)；
在所述衬底(130)的与所述第一外表面(135)相对的第二外表面(139)上形成天线元件(120)；
在所述腔体(140)的侧壁(144)处形成第一边缘接触(132)；
提供集成电路(IC)芯片(110)，所述IC芯片具有形成于其侧表面(117)上的第二边缘接触(112)并且包括射频(RF)电路；
将所述IC芯片(110)放置到所述腔体(140)中；
电连接所述第一边缘接触和所述第二边缘接触；
在所述衬底(130)之内形成从所述第二外表面(139)延伸的导电通孔(122)；以及
通过所述导电通孔(122)将所述天线元件(120)电连接到所述RF电路。
22.根据权利要求21所述的方法，还包括：
在所述衬底(130)之内，在所述衬底(130)的所述第一外表面(135)上或之内形成连接到所述第一边缘接触(132)的导电迹线(165)；
将所述导电通孔(122)连接到所述导电迹线(165)；以及
通过所述导电通孔(122)将所述天线元件(120)电连接到所述导电迹线(165)，由此将所述天线元件(120)连接到所述RF电路。
23.根据权利要求22所述的方法，其中，所述腔体(140)形成有底表面，在将所述IC芯片(110)放置于所述腔体(140)中时，所述IC芯片(110)具有面向所述腔体的所述底表面的底表面，并且所述方法还包括：
在所述腔体(140)的所述底表面处形成连接元件；
通过所述IC芯片(110)的所述底表面处的电接触将所述连接元件电连接到所述RF电路；以及
将所述导电通孔(122)连接到所述连接元件，从而将所述天线元件(120)连接到所述RF电路。
24.根据权利要求22所述的方法，其中，所述腔体(140)被形成为具有双腔结构，所述双腔结构具有位于第二腔体部分正下方的第一腔体部分，所述第一腔体部分具有小于所述第二腔体部分的第二周长的第一周长，所述IC芯片是第一IC芯片，并且所述放置所述IC芯片包括将所述第一IC芯片放置在所述第一腔体部分之内；
所述腔体(140)形成有侧壁(144)，所述侧壁是限定所述第一腔体部分的一部分的第一侧壁，并且所述衬底(130)的第二侧壁限定所述第二腔体部分的一部分，并且所述方法还包括：
在所述第二侧壁上形成第三边缘接触；
将其侧表面(117)上具有第四边缘接触的第二IC芯片放置到所述第二腔体部分中；以及
将所述第四边缘接触电连接到所述第三边缘接触。
25.根据权利要求22所述的方法，还包括：
在所述侧壁(144)上形成第一互锁特征；
在所述侧表面上形成具有与所述第一互锁特征互补的形状的第二互锁特征；以及
所述将所述IC芯片(110)放置到腔体(140)中包括将所述IC芯片卡扣到所述腔体(140)中，使得所述第一互锁特征和所述第二互锁特征变为互锁。
26.根据权利要求25所述的方法，其中，所述第一互锁特征是使用激光钻孔形成的。
27.根据权利要求25所述的方法，其中，所述第一互锁特征是使用光成像和蚀刻形成的。
28.根据权利要求22所述的方法，包括镀覆所述第一互锁特征以在所述第一互锁特征的表面上形成所述第一边缘接触(132)。
29.根据权利要求21至28中任一项所述的方法，其中，所述衬底(130)包括上衬底(130b)、下衬底(130a)以及所述上衬底和所述下衬底之间的接地平面(170)，并且所述形成腔体(140)、形成天线元件(120)、形成第一边缘接触(132)和形成导电通孔(122)包括：
在所述下衬底(130a)的底表面上形成所述天线元件(120)；
在所述下衬底(130a)的顶表面上形成其中具有至少一个孔口的接地平面(170)；
在所述上衬底中切割至少一个凹口并对所述至少一个凹口进行金属化；
在所述上衬底(130b)中与所述凹口相邻的区域处制造切口，其中，所述至少一个凹口在制造所述切口之后形成所述第一边缘接触(132)；
将所述上衬底(130b)键合到所述下衬底(130a)，其中，从所述上衬底(130b)切出的所述区域在所述键合之后形成所述腔体(140)；以及
通过所述接地平面(170)中的所述至少一个孔口形成所述导电通孔(122)。
30.一种制造能够通过电子方式转向的天线阵列的方法，包括：
在衬底(130)之内形成沿所述衬底(130)的第一外表面(135)空间布置的多个腔体；
在所述衬底(130)的与所述第一外表面(135)相对的第二外表面(139)上形成空间布置的多个天线元件(120)；
提供多个集成电路(IC)芯片(110)，每个IC芯片具有具有相应第二边缘接触(112)的侧表面，每个IC芯片包括波束成形部件；
对于所述腔体中的每一者：
在所述腔体(140)的侧壁(144)上形成第一边缘接触(132)；
将所述多个IC芯片(110)中的相应一个放置到所述腔体(140)中；
电连接相应的第一边缘接触和第二边缘接触(112)；以及
将其中放置的所述IC芯片(110)的所述波束成形部件电连接到所述天线元件(120)的相应至少一者。
31.根据权利要求30所述的方法，还包括：
在所述IC芯片(110)中的每一个的侧表面上形成第一互锁特征；
对于所述腔体中的每一者：
在所述侧壁(144)上形成第二互锁特征，所述第二互锁特征具有与要放置到其中的相应IC芯片(110)的所述第一互锁特征互补的形状；以及
所述将所述相应IC芯片(110)放置到腔体(140)中包括将所述相应IC芯片(110)卡扣到所述腔体(140)中，使得所述相应第一互锁特征和所述第二互锁特征变为互锁。
CN202080050219.6A 2019-08-12 2020-08-11 天线元件和ic芯片采用边缘接触连接的集成结构 Pending CN114127923A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/538,197 US11088098B2 (en) 2019-08-12 2019-08-12 Integrated structures with antenna elements and IC chips employing edge contact connections
US16/538,197 2019-08-12
PCT/US2020/045806 WO2021030370A1 (en) 2019-08-12 2020-08-11 Integrated structures with antenna elements and ic chips employing edge contact connections

Publications (1)

Publication Number Publication Date
CN114127923A true CN114127923A (zh) 2022-03-01

Family

ID=72234994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080050219.6A Pending CN114127923A (zh) 2019-08-12 2020-08-11 天线元件和ic芯片采用边缘接触连接的集成结构

Country Status (9)

Country Link
US (2) US11088098B2 (zh)
EP (2) EP4235768A3 (zh)
JP (2) JP7414950B2 (zh)
KR (1) KR20220047267A (zh)
CN (1) CN114127923A (zh)
AU (1) AU2020329932A1 (zh)
BR (1) BR112022000389A2 (zh)
IL (1) IL289684B2 (zh)
WO (1) WO2021030370A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088098B2 (en) * 2019-08-12 2021-08-10 Viasat, Inc. Integrated structures with antenna elements and IC chips employing edge contact connections
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US20210315099A1 (en) * 2020-04-03 2021-10-07 The Boeing Company Method of forming a flexible electronics assembly
US11336032B2 (en) * 2020-05-15 2022-05-17 Raytheon Company Reactive array
EP3930204A1 (en) * 2020-06-27 2021-12-29 Pharrowtech BV A structure for distributing radio frequency signals
IL302810A (en) * 2020-11-13 2023-07-01 Viasat Inc An integrated antenna array with IC chips produces beams with multiple surface interfaces
US20230044903A1 (en) * 2021-08-04 2023-02-09 Nxp Usa, Inc. Semiconductor device with rf interposer and method therefor

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3483352B2 (ja) * 1994-10-13 2004-01-06 三菱樹脂株式会社 非接触ｉｃカード
JPH11328355A (ja) * 1998-05-20 1999-11-30 Dainippon Printing Co Ltd Ｉｃカード用ｉｃモジュール
JP4043601B2 (ja) * 1998-06-04 2008-02-06 大日本印刷株式会社 非接触型ｉｃカードとその製造方法、非接触型ｉｃカード用基体
US7030466B1 (en) 1999-05-03 2006-04-18 United Microelectronics Corporation Intermediate structure for making integrated circuit device and wafer
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
WO2006120309A2 (fr) 2005-05-11 2006-11-16 Stmicroelectronics Sa Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette
JP2009031956A (ja) 2007-07-26 2009-02-12 Dainippon Printing Co Ltd 接触・非接触共用型ｉｃカードと接触・非接触共用型ｉｃカードの製造方法
US8269671B2 (en) * 2009-01-27 2012-09-18 International Business Machines Corporation Simple radio frequency integrated circuit (RFIC) packages with integrated antennas
US9153863B2 (en) 2012-01-24 2015-10-06 E I Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US9711465B2 (en) * 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
TWI518991B (zh) * 2013-02-08 2016-01-21 Sj Antenna Design Integrated antenna and integrated circuit components of the shielding module
US9488719B2 (en) * 2014-05-30 2016-11-08 Toyota Motor Engineering & Manufacturing North America, Inc. Automotive radar sub-system packaging for robustness
KR102380304B1 (ko) 2015-01-23 2022-03-30 삼성전기주식회사 전자부품 내장 기판 및 그 제조방법
US10636753B2 (en) * 2015-07-29 2020-04-28 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
US10896898B2 (en) 2015-10-28 2021-01-19 Indiana Integrated Circuits, LLC Edge interconnect self-assembly substrate
US10182498B2 (en) 2015-10-28 2019-01-15 Indiana Integrated Circuits, LLC Substrates with interdigitated hinged edge interconnects
EP3764466A1 (en) * 2015-12-22 2021-01-13 INTEL Corporation Microelectronic devices designed with integrated antennas on a substrate
WO2017209761A1 (en) * 2016-06-03 2017-12-07 Intel IP Corporation Wireless module with antenna package and cap package
CN107864688B (zh) 2016-07-22 2019-12-31 京瓷株式会社 Rfid标签用基板、rfid标签以及rfid系统
US10511080B2 (en) * 2017-08-18 2019-12-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10872868B2 (en) * 2017-10-25 2020-12-22 Sj Semiconductor (Jiangyin) Corporation Fan-out antenna packaging structure and preparation method thereof
US11211343B2 (en) * 2018-10-26 2021-12-28 Sj Semiconductor (Jiangyin) Corporation Fan-out antenna packaging structure and packaging method
DE102018220712A1 (de) * 2018-11-30 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer-level packaging-basiertes modul sowie verfahren zur herstellung desselben
US11088098B2 (en) * 2019-08-12 2021-08-10 Viasat, Inc. Integrated structures with antenna elements and IC chips employing edge contact connections

Also Published As

Publication number Publication date
EP3956942B1 (en) 2023-06-07
IL289684B2 (en) 2023-10-01
AU2020329932A1 (en) 2021-12-16
EP4235768A3 (en) 2023-10-11
US20220005770A1 (en) 2022-01-06
IL289684A (en) 2022-03-01
WO2021030370A1 (en) 2021-02-18
BR112022000389A2 (pt) 2022-03-03
US20210050312A1 (en) 2021-02-18
EP3956942A1 (en) 2022-02-23
JP7414950B2 (ja) 2024-01-16
US11088098B2 (en) 2021-08-10
IL289684B1 (en) 2023-06-01
EP4235768A2 (en) 2023-08-30
KR20220047267A (ko) 2022-04-15
JP2024029157A (ja) 2024-03-05
JP2022545610A (ja) 2022-10-28

Similar Documents

Publication Publication Date Title
JP7414950B2 (ja) エッジ接点接続を採用するアンテナ要素及びｉｃチップを有する集積構造
US8013784B2 (en) Butler matrix for 3D integrated RF front-ends
US6175287B1 (en) Direct backside interconnect for multiple chip assemblies
US5132648A (en) Large array MMIC feedthrough
JP5209610B2 (ja) 高周波回路基板、高周波回路モジュールおよびレーダ装置
JP4766588B2 (ja) 空間パワーコンバイナのためのパワーマネージメント
US20210367355A1 (en) Low profile antenna apparatus
US20100134376A1 (en) Wideband rf 3d transitions
CN114424402A (zh) 具有集成天线阵列和低损耗多层内插器的天线设备
KR20120078697A (ko) 정밀 도파관 인터페이스
JPH0774285A (ja) 半導体装置
US20230327320A1 (en) Integrated antenna array with beamformer ic chips having multiple surface interfaces
JP5728101B1 (ja) Ｍｍｉｃ集積回路モジュール
KR102665447B1 (ko) 낮은 프로파일 안테나 장치
US20240154320A1 (en) Antenna apparatus employing coplanar waveguide interconnect between rf components
US20230387047A1 (en) Semiconductor module
JP2001015678A (ja) 高周波モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination