JP2001015678A - 高周波モジュール - Google Patents

高周波モジュール

Info

Publication number
JP2001015678A
JP2001015678A JP11183250A JP18325099A JP2001015678A JP 2001015678 A JP2001015678 A JP 2001015678A JP 11183250 A JP11183250 A JP 11183250A JP 18325099 A JP18325099 A JP 18325099A JP 2001015678 A JP2001015678 A JP 2001015678A
Authority
JP
Japan
Prior art keywords
dielectric
signal transmission
transmission line
circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11183250A
Other languages
English (en)
Other versions
JP4154806B2 (ja
JP2001015678A5 (ja
Inventor
Hajime Kawano
肇 川▲野▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18325099A priority Critical patent/JP4154806B2/ja
Priority to EP00113569A priority patent/EP1069639B1/en
Priority to EP04021529A priority patent/EP1484815A1/en
Priority to DE60027509T priority patent/DE60027509T2/de
Priority to US09/605,639 priority patent/US6597902B1/en
Publication of JP2001015678A publication Critical patent/JP2001015678A/ja
Publication of JP2001015678A5 publication Critical patent/JP2001015678A5/ja
Application granted granted Critical
Publication of JP4154806B2 publication Critical patent/JP4154806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Connection Structure (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】 【課題】 きょう体が誘電体の多層構造で構成され、内
部に少なくとも2つ以上のマイクロ波回路と制御回路等
を有する高周波モジュールにおいて、同一平面内に配置
されたマイクロ波回路間を金属ワイヤで接続する構成を
採ると、マイクロ波回路にとられる面積が増大し、高周
波モジュールが大型化する課題があった。 【解決手段】 この発明では、2つ以上のマイクロ波回
路を階層状に実装し、マイクロ波回路間を誘電体内に設
けたスロットを用いて電磁結合で接続することにより、
マイクロ波回路数が増大しても、高周波モジュールの投
影面積をふやさずに配置でき、高周波モジュールの小型
化を実現できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は内部に2つ以上の
マイクロ波回路などの高周波回路及びその制御回路を有
し、そのきょう体を多層誘電体で構成したマイクロ波モ
ジュールに代表される高周波モジュールに関し、特に内
部にもつマイクロ波回路間及びマイクロ波回路とその制
御回路の実装構造に関するものである。
【０００２】
【従来の技術】第8図は従来の誘電体を積層したパッケ
ージを使用した実装方法によるマイクロ波モジュールの
一実施例を示すマイクロ波モジュールの断面図、第9図
はその裏面視図、第10図はその高周波コネクタと内部の
マイクロ波回路との接続構造を示す図である。図におい
て、1は最下部に位置する金属導体、2は第一の誘電体、
3は第二の誘電体、4は第三の誘電体、5は第四の誘電
体、6は第五の誘電体、12はマイクロ波回路の制御回路
または制御用IC、13は第一のマイクロ波回路、15は高周
波コネクタ、17は制御信号用ピン、18は誘電体内のスル
ーホール、21は上記高周波コネクタ15の芯線、24はシー
ルリング、25は上フタである、27は接続用ワイヤであ
り、第一の誘電体2と第二の誘電体３の接続面及び第三
の誘電体4と第四の誘電体5の接続面、第五の誘電体6面
上に信号伝達線路面を設け、第二の誘電体3と第三の誘
電体4との接続面 及び第四の誘電体5と第五の誘電体6
との接合面には接地面が設けてある。なお、ここでのマ
イクロ波回路とは、半導体基板上にＦＥＴ（電界効果ト
ランジスタ）、キャパシタ等の回路構成要素を一体形成
したマイクロ波回路（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒ
ｏｗａｖｅ ＩＣ）や、誘電体基板上に半導体を除いた
回路構成要素を形成し、半導体を後から搭載したマイク
ロ波回路（Ｍｉｃｒｏｗａｖｅ ＩＣ）などを示し、一
般に基板やその基板のパッケージの形状に応じて平たい
長方形状を成す。
【０００３】次に動作について説明する。制御信号用ピ
ン17から入力された制御信号は、誘電体内のスルーホー
ル18ａ、18ｂ、18Ｃ、18ｄを通り接続用ワイヤ27ｄを通
って制御回路12に入力される。制御回路12の出力信号は
接続用ワイヤ27ｃを通り、誘電体内のスルーホール18
ｅ、18ｆなどを通り第三の誘電体4の信号伝達線路面を
通り、接続用ワイヤ27ａ、27bなどを通じて第一のマイ
クロ波回路13に入力される。また、マイクロ波信号は高
周波コネクタ15ａから入力され、接続用ワイヤ27ｅを通
してマイクロ波回路13に入力され、上記制御信号に基づ
いて第一のマイクロ波回路13で処理された出力信号は、
高周波コネクタ15ａと同様に第一のマイクロ波回路13に
接続された高周波コネクタ15ｂから出力される。
【０００４】また、マイクロ波回路を複数搭載する場合
は、第二の誘電体3の接地面に複数のマイクロ波回路を
配置し、二次元的に回路を展開することで実現でき、そ
の場合マイクロ波回路間の接続はマイクロストリップ線
路及び接続用ワイヤにて行う。
【０００５】
【発明が解決しようとする課題】以上述べたように、従
来の誘電体を積層したパッケージを使用したマイクロ波
モジュールでは、2つ以上のマイクロ波回路を内部に搭
載する場合、マイクロ波回路を搭載する面を1面しかも
たない（例えば図８の場合、第二の誘電体3の接地面）
ため、マイクロ波回路間の接続は平面内で実施する必要
があった。また、2つ以上の高周波コネクタを必要とす
る場合は同一方向に設ける必要があった。
【０００６】しかし、マイクロストリップ線路にて平面
内に回路を増やしていくと、マイクロ波回路の投影面積
（厚み方向に垂直な面の面積）が増大し、結果的にこの
マイクロ波回路が実装されたマイクロ波モジュールを必
要とするシステム内においてこのモジュールの占有面積
が増大し、システムが大型化するという課題があった。
また、2つ以上の高周波コネクタを同一方向に設けた場
合、マイクロ波モジュールの小型化が制限されるという
課題があった。例えば、マイクロ波モジュールによって
アレイアンテナを構成する場合、マイクロ波回路へマイ
クロ波信号を分配・供給する給電回路とマイクロ波回路
からのマイクロ波信号を放射するアレイアンテナ素子
を、マイクロ波モジュールに対して同一方向に配置する
ため、給電回路にマイクロ波信号の出力に加えて入力を
行うための穴も設ける必要があり、その結果給電回路の
実装スペースが少なくなる。この発明は、係る課題を解
決するために為されたものであり、複数の高周波回路を
搭載する場合の実装面積を小さくし、また２つ以上の高
周波コネクタを設ける場合にも同一方向ではなく相対す
る方向に設けることを可能とした高周波モジュールを得
るものである。
【０００７】
【課題を解決するための手段】第一の発明による高周波
波モジュールは、複数の誘電体が積層されて形成された
構造体に第一、第二の高周波回路を搭載して成る高周波
モジュールにおいて、第一の高周波回路に接続される第
一の信号伝達線路が形成された第一の誘電体と、第二の
高周波回路に接続される第二の信号伝達線路が形成され
た第二の誘電体と、上記第一の信号伝達線路と第二の信
号伝達線路を電磁結合して高周波信号を伝達する結合手
段とを備え、上記第一の高周波回路と上記第二の高周波
回路は、上記第一の誘電体と第二の誘電体の積層方向の
投影面に互いに重なりを有するように離間して接地面上
に配置されたものである。これによって高周波回路を階
層型に配置でき、高周波モジュールの投影面積の増大を
防ぐことを可能とした。
【０００８】また、第二の発明による高周波モジュール
は、上記結合手段は、一方の面が上記第一の誘電体にお
ける第一の信号伝達線路の形成面に当接し、他方の面に
スロットを有する接地面が形成されるとともに、その接
地面が上記第二の誘電体における上記第二の信号伝達線
路の形成面と対向する面に当接した第三の誘電体を備え
て成るものである。
【０００９】また、第三の発明による高周波モジュール
は、上記第一の高周波回路は上記第一の誘電体における
第一の信号伝達線路の形成面と対向する面に当接した接
地面上に載置され、上記第二の高周波回路は上記第三の
誘電体における接地面上に載置されたものである。
【００１０】また、第四の発明による高周波モジュール
は、上記第一、第二の信号伝達線路は接地された線路と
ともにコプレナー線路を形成し、上記第一の高周波回路
は上記第一の誘電体におけるコプレナー線路にバンプ接
続された状態で上記第一の誘電体上に載置され、上記第
二の高周波回路は上記第二の誘電体におけるコプレナー
線路上にバンプ接続された状態で上記第二の誘電体上に
載置されたものである。これによって、高周波回路周辺
にワイヤ接続のためのスペースを設ける必要がなくな
る。
【００１１】また、第五の発明による高周波回路は、複
数の誘電体が積層されて形成された構造体に高周波回路
を搭載して成る高周波モジュールにおいて、上記高周波
回路の上部に設けられ上記高周波回路に接続された信号
伝達線路との間で高周波を伝達する第一の高周波コネク
タと、上記高周波回路の下部に設けられ当該高周波回路
との間で高周波を伝達する第二の高周波コネクタとを備
え、上記第一の高周波コネクタは、上記信号伝達線路に
接続された芯線とその芯線の周囲に上記信号伝達線路か
ら離間して馬蹄状に配置された複数のスルーホールとを
有して成るものである。これによって2つ以上の高周波
コネクタを設ける場合にも同一方向ではなく、相対する
方向に設けることを可能とする。
【００１２】また、第六の発明による高周波モジュール
は、内部にマイクロ波回路と、前記マイクロ波回路の制
御回路と、前記マイクロ波回路と接続される高周波コネ
クタと、前記制御回路と接続される制御ピンと、前記マ
イクロ波回路と制御回路が搭載される部位を保護するた
めのカバーとを備える高周波モジュールにおいて、少な
くとも2つ以上のマイクロ波回路と、少なくとも1つ以上
のマイクロ波回路の制御回路と、最下部に位置し一部に
貫通穴をもつ金属導体と、一方の面が上記金属導体と接
合し、かつ他方の面に信号伝達線路を設け、一部に前記
制御回路を収納するための貫通穴をもつ第一の誘電体
と、上記金属導体の貫通穴を通り第一の誘電体の金属導
体との接合面に設けられた接続パッドに設けられた制御
信号用ピンと、一方の面が第一の誘電体の信号伝達線路
面に接合し、かつ他方の面に接地面をもつ第二の誘電体
と、一方の面が上記第二の誘電体の接地面に接合し、か
つ他方の面に第二の接地面を設けた第三の誘電体と、一
方の面が上記第三の誘電体の第二の接地面に接合し、か
つ他方の面に信号伝達線路面を設けた第四の誘電体と、
一方の面が上記第四の誘電体の信号伝達線路面に接合
し、かつ他方の面に接地面を設けた第五の誘電体と、一
方の面が上記第五の誘電体の接地面に接合し、かつ他方
の面に信号伝達線路面を設けた第六の誘電体と、一方の
面が上記第六の誘電体の信号伝達線路面に接合し、かつ
他方の面が接地された第七の誘電体と、上記第一から第
七の誘電体中に設けられ、各信号伝達線路面と導通のと
れるスルーホールと、第四の誘電体の接地面内に設けた
スロットと、第七の誘電体の接地面内に設けたスロット
と、上記金属導体に垂直に設けられ、第一から第三の誘
電体を貫通する同軸型の第一の高周波コネクタとを備え
ることを特徴とした多層誘電体で構成するパッケージ
と、一方の面を接地面とし他方の面を信号伝達線路面と
する第八の誘電体と、一方の面が上記第八の誘電体の信
号伝達線路面と接合し、かつ他方の面に接地面を設けた
第九の誘電体と、第九の誘電体の接地面に垂直に設けら
れ中心導体と第八の誘電体の信号伝達面の信号伝達線路
との接続を第九の誘電体に設けた馬蹄形状に配置したス
ルーホールで実施した第二の高周波コネクタで構成し第
八の誘電体の接地面を上記パッケージとの接合面とする
上記パッケージの上部カバーと、上記パッケージの最下
部の金属導体に設けた上記制御回路用貫通穴に接合する
金属で構成する下部カバーとで構成し、上記第二の誘電
体の接地面に上記制御回路を搭載し、金属ワイヤで上記
制御回路と第一の誘電体の信号伝達線路を接続し、上記
第三の誘電体の第二の接地面に第一のマイクロ波回路を
搭載し、金属ワイヤにて上記第四の誘電体の信号伝達線
路を接続し、上記第五の誘電体の接地面に第二のマイク
ロ波回路を搭載し、金属ワイヤにて上記第六の誘電体の
信号伝達線路に接続し、上記制御信号用ピンから制御回
路を上記第一の誘電体及び第二の誘電体の信号伝達線路
及びスルーホールで接続し、上記制御回路から第一及び
第二のマイクロ波回路への接続を上記第一から第六まで
の誘電体の信号伝達線路及びスルーホールにて実施し、
第一の高周波コネクタと第一のマイクロ波回路との接続
を金属ワイヤにて実施し、第一のマイクロ波回路と第二
のマイクロ波回路との接続を上記第四の誘電体の信号伝
達線路内の線路と第四の誘電体の接地面に設けたスロッ
トと第五の誘電体の信号伝達線路内の線路との電磁結合
で実施し、第二のマイクロ波回路と上記上部カバー内の
第二の高周波コネクタの接続を第六の誘電体の信号伝達
線路と第七の誘電体のスロットと第八の誘電体の信号伝
達線路との電磁結合及び第九の誘電体の上記馬蹄形状の
スルーホールで実施したものである。
【００１３】また、第七の発明による高周波モジュール
は、内部にマイクロ波回路と、前記マイクロ波回路の制
御回路と、前記マイクロ波回路と接続される高周波コネ
クタと、前記制御回路と接続される制御ピンと、前記マ
イクロ波回路と制御回路が搭載される部位を保護するた
めのカバーとを備える高周波モジュールにおいて、少な
くとも2つ以上のマイクロ波回路と、少なくとも1つ以上
のマイクロ波回路の制御回路と、最下部に位置し一部に
貫通穴をもつ金属導体と、一方の面が上記金属導体と接
合し、かつ他方の面に信号伝達線路を設け、一部に前記
制御回路を収納するための貫通穴をもつ第一の誘電体
と、上記金属導体の貫通穴を通り第一の誘電体の金属導
体との接合面に設けられた接続パッドに設けられた制御
信号用ピンと、一方の面が第一の誘電体の信号伝達線路
面に接合し、かつ他方の面に接地面をもつ第二の誘電体
と、一方の面が上記第二の誘電体の接地面に接合し、か
つ他方の面に第二の接地面を設けた第三の誘電体と、一
方の面が上記第三の誘電体の第二の接地面に接合し、か
つ他方の面に信号伝達線路面を設けた第四の誘電体と、
一方の面が上記第四の誘電体の信号伝達線路面に接合
し、かつ他方の面に接地面を設けた第五の誘電体と、一
方の面が上記第五の誘電体の接地面に接合し、かつ他方
の面に信号伝達線路面を設けた第六の誘電体と、一方の
面が上記第六の誘電体の信号伝達線路面に接合し、かつ
他方の面が接地された第七の誘電体と、上記第一から第
七の誘電体中に設けられ、各信号伝達線路面と導通のと
れるスルーホールと、第四の誘電体の接地面内に設けた
スロットと、第七の誘電体の接地面内に設けたスロット
と、上記金属導体に垂直に設けられ、第一から第三の誘
電体を貫通する同軸型の第一の高周波コネクタとを有す
る多層誘電体で構成されたパッケージと、一方の面を接
地面とし他方の面を信号伝達線路面とする第八の誘電体
と、一方の面が上記第八の誘電体の信号伝達線路面と接
合し、かつ他方の面に接地面を設けた第九の誘電体と、
第九の誘電体の接地面に垂直に設けられ中心導体と第八
の誘電体の信号伝達面の信号伝達線路との接続を第九の
誘電体に設けた馬蹄形状に配置したスルーホールで実施
した第二の高周波コネクタで構成し第八の誘電体の接地
面を上記パッケージとの接合面とする上記構造体の上部
カバーと、上記パッケージの最下部の金属導体に設けた
上記制御回路用貫通穴に接合する金属で構成する下部カ
バーとで構成し、上記第二の誘電体の接地面に上記制御
回路を搭載し、バンプ接続にて上記制御回路と第一の誘
電体の信号伝達線路を接続し、上記第四の誘電体の他方
の面に第一のマイクロ波回路を搭載し、バンプ接続にて
上記第四の誘電体の信号伝達線路を接続し、上記第六の
誘電体の他方の面に第二のマイクロ波回路を搭載し、バ
ンプ接続にて上記第六の誘電体の信号伝達線路に接続
し、上記制御信号用ピンから制御回路を上記第一の誘電
体及び第二の誘電体の信号伝達線路及びスルーホールで
接続し、上記制御回路から第一及び第二のマイクロ波回
路への接続を上記第一から第六までの誘電体の信号伝達
線路及びスルーホールにて実施し、第一の高周波コネク
タと第一のマイクロ波回路との接続を金属ワイヤにて実
施し、第一のマイクロ波回路と第二のマイクロ波回路と
の接続を上記第四の誘電体の信号伝達線路内の線路と第
四の誘電体の接地面に設けたスロットと第五の誘電体の
信号伝達線路内の線路との電磁結合で実施し、第二のマ
イクロ波回路と上記上部カバー内の第二の高周波コネク
タの接続を第六の誘電体の信号伝達線路と第七の誘電体
のスロットと第八の誘電体の信号伝達線路との電磁結合
及び第九の誘電体の上記馬蹄形状のスルーホールで実施
したものである。
【００１４】
【発明の実施の形態】実施の形態１．第1図にこの発明
による高周波モジュールであるマイクロ波モジュールの
一実施例を示す実装断面図、第2図に第1図の裏面視図、
第3図に第1図の第五の誘電体6と第六の誘電体7の接合部
で切った時の上面視図、第4図に第1図の第七の誘電体8
と第八の誘電体9の接合部で切った時の上面視図、第5図
に第1図の高周波回路である第一のマイクロ波回路13と
高周波回路である第二のマイクロ波回路14とを接続する
ための電磁結合部の拡大図、第6図に第1図の第二の高周
波コネクタと第八及び第九の誘電体との接続部の拡大図
を示す。図において、1は最下部に位置し一部に貫通穴
をもつ金属導体、2は一方の面が金属導体1と接合し か
つ他方の面に信号伝達線路面をもつ第一の誘電体、3は
一方の面が第一の誘電体2の信号伝達線路面に接合しか
つ他方の面に接地面をもつ第二の誘電体、4は一方の面
が第二の誘電体3の接地面に接合し かつ他方の面に第
二の接地面をもつ第三の誘電体、5は一方の面が第三の
誘電体4の第二の接地面に接合し かつ他方の面に信号
伝達線路面をもつ第四の誘電体、6は一方の面が第四の
誘電体5の信号伝達線路面に接合しかつ他方の面に接地
面をもつ第五の誘電体、7は一方が第五の誘電体6の接地
面に接合しかつ他方の面に信号伝達線路面をもつ第六の
誘電体、8は一方の面が第六の誘電体7の信号伝達線路面
に接合しかつ他方に接地面をもつ第七の誘電体、9は一
方の面を接地面としかつ他方の面に信号伝達線路面をも
つ第八の誘電体、10は一方の面が第八の誘電体9の信号
伝達線路面に接合し、かつ他方の面に接地面をもつ第九
の誘電体、11は金属導体1の制御回路を搭載するための
貫通穴をカバーするためマイクロ波モジュール下部に設
けられた金属カバー、12は制御回路、13は第一のマイク
ロ波回路、14は第二のマイクロ波回路、15は金属導体1
に垂直に設けられかつ金属導体1及び第一の誘電体2から
第三の誘電体4までを貫通する 第一の高周波コネク
タ、16は第九の誘電体10に垂直に設けられかつ第九の誘
電体10の接地面に設けられた第二の高周波コネクタ、17
は金属導体1の貫通穴を通り第一の誘電体の金属導体1と
の接合面に接合された制御信号ピン、18は第一から第九
の誘電体内に設けられたスルーホール、19は第五の誘電
体の接地面に設けられたスロット、20は第七の誘電体の
接地面に設けられたスロット、21は第一の高周波コネク
タ15の芯、22は第一の高周波コネクタ15の内部誘電体、
23は第二の高周波コネクタ16の芯、27は金属ワイヤであ
る。
【００１５】金属導体1と第一の誘電体2から第七の誘電
体8と第一の高周波コネクタ15及び制御信号ピン17でこ
の発明のマイクロ波モジュールのきょう体を構成してお
り、第八の誘電体9と第九の誘電体10と第二の高周波コ
ネクタ16とで上記マイクロ波モジュールの上部カバーを
構成している。
【００１６】次に動作について説明する。まず、制御信
号であるが、制御信号ピン17から入力された制御信号は
第一の誘電体2に設けられたスルーホール18ａを通り第
一の誘電体2の信号伝達線路を通りさらにスルーホール1
8ｂを通り金属ワイヤ27ｃを通り制御回路12に入力され
る。制御回路12で処理された信号は金属ワイヤ27ｄを通
り、スルーホール18ｄ、18ｅ、18ｆを通り第四の誘電体
5の信号伝達線路に接続され、第3図の金属ワイヤ27ｇか
ら27ｈを通して第一のマイクロ波回路13に入力される。
また、同様に制御回路12から出力された制御信号は第一
の誘電体2から第六の誘電体7の内部のスルーホール18を
通り第六の誘電体7上の線号伝達線路に接続され第4図の
金属ワイヤ27ｉから27ｊを通して第二のマイクロ波回路
14に入力される。上記制御信号に基づいて、第一のマイ
クロ波回路及び第二のマイクロ波回路は動作を行う。次
に高周波信号であるが、第一の高周波コネクタ15から入
力された高周波信号は第1図の金属ワイヤ27ｅを通して
第一のマイクロ波回路13に入力される。上記制御信号に
基づいて処理された高周波信号はマイクロ波回路13から
出力され第1図の金属ワイヤ27ａを通り第四の誘電体5の
信号伝達線路に接続される。第四の誘電体5に接続され
た高周波信号は第5図に示す構造をしたスロット19を介
し第六の誘電体7の信号伝達線路に電磁結合される。電
磁結合された高周波信号は第1図の金属ワイヤ27ｆを通
り第二のマイクロ波回路14に入力される。上記制御信号
にて処理された高周波信号はマイクロ波回路14から出力
され第1図の金属ワイヤ27ｋを通り第六の誘電体7の信号
伝達線路に接続される。第六の誘電体7に入力された高
周波信号はスロット19を用いた電磁結合と同様にスロッ
ト20を用いて第八の誘電体9の信号伝達線路に伝達さ
れ、第八の誘電体9の信号伝達線路に伝達された高周波
信号は第6図に示すスルーホール18ｇを介し第九の誘電
体10の接地面に設けた第二の高周波コネクタ16の芯23に
接続される。このとき、第八の誘電体9及び第九の誘電
体10の内部に、互いに平行な複数のスルーホール18hを
芯23を囲むように馬蹄形に配置することで同軸コネクタ
と同様な高周波信号の接続が実現できる。スルーホール
18hにおける各ホールの間隔および芯23との距離、ホー
ルの径などは、使用するマイクロ波の周波数に応じた電
磁遮蔽の性能とコネクタに要求されるインピーダンスに
基づいて適宜設定される。このスルーホール18h、第二
の同軸コネクタ23およびスロット20を用いて第六の誘電
体7の信号伝達線路に対して垂直方向にマイクロ波信号
を伝達することにより、２つの同軸コネクタを同一方向
に設けて金属導体１側に配置した場合と比べて実装場所
の制限がなくなる。また、第二の高周波コネクタ16は芯
23を第八の誘電体9の信号伝達線路に接続し、芯23の周
囲にスルーホール18ｈを設けることによって形成される
ため、同軸コネクタと信号伝達線路を接続するための金
属ワイヤとその接続のためのスペースを設ける必要がな
く、多層誘電体への実装に適している。以上の構成によ
り、スロット19を介して第四の誘電体5の信号伝達線路
と第六の誘電体7の信号伝達線路を電磁結合で接続する
ことによって、第一、第二のマイクロ波回路13、14を上
下方向（積層方向）に配置でき、マイクロ波モジュール
の投影面積の増大を防ぐことが可能となり、マイクロ波
モジュールを小型化できる。なお、上記マイクロ波モジ
ュールの構成は、マイクロ波以外の周波数帯域を扱う高
周波回路、例えばミリ波帯域の高周波回路などにも適用
できることは言うまでもない。
【００１７】実施の形態２．この発明における他の実施
例を第7図に示す。第7図において、1から23は第1図と同
じ、26は制御回路12と第二の誘電体3 及び第一のマイ
クロ波回路13と第四の誘電体5 及び第二のマイクロ波
回路14と第六の誘電体7とを接続する 例えば金のボー
ルで形成したバンプである。
【００１８】次に動作について説明する。まず、制御信
号であるが、制御信号ピン17から入力された制御信号は
第一の誘電体2に設けられたスルーホール18ａを通り第
二の誘電体3の信号伝達線路を通りバンプ26ｂを通り制
御回路12に入力される。制御回路12で処理された信号は
バンプ26ａを通りスルーホール18ｄ、18ｅ、18ｆを通り
第四の誘電体5の信号伝達線路に接続されバンプ26にて
第一のマイクロ波回路13に入力される。また、同様に制
御回路から出力された制御信号は第一の誘電体2から第
六の誘電体7の内部のスルーホール18を通り第六の誘電
体7上の信号伝達線路に接続され第二のマイクロ波回路1
4に入力される。上記制御信号にのっとり、第一のマイ
クロ波回路 及び第二のマイクロ波回路は動作を行う。
次に高周波信号であるが、第一の高周波コネクタ15から
入力された高周波信号は第１図の金属ワイヤ27ｌを通り
第四の誘電体5の信号伝達線路に接続され、バンプ26ｄ
を通り第一のマイクロ波回路13に入力される。上記制御
信号にのっとり処理された高周波信号はマイクロ波回路
13から出力されバンプ26ａを通り第四の誘電体5の信号
伝達線路に接続される。この場合、誘電体５の信号伝達
線路にコプレナー線路を用いると、バンプ接続構造上有
利である。第四の誘電体に接続された高周波信号は第5
図に示す構造をしたスロット19を介し第六の誘電体7の
信号伝達線路に電磁結合される。電磁結合された高周波
信号は第7図のバンプ26ｃを通り第二のマイクロ波回路1
4に入力される。上記制御信号にて処理された高周波信
号はマイクロ波回路14から出力され第7図のバンプ26ｄ
を通り第六の誘電体7の信号伝達線路に接続される。第
六の誘電体7に入力された高周波信号はスロット19を用
いた電磁結合と同様にスロット20を用いて第八の誘電体
9の信号伝達線路に伝達され、第九の信号伝達線路に伝
達された高周波信号は第6図に示すスルーホール18ｇを
介し第九の誘電体10の接地面に設けた第二の高周波コネ
クタ16の芯23に接続される。このとき、実施の形態１と
同様に第八の誘電体9及び第九の誘電体10の内部に馬蹄
形にスルーホール18を配置することで同軸コネクタと同
様な高周波信号の接続が実現できる。また、バンプ接続
を用いることにより、第一、第二のマイクロ波回路13、
14の周辺にワイヤ接続のためのスペースをなくすこと
で、マイクロ波モジュールを一層小型化できる。
【００１９】
【発明の効果】この発明は以上説明した通り、2つ以上
の高周波回路を電磁結合を用いて接続することで、上下
方向（積層方向）に配置でき、高周波モジュールの投影
面積の増大を防ぐことを可能とし、高周波モジュールを
小型化できる効果がある。
【００２０】また、2つ以上の高周波コネクタを設ける
場合にも同一方向ではなく、相対する方向に設けること
を可能とし、高周波モジュールの小型化の制限を緩和
し、高周波モジュールをより小型化できる効果がある。
【００２１】さらにまた、高周波回路と誘電体の接続を
バンプ構造を用いて実施することで、高周波回路周辺に
ワイヤ接続のためのスペースをなくすことで、高周波モ
ジュールをさらに一層小型化できる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の横断面図である。
【図２】 図１の裏面視図である。
【図３】 図1の第五の誘電体6と第六の誘電体7の接合
部で切り離した時の断面の上視図である。
【図４】 図1の第七の誘電体8と第八の誘電体9との接
合部で切り離した時の断面の上視図である。
【図５】 図1の第一のマイクロ波回路13と第二のマイ
クロ波回路14とを接続するための電磁結合部の拡大図で
ある。
【図６】 図1の第二の高周波コネクタと第八及び第九
の誘電体との接続部の拡大図を示す。
【図７】 この発明による実施の形態２の横断面図であ
る。
【図８】 従来の実施例の横断面図である。
【図９】 図8の裏面視図である。
【図１０】 従来の実施例の高周波コネクタと第一のマ
イクロ波回路との接続部の拡大図である。
【符号の説明】
1 金属導体 2 第一の誘電体 3 第二の誘電体 4 第三の誘電体 5 第四の誘電体 6 第五の誘電体 7 第六の誘電体 8 第七の誘電体 9 第八の誘電体 10 第九の誘電体 11 下部金属カバー 12 マイクロ波回路の制御回路 13 第一マイクロ波回路 14 第二のマイクロh回路 15 第一の高周波コネクタ 16 第二の高周波コネクタ 17 制御信号ピン 18 誘電体内のスルーホール 19 スロット 20 スロット 21 第一の高周波コネクタの芯 22 第一の高周波コネクタの内部誘電体 23 第二の高周波コネクタの芯 24 シールリング 25 上部金属カバー 26 バンプ 27 金属ワイヤ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 複数の誘電体が積層されて形成された構
    造体に第一、第二の高周波回路を搭載して成る高周波モ
    ジュールにおいて、第一の高周波回路に接続される第一
    の信号伝達線路が形成された第一の誘電体と、第二の高
    周波回路に接続される第二の信号伝達線路が形成された
    第二の誘電体と、上記第一の信号伝達線路と第二の信号
    伝達線路を電磁結合して高周波信号を伝達する結合手段
    とを備え、上記第一の高周波回路と上記第二の高周波回
    路は、上記第一の誘電体と第二の誘電体の積層方向の投
    影面に互いに重なりを有するように離間して接地面上に
    配置されたことを特徴とする高周波モジュール。
  2. 【請求項２】 上記結合手段は、一方の面が上記第一の
    誘電体における第一の信号伝達線路の形成面に当接し、
    他方の面にスロットを有する接地面が形成されるととも
    に、その接地面が上記第二の誘電体における上記第二の
    信号伝達線路の形成面と対向する面に当接した第三の誘
    電体を備えて成ることを特徴とした請求項１に記載の高
    周波モジュール。
  3. 【請求項３】 上記第一の高周波回路は上記第一の誘電
    体における第一の信号伝達線路の形成面と対向する面に
    当接した接地面上に載置され、上記第二の高周波回路は
    上記第三の誘電体における接地面上に載置されたことを
    特徴とする請求項２に記載の高周波モジュール。
  4. 【請求項４】 上記第一、第二の信号伝達線路は接地さ
    れた線路とともにコプレナー線路を形成し、上記第一の
    高周波回路は上記第一の誘電体におけるコプレナー線路
    にバンプ接続された状態で上記第一の誘電体上に載置さ
    れ、上記第二の高周波回路は上記第二の誘電体における
    コプレナー線路上にバンプ接続された状態で上記第二の
    誘電体上に載置されたことを特徴とする請求項１もしく
    は請求項２に記載の高周波モジュール。
  5. 【請求項５】 複数の誘電体が積層されて形成された構
    造体に高周波回路を搭載して成る高周波モジュールにお
    いて、上記高周波回路の上部に設けられ上記高周波回路
    に接続された信号伝達線路との間で高周波を伝達する第
    一の高周波コネクタと、上記高周波回路の下部に設けら
    れ当該高周波回路との間で高周波を伝達する第二の高周
    波コネクタとを備え、上記第一の高周波コネクタは、上
    記信号伝達線路に接続された芯線とその芯線の周囲に上
    記信号伝達線路から離間して馬蹄状に配置された複数の
    スルーホールとを有して成ることを特徴とする高周波モ
    ジュール。
  6. 【請求項６】 内部にマイクロ波回路と、前記マイクロ
    波回路の制御回路と、前記マイクロ波回路と接続される
    高周波コネクタと、前記制御回路と接続される制御ピン
    と、前記マイクロ波回路と制御回路が搭載される部位を
    保護するためのカバーとを備える高周波モジュールにお
    いて、少なくとも2つ以上のマイクロ波回路と、少なく
    とも1つ以上のマイクロ波回路の制御回路と、最下部に
    位置し一部に貫通穴をもつ金属導体と、一方の面が上記
    金属導体と接合し、かつ他方の面に信号伝達線路を設
    け、一部に前記制御回路を収納するための貫通穴をもつ
    第一の誘電体と、上記金属導体の貫通穴を通り第一の誘
    電体の金属導体との接合面に設けられた接続パッドに設
    けられた制御信号用ピンと、一方の面が第一の誘電体の
    信号伝達線路面に接合し、かつ他方の面に接地面をもつ
    第二の誘電体と、一方の面が上記第二の誘電体の接地面
    に接合し、かつ他方の面に第二の接地面を設けた第三の
    誘電体と、一方の面が上記第三の誘電体の第二の接地面
    に接合し、かつ他方の面に信号伝達線路面を設けた第四
    の誘電体と、一方の面が上記第四の誘電体の信号伝達線
    路面に接合し、かつ他方の面に接地面を設けた第五の誘
    電体と、一方の面が上記第五の誘電体の接地面に接合
    し、かつ他方の面に信号伝達線路面を設けた第六の誘電
    体と、一方の面が上記第六の誘電体の信号伝達線路面に
    接合し、かつ他方の面が接地された第七の誘電体と、上
    記第一から第七の誘電体中に設けられ、各信号伝達線路
    面と導通のとれるスルーホールと、第四の誘電体の接地
    面内に設けたスロットと、第七の誘電体の接地面内に設
    けたスロットと、上記金属導体に垂直に設けられ、第一
    から第三の誘電体を貫通する同軸型の第一の高周波コネ
    クタとを有する多層誘電体で構成されたパッケージと、
    一方の面を接地面とし他方の面を信号伝達線路面とする
    第八の誘電体と、一方の面が上記第八の誘電体の信号伝
    達線路面と接合し、かつ他方の面に接地面を設けた第九
    の誘電体と、第九の誘電体の接地面に垂直に設けられ中
    心導体と第八の誘電体の信号伝達面の信号伝達線路との
    接続を第九の誘電体に設けた馬蹄形状に配置したスルー
    ホールで実施した第二の高周波コネクタで構成し第八の
    誘電体の接地面を上記パッケージとの接合面とする上記
    構造体の上部カバーと、上記パッケージの最下部の金属
    導体に設けた上記制御回路用貫通穴に接合する金属で構
    成する下部カバーとで構成し、上記第二の誘電体の接地
    面に上記制御回路を搭載し、金属ワイヤで上記制御回路
    と第一の誘電体の信号伝達線路を接続し、上記第三の誘
    電体の第二の接地面に第一のマイクロ波回路を搭載し、
    金属ワイヤにて上記第四の誘電体の信号伝達線路を接続
    し、上記第五の誘電体の接地面に第二のマイクロ波回路
    を搭載し、金属ワイヤにて上記第六の誘電体の信号伝達
    線路に接続し、上記制御信号用ピンから制御回路を上記
    第一の誘電体及び第二の誘電体の信号伝達線路及びスル
    ーホールで接続し、上記制御回路から第一及び第二のマ
    イクロ波回路への接続を上記第一から第六までの誘電体
    の信号伝達線路及びスルーホールにて実施し、第一の高
    周波コネクタと第一のマイクロ波回路との接続を金属ワ
    イヤにて実施し、第一のマイクロ波回路と第二のマイク
    ロ波回路との接続を上記第四の誘電体の信号伝達線路内
    の線路と第四の誘電体の接地面に設けたスロットと第五
    の誘電体の信号伝達線路内の線路との電磁結合で実施
    し、第二のマイクロ波回路と上記上部カバー内の第二の
    高周波コネクタの接続を第六の誘電体の信号伝達線路と
    第七の誘電体のスロットと第八の誘電体の信号伝達線路
    との電磁結合及び第九の誘電体の上記馬蹄形状のスルー
    ホールで実施したことを特徴とする高周波モジュール。
  7. 【請求項７】 内部にマイクロ波回路と、前記マイクロ
    波回路の制御回路と、前記マイクロ波回路と接続される
    高周波コネクタと、前記制御回路と接続される制御ピン
    と、前記マイクロ波回路と制御回路が搭載される部位を
    保護するためのカバーとを備える高周波モジュールにお
    いて、少なくとも2つ以上のマイクロ波回路と、少なく
    とも1つ以上のマイクロ波回路の制御回路と、最下部に
    位置し一部に貫通穴をもつ金属導体と、一方の面が上記
    金属導体と接合し、かつ他方の面に信号伝達線路を設
    け、一部に前記制御回路を収納するための貫通穴をもつ
    第一の誘電体と、上記金属導体の貫通穴を通り第一の誘
    電体の金属導体との接合面に設けられた接続パッドに設
    けられた制御信号用ピンと、一方の面が第一の誘電体の
    信号伝達線路面に接合し、かつ他方の面に接地面をもつ
    第二の誘電体と、一方の面が上記第二の誘電体の接地面
    に接合し、かつ他方の面に第二の接地面を設けた第三の
    誘電体と、一方の面が上記第三の誘電体の第二の接地面
    に接合し、かつ他方の面に信号伝達線路面を設けた第四
    の誘電体と、一方の面が上記第四の誘電体の信号伝達線
    路面に接合し、かつ他方の面に接地面を設けた第五の誘
    電体と、一方の面が上記第五の誘電体の接地面に接合
    し、かつ他方の面に信号伝達線路面を設けた第六の誘電
    体と、一方の面が上記第六の誘電体の信号伝達線路面に
    接合し、かつ他方の面が接地された第七の誘電体と、上
    記第一から第七の誘電体中に設けられ、各信号伝達線路
    面と導通のとれるスルーホールと、第四の誘電体の接地
    面内に設けたスロットと、第七の誘電体の接地面内に設
    けたスロットと、上記金属導体に垂直に設けられ、第一
    から第三の誘電体を貫通する同軸型の第一の高周波コネ
    クタとを有する多層誘電体で構成されたパッケージと、
    一方の面を接地面とし他方の面を信号伝達線路面とする
    第八の誘電体と、一方の面が上記第八の誘電体の信号伝
    達線路面と接合し、かつ他方の面に接地面を設けた第九
    の誘電体と、第九の誘電体の接地面に垂直に設けられ中
    心導体と第八の誘電体の信号伝達面の信号伝達線路との
    接続を第九の誘電体に設けた馬蹄形状に配置したスルー
    ホールで実施した第二の高周波コネクタで構成し第八の
    誘電体の接地面を上記パッケージとの接合面とする上記
    構造体の上部カバーと、上記パッケージの最下部の金属
    導体に設けた上記制御回路用貫通穴に接合する金属で構
    成する下部カバーとで構成し、上記第二の誘電体の接地
    面に上記制御回路を搭載し、バンプ接続にて上記制御回
    路と第一の誘電体の信号伝達線路を接続し、上記第四の
    誘電体の他方の面に第一のマイクロ波回路を搭載し、バ
    ンプ接続にて上記第四の誘電体の信号伝達線路を接続
    し、上記第六の誘電体の他方の面に第二のマイクロ波回
    路を搭載し、バンプ接続にて上記第六の誘電体の信号伝
    達線路に接続し、上記制御信号用ピンから制御回路を上
    記第一の誘電体及び第二の誘電体の信号伝達線路及びス
    ルーホールで接続し、上記制御回路から第一及び第二の
    マイクロ波回路への接続を上記第一から第六までの誘電
    体の信号伝達線路及びスルーホールにて実施し、第一の
    高周波コネクタと第一のマイクロ波回路との接続を金属
    ワイヤにて実施し、第一のマイクロ波回路と第二のマイ
    クロ波回路との接続を上記第四の誘電体の信号伝達線路
    内の線路と第四の誘電体の接地面に設けたスロットと第
    五の誘電体の信号伝達線路内の線路との電磁結合で実施
    し、第二のマイクロ波回路と上記上部カバー内の第二の
    高周波コネクタの接続を第六の誘電体の信号伝達線路と
    第七の誘電体のスロットと第八の誘電体の信号伝達線路
    との電磁結合及び第九の誘電体の上記馬蹄形状のスルー
    ホールで実施したことを特徴とする高周波モジュール。
JP18325099A 1999-06-29 1999-06-29 高周波モジュール Expired - Fee Related JP4154806B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP18325099A JP4154806B2 (ja) 1999-06-29 1999-06-29 高周波モジュール
EP00113569A EP1069639B1 (en) 1999-06-29 2000-06-27 Radio-frequency circuit module
EP04021529A EP1484815A1 (en) 1999-06-29 2000-06-27 Radio-frequency circuit module
DE60027509T DE60027509T2 (de) 1999-06-29 2000-06-27 Modul mit einer Hochfrequenzschaltung
US09/605,639 US6597902B1 (en) 1999-06-29 2000-06-28 Radio-frequency circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18325099A JP4154806B2 (ja) 1999-06-29 1999-06-29 高周波モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008133171A Division JP4957652B2 (ja) 2008-05-21 2008-05-21 高周波モジュール

Publications (3)

Publication Number Publication Date
JP2001015678A true JP2001015678A (ja) 2001-01-19
JP2001015678A5 JP2001015678A5 (ja) 2006-07-20
JP4154806B2 JP4154806B2 (ja) 2008-09-24

Family

ID=16132403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18325099A Expired - Fee Related JP4154806B2 (ja) 1999-06-29 1999-06-29 高周波モジュール

Country Status (1)

Country Link
JP (1) JP4154806B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540768A (zh) * 2020-04-20 2021-10-22 成都恪赛科技有限公司 一种应用于微波系统的连接结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250757A (ja) * 1990-02-28 1991-11-08 Mitsubishi Electric Corp 半導体装置
JPH05114776A (ja) * 1991-10-16 1993-05-07 Fujitsu Ltd ベアチツプｌｓｉの実装構造
JPH08148800A (ja) * 1994-11-16 1996-06-07 Nec Corp 回路部品の実装構造
JPH0992780A (ja) * 1995-09-27 1997-04-04 Sony Corp 多層配線基板及び表面実装型電子部品の実装方法
JPH09293826A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 高周波用半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250757A (ja) * 1990-02-28 1991-11-08 Mitsubishi Electric Corp 半導体装置
JPH05114776A (ja) * 1991-10-16 1993-05-07 Fujitsu Ltd ベアチツプｌｓｉの実装構造
JPH08148800A (ja) * 1994-11-16 1996-06-07 Nec Corp 回路部品の実装構造
JPH0992780A (ja) * 1995-09-27 1997-04-04 Sony Corp 多層配線基板及び表面実装型電子部品の実装方法
JPH09293826A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 高周波用半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540768A (zh) * 2020-04-20 2021-10-22 成都恪赛科技有限公司 一种应用于微波系统的连接结构
CN113540768B (zh) * 2020-04-20 2024-04-05 成都恪赛科技有限公司 一种应用于微波系统的连接结构

Also Published As

Publication number Publication date
JP4154806B2 (ja) 2008-09-24

Similar Documents

Publication Publication Date Title
US9648725B2 (en) High-frequency circuit package and sensor module
JP6639859B2 (ja) 切替え可能送受信フェーズド・アレイ・アンテナ
EP1515389B1 (en) Multilayer high frequency device with planar antenna thereon and manufacturing method thereof
US6556169B1 (en) High frequency circuit integrated-type antenna component
US6794961B2 (en) High frequency circuit module
US5019829A (en) Plug-in package for microwave integrated circuit having cover-mounted antenna
EP0595346B1 (en) Composite microwave module assembly and its connection structure
JP3378435B2 (ja) 超高周波帯無線通信装置
US20220005770A1 (en) Integrated structures with antenna elements and ic chips employing edge contact connections
WO2009123233A1 (ja) 高周波モジュールおよびその製造方法ならびに該高周波モジュールを備えた送信器、受信器、送受信器およびレーダ装置
JP4646969B2 (ja) 半導体装置
JP2011029446A (ja) 高周波モジュール及び高周波モジュールの製造方法
JP2580604B2 (ja) アンテナ一体化マイクロ波集積回路
JPH1117063A (ja) 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
JP4154806B2 (ja) 高周波モジュール
JP2798070B2 (ja) 複合マイクロ波集積回路
JP4957652B2 (ja) 高周波モジュール
JPH11195731A (ja) 半導体装置
JP3556470B2 (ja) 高周波用モジュール
JPH11345910A (ja) 高周波用配線基板の接続構造
US20230380120A1 (en) Radio frequency module and communication device
JP2001217332A (ja) 高周波回路パッケージ
JP2001118981A (ja) マルチチップモジュール
JP2003304048A (ja) 高周波モジュールユニットおよび高周波モジュールの実装方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees