JPWO2021030370A5

JPWO2021030370A5 -

Info

Publication number: JPWO2021030370A5
Application number: JP2022504502A
Authority: JP
Publication date: 2023-09-04
Anticipated expiration: 2040-08-11

Claims

第１の外面（１３５）に空洞（１４０）を有する基板（１３０）であって、前記空洞（１４０）の一部を画定する側壁（１４４）を有し、第１のエッジ接点（１３２）が前記側壁（１４４）に形成されている基板と、
前記空洞（１４０）内に配置された集積回路（ＩＣ）チップ（１１０）であって、前記側壁（１４４）に面する側面（１１７）と、前記第１のエッジ接点（１３２）に電気的に接続された前記側面（１１７）に形成された第２のエッジ接点（１１２）とを有する集積回路（ＩＣ）チップと、
前記第１の外面（１３５）に対向する前記基板（１３０）の第２の外面（１３９）に配置されたアンテナ要素（１２０）であって、前記基板（１３０）内に延在する導電性ビア（１２２）を介して前記ＩＣチップ（１１０）内の無線周波数（ＲＦ）回路に電気的に接続されているアンテナ要素と、を備えるアンテナ装置。
前記ＩＣチップ（１１０）内の前記ＲＦ回路への前記アンテナ要素（１２０）の電気接続が、前記第１のエッジ接点及び前記第２のエッジ接点を介して行われる、請求項１に記載のアンテナ装置。
前記第１の外面（１３５）上又は内部にあり、前記第１のエッジ接点（１３２）に接続される導電性トレース（１６５）を更に備え、前記ＲＦ回路への前記アンテナ要素（１２０）の電気接続が、前記導電性ビア（１２２）を通して前記導電性トレース（１６５）まで行われる、請求項２に記載のアンテナ装置。
前記空洞（１４０）は、前記ＩＣチップ（１１０）の底面に面する底面を有し、
前記導電性ビア（１２２）は、前記空洞（１４０）の前記底面まで延在し、かつ前記ＲＦ回路に接続された前記ＩＣチップ（１１０）の前記底面にある接続要素に接続されている、請求項１～３のいずれか一項に記載のアンテナ装置。
前記接続要素は、はんだバンプを含む、請求項４に記載のアンテナ装置。
前記接続要素は、導電性ピラーを含む、請求項５に記載のアンテナ装置。
前記基板（１３０）内に接地平面（１７０）を更に備える、請求項１～６のいずれか一項に記載のアンテナ装置。
前記空洞（１４０）は、前記ＩＣチップ（１１０）の底面に面する底面を有し、前記接地平面（１７０）の一部は、前記空洞（１４０）の前記底面に形成されている、請求項７に記載のアンテナ装置。
前記アンテナ要素（１２０）は第１のアンテナ要素であり、前記アンテナ装置は、前記第２の外面（１３９）に配置された少なくとも１つの第２のアンテナ要素を更に備え、前記少なくとも１つの第２のアンテナ要素は、前記基板（１３０）内に延在し、かつ前記少なくとも１つの第２のアンテナ要素に接続される少なくとも１つの更なる導電性ビア（１２２）を介して前記ＩＣチップ（１１０）内の前記ＲＦ回路に電気的に接続されている、請求項１～８のいずれか一項に記載のアンテナ装置。
前記第１のアンテナ要素及び前記第２のアンテナ要素は、アンテナアレイの一部であり、前記ＩＣチップ（１１０）内の前記ＲＦ回路は、前記アンテナアレイによって形成されたビームを方向付けするためのビーム形成構成要素を備える、請求項９に記載のアンテナ装置。
前記第１のエッジ接点及び前記第２のエッジ接点は、互いにはんだ付けされている、請求項１～１０のいずれか一項に記載のアンテナ装置。
前記側壁（１４４）及び前記側面（１１７）は、相補的形状を有するそれぞれ第１のインターロック形状及び第２のインターロック形状を有し、前記第１のインターロック形状及び前記第２のインターロック形状は互いにインターロックされている、請求項１～１１のいずれか一項に記載のアンテナ装置。
前記第１のインターロック形状は、前記側壁（１４４）の凹部又は前記側壁（１４４）からの突出部であり、前記第２のインターロック形状は、それぞれ前記側面（１１７）からの相補的突出部又は前記側面（１１７）内の相補的凹部である、請求項１２に記載のアンテナ装置。
前記第１のエッジ接点及び前記第２のエッジ接点は、前記第１のインターロック形状及び前記第２のインターロック形状のそれぞれの表面上に配置されている、請求項１２に記載のアンテナ装置。
前記側壁（１４４）は第１の側壁であり、前記空洞（１４０）は前記第１の側壁に対向する第２の側壁を有し、第３のエッジ接点は前記第２の側壁に形成されており、
前記側面（１１７）は第１の側面であり、前記ＩＣチップ（１１０）は、前記第１の側面に対向する第２の側面と、前記第３のエッジ接点に接続された前記第２の側面上の第４のエッジ接点とを有する、請求項１２に記載のアンテナ装置。
前記空洞（１４０）は、第２の空洞部分の直接下に第１の空洞部分を有する二重空洞構造を有し、前記第１の空洞部分は、前記第２の空洞部分の第２の周長よりも小さい第１の周長を有し、
前記側壁（１４４）は、前記第１の空洞部分の一部を画定する第１の側壁であり、前記基板（１３０）は、前記第２の空洞部分の一部を画定する第２の側壁を有し、第３のエッジ接点が前記第２の側壁に形成されており、
前記ＩＣチップ（１１０）は、前記第１の空洞部分内に配置された第１のＩＣチップであり、
前記アンテナ装置は、第２のＩＣチップを更に備え、該第２のＩＣチップは、前記第２の空洞部分内に配置されており、前記第３のエッジ接点に電気的に接続された第４のエッジ接点を有する、請求項１～１５のいずれか一項に記載のアンテナ装置。
前記第１のＩＣチップ及び前記第２のＩＣチップは、互いに電気的に接続されている、請求項１６に記載のアンテナ装置。
前記第１のＩＣチップは、前記アンテナ要素（１２０）に電気的に接続された増幅器を備え、前記第２のＩＣチップは、前記増幅器に接続されたビーム形成ネットワーク回路を備える、請求項１７に記載のアンテナ装置。
前記第１のＩＣチップは、第１の半導体材料を含み、前記第２のＩＣチップは、前記第１の半導体材料とは異なる第２の半導体材料を含む、請求項１８に記載のアンテナ装置。
前記第１のＩＣチップの上面は、エアギャップ又はアンダーフィル材料によって前記第２のＩＣチップの底面から分離されている、請求項１８に記載のアンテナ装置。
アンテナ装置を製造する方法であって、
基板（１３０）の第１の外面（１３５）に空洞（１４０）を形成することと、
前記第１の外面（１３５）に対向する前記基板（１３０）の第２の外面（１３９）上にアンテナ要素（１２０）を形成することと、
前記空洞（１４０）の側壁（１４４）に第１のエッジ接点（１３２）を形成することと、
側面（１１７）に形成された第２のエッジ接点（１１２）を有し、無線周波数（ＲＦ）回路を備える集積回路（ＩＣ）チップ（１１０）を提供することと、
前記ＩＣチップ（１１０）を前記空洞（１４０）に配置することと、
前記第１のエッジ接点と前記第２のエッジ接点とを電気的に接続することと、
前記第２の外面（１３９）から前記基板（１３０）内に延在する導電性ビア（１２２）を形成することと、
前記アンテナ要素（１２０）を前記導電性ビア（１２２）を介して前記ＲＦ回路に電気的に接続することと、を含む方法。
前記基板（１３０）内に導電性トレース（１６５）を形成し、前記基板（１３０）の前記第１の外面（１３５）上で又は前記基板の内部で、前記第１のエッジ接点（１３２）に接続することと、
前記導電性ビア（１２２）を前記導電性トレース（１６５）に接続することと、
前記アンテナ要素（１２０）を前記導電性ビア（１２２）を介して前記導電性トレース（１６５）に電気的に接続し、それによって前記アンテナ要素（１２０）を前記ＲＦ回路に接続することと
を更に含む、請求項２１に記載の方法。
前記空洞（１４０）が底面を備えるように形成されており、前記ＩＣチップ（１１０）は、当該ＩＣチップ（１１０）が前記空洞の中に配置されたときに当該空洞（１４０）の前記底面に面する底面を有する、請求項２２に記載の方法であって、前記方法は、
前記空洞（１４０）の前記底面に接続要素を形成することと、
前記ＩＣチップ（１１０）の前記底面の電気接点を介して前記接続要素を前記ＲＦ回路に電気的に接続することと、
前記導電性ビア（１２２）を前記接続要素に接続し、それによって前記アンテナ要素（１２０）を前記ＲＦ回路に接続することと
を更に含む、請求項２２に記載の方法。
前記空洞（１４０）が、第２の空洞部分の直接下にある第１の空洞部分を有する二重空洞構造を有するように形成されており、前記第１の空洞部分は、前記第２の空洞部分の第２の周長よりも小さい第１の周長を有し、前記ＩＣチップは第１のＩＣチップであり、前記ＩＣチップの配置は、前記第１のＩＣチップを前記第１の空洞部分内に配置することを含み、
前記空洞（１４０）は、前記第１の空洞部分の一部を画定する第１の側壁である前記側壁（１４４）と、前記第２の空洞部分の一部を画定する前記基板（１３０）の第２の側壁とで形成されている、請求項２２に記載の方法であって、前記方法は、
前記第２の側壁に第３のエッジ接点を形成することと、
第４のエッジ接点を側面（１１７）に有する第２のＩＣチップを前記第２の空洞部分に配置することと、
前記第４のエッジ接点を前記第３のエッジ接点に電気的に接続することと
を更に含む、請求項２２に記載の方法。
前記側壁（１４４）に第１のインターロック形状を形成することと、
前記第１のインターロック形状と相補的な形状を有する第２のインターロック形状を前記側面に形成することと、
前記空洞（１４０）への前記ＩＣチップ（１１０）の配置は、前記第１のインターロック形状と前記第２のインターロック形状とがインターロックされるように、前記ＩＣチップを前記空洞（１４０）にスナップ嵌めすることを含むことと
を更に含む、請求項２２に記載の方法。
前記第１のインターロック形状は、レーザ穴あけを使用して形成される、請求項２５に記載の方法。
前記第１のインターロック形状は、光露光及びエッチングを使用して形成される、請求項２５に記載の方法。
前記第１のインターロック形状をめっきして、前記第１のインターロック形状の表面に前記第１のエッジ接点（１３２）を形成することを含む、請求項２５に記載の方法。
前記基板（１３０）は、上部基板（１３０ｂ）と、下部基板（１３０ａ）と、前記上部基板と前記下部基板との間にある接地平面（１７０）とを含み、前記空洞（１４０）の形成、前記アンテナ要素（１２０）の形成、前記第１のエッジ接点（１３２）の形成、及び前記導電性ビア（１２２）の形成は、
前記下部基板（１３０ａ）の底面に前記アンテナ要素（１２０）を形成することと、
少なくとも１つの開口部を有する前記下部基板（１３０ａ）の上面に前記接地平面（１７０）を形成することと、
前記上部基板に少なくとも１つのノッチをカッティングし、前記少なくとも１つのノッチを金属化することと、
前記ノッチに隣接する領域で前記上部基板（１３０ｂ）に切り欠きを作製し、前記切り欠きが作製された後、前記少なくとも１つのノッチが前記第１のエッジ接点（１３２）を形成することと、
前記上部基板（１３０ｂ）を前記下部基板（１３０ａ）に接合することであって、接合後に、前記上部基板（１３０ｂ）から切り取られた領域が前記空洞（１４０）を形成する、ことと、
前記接地平面（１７０）内の前記少なくとも１つの開口部を通して前記導電性ビア（１２２）を形成することと
を含む、請求項２１～２８のいずれか一項に記載の方法。
電子的に方向付け可能なアンテナアレイを製造する方法であって、
基板（１３０）内に、前記基板（１３０）の第１の外面（１３５）に沿って空間的に配置された複数の空洞を形成することと、
前記第１の外面（１３５）に対向する前記基板（１３０）の第２の外面（１３９）上に空間的に配置された複数のアンテナ要素（１２０）を形成することと、
複数の集積回路（ＩＣ）チップ（１１０）を提供し、各々がそれぞれ第２のエッジ接点（１１２）を備えた側面を有し、各ＩＣチップがビーム形成構成要素を含むことと、
前記空洞の各々に対して、
前記空洞（１４０）の側壁（１４４）に第１のエッジ接点（１３２）を形成することと、
前記複数のＩＣチップ（１１０）のそれぞれ１つを前記空洞（１４０）に配置することと、
それぞれの前記第１のエッジ接点と前記第２のエッジ接点（１１２）とを電気的に接続することと、
内部に配置された前記ＩＣチップ（１１０）の前記ビーム形成構成要素を、前記アンテナ要素（１２０）のそれぞれ少なくとも１つに電気的に接続することと
を含む、方法。
前記ＩＣチップ（１１０）の各々の側面に第１のインターロック形状を形成することと、
前記空洞の各々に対して、
前記側壁（１４４）上に、内部に配置されたそれぞれの前記ＩＣチップ（１１０）の前記第１のインターロック形状と相補的な形状を有する第２のインターロック形状を形成することと、
前記空洞（１４０）へのそれぞれの前記ＩＣチップ（１１０）の配置は、それぞれの前記第１のインターロック形状と前記第２のインターロック形状とがインターロックされるように、それぞれの前記ＩＣチップ（１１０）を前記空洞（１４０）にスナップ嵌めすることを含むことと
を更に含む、請求項３０に記載の方法。