JP2007027518A - 高周波回路モジュール及び積層型高周波回路モジュール - Google Patents
高周波回路モジュール及び積層型高周波回路モジュール Download PDFInfo
- Publication number
- JP2007027518A JP2007027518A JP2005209266A JP2005209266A JP2007027518A JP 2007027518 A JP2007027518 A JP 2007027518A JP 2005209266 A JP2005209266 A JP 2005209266A JP 2005209266 A JP2005209266 A JP 2005209266A JP 2007027518 A JP2007027518 A JP 2007027518A
- Authority
- JP
- Japan
- Prior art keywords
- circuit module
- frequency circuit
- signal line
- frequency
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】簡単な構成で、寄生キャパシタンスの少ない、良好な高周波特性が得られる高周波回路モジュールを提供する。
【解決手段】誘電体基板1の一方の面に少なくとも複数の信号線路3が形成され、他方の面に接地導体2が形成されると共に、前記複数の信号線路3の内の第1の信号線路および第2の信号線路間に高周波部品が実装されている高周波回路モジュールであって、前記高周波部品の下の前記第1の信号線路と第2の信号線路間のギャップ6部に前記接地導体2に接続された金属導体7が配置された構成となっている。
【選択図】図1
【解決手段】誘電体基板1の一方の面に少なくとも複数の信号線路3が形成され、他方の面に接地導体2が形成されると共に、前記複数の信号線路3の内の第1の信号線路および第2の信号線路間に高周波部品が実装されている高周波回路モジュールであって、前記高周波部品の下の前記第1の信号線路と第2の信号線路間のギャップ6部に前記接地導体2に接続された金属導体7が配置された構成となっている。
【選択図】図1
Description
この発明は、マイクロ波あるいはミリ波帯において使用される高周波回路モジュールに関し、特に、簡単な構成で寄生キャパシタンスの少ない、良好な高周波特性が得られる高周波回路モジュールに関するものである。
従来、高周波回路基板では、半導体部品をワイヤーボンディングを用いて電気的接続していた。しかし、周波数がGHz以上の領域では、ワイヤーの寄生インダクタンスによる入力信号の反射が起こり、伝送特性が劣化してしまう不具合が発生していた。ワイヤーのインダクタンスとしては、周波数が10GHzであれば、1nH程度でも、そのインピーインピーダンスは10Ωとなり、インピーダンスの基準である50Ωに対して無視できなくなってしまう。
そこで、ワイヤーを使わない実装法としてフリップチップ実装が行われている。
図8は、従来のフリップチップ実装用基板の構成図であり、(a)は、平面図であり、(b)は、断面図である。
図8に示すように、誘電体基板101には、高周波用信号線路として、信号線路103と接地導体102からなるマイクロストリップ線路が形成されている。高周波実装部品105の半導体チップ表面には信号取出し用のパッド104がバンプで形成されており、前記表面を前記信号線路103側に向けて、半田でフリップチップ実装されている。
このような構造とすることで、半導体チップ105と信号線路103間は極めて短距離で接続されるために、寄生インダクタンスを小さくすることが可能になる。
なお、先行技術としては、特許文献1として、フリップチップ実装では、被実装回路基板は信号バンプとグランドバンプとを介して、回路面を裏返しにして第1の誘電体基板に接続し、第1の誘電体基板上の伝送線路としては、信号導体とその両側のグランド導体とから構成されるコプレーナ線路を使用し、誘電体基板の裏面には裏面グランド導体を形成し、第1の誘電体基板の半導体素子に対向する面を貫通する窪みを形成し、この窪みの側壁にグランド導体と裏面グランド導体とを複数の半円柱状の金属電極で接続する技術が、特許文献2として、接地導体と信号導体とからなる高周波伝送線路が形成されている第1および第2の電気回路を有し、前記第1の電気回路のボンディングパット部と第2の電気回路のボンディングパット部とをボンディングワイヤーで接続してなる高周波用の半導体装置において、前記第1および第2の電気回路の各ボンディングパッド部に、信号導体と接地導体で誘電体を挾み込んだMIMコンデンサが配置されている技術が、特許文献3として、高周波伝送線路が配置されている実装用基板上に半導体チップを逆転実装する場合に、実装用基板の実装領域の一部に、半導体チップの最上層部の高さとボンディングパッドの高さとの差よりも大きな深さに掘り込まれた掘り込み部を形成し、半導体チップの最上部層が実装用基板の掘り込み部に収まるように、半導体チップを実装用基板に逆転実装する技術が開示されている。
特開2002−299503公報
特開2000−151223公報
特開平10−313077号公報
そこで、ワイヤーを使わない実装法としてフリップチップ実装が行われている。
図8は、従来のフリップチップ実装用基板の構成図であり、(a)は、平面図であり、(b)は、断面図である。
図8に示すように、誘電体基板101には、高周波用信号線路として、信号線路103と接地導体102からなるマイクロストリップ線路が形成されている。高周波実装部品105の半導体チップ表面には信号取出し用のパッド104がバンプで形成されており、前記表面を前記信号線路103側に向けて、半田でフリップチップ実装されている。
このような構造とすることで、半導体チップ105と信号線路103間は極めて短距離で接続されるために、寄生インダクタンスを小さくすることが可能になる。
なお、先行技術としては、特許文献1として、フリップチップ実装では、被実装回路基板は信号バンプとグランドバンプとを介して、回路面を裏返しにして第1の誘電体基板に接続し、第1の誘電体基板上の伝送線路としては、信号導体とその両側のグランド導体とから構成されるコプレーナ線路を使用し、誘電体基板の裏面には裏面グランド導体を形成し、第1の誘電体基板の半導体素子に対向する面を貫通する窪みを形成し、この窪みの側壁にグランド導体と裏面グランド導体とを複数の半円柱状の金属電極で接続する技術が、特許文献2として、接地導体と信号導体とからなる高周波伝送線路が形成されている第1および第2の電気回路を有し、前記第1の電気回路のボンディングパット部と第2の電気回路のボンディングパット部とをボンディングワイヤーで接続してなる高周波用の半導体装置において、前記第1および第2の電気回路の各ボンディングパッド部に、信号導体と接地導体で誘電体を挾み込んだMIMコンデンサが配置されている技術が、特許文献3として、高周波伝送線路が配置されている実装用基板上に半導体チップを逆転実装する場合に、実装用基板の実装領域の一部に、半導体チップの最上層部の高さとボンディングパッドの高さとの差よりも大きな深さに掘り込まれた掘り込み部を形成し、半導体チップの最上部層が実装用基板の掘り込み部に収まるように、半導体チップを実装用基板に逆転実装する技術が開示されている。
しかしながら、上述のようなフリップチップ実装により寄生インダクタンスは小さくすることが可能となったが、今度は、信号線路ギャップ間106の寄生キャパシタンスCpによるアイソレーション不良の問題が顕在化することになった。
半導体チップ105のPinダイオードをスイッチとして使用する場合の性能としては、オン状態ではできる限り低いインピーダンス、逆にオフ状態では高いインピーダンスが望まれる。
つまり、オン状態では低い抵抗、オフ状態では小さいキャパシタンスのpinダイオードが必要となる。特に、オフ時のキャパシタンスの小さいpinダイオードが望ましい。
現在、オン時の抵抗数Ω、オフ時のキャパシタンスとして0.02pF程度のベアチップpinダイオードが市販されている。このように、オフ時のキャパシタンスが0.02pFであれば、30GHzであっても265Ωと高いインピーダンスが得られる。
しかし、ダイオードのキャパシタンスが小さくなると、高周波回路基板の信号線路ギャップ間の寄生キャパシタンスが無視できなくなってくる。
配線のギャップ間容量は次式で概算することができる。
ここで、Cpはギャップ間容量、Wは信号線路幅、ε0は真空の誘電率、εrは誘電体基板の比誘電率、gはギャップ長である。
例えば、誘電体基板にFR−4(εr=3.4)、信号線路0.2mm、ギャップ長0.140mmのギャップ間容量Cpは上記式から、0.005(pF)と見積られる。
したがって、このギャップ間に、オフ時キャパシタンス0.02(pF)のダイオードをフリップチップ実装すると、スイッチ部のキャパシタンスとしては、ダイオードのキャパシタンスCdと線路ギャップ間容量Cpの和の0.025(pF)となり、ダイオード単体よりも25%増加してしまう。その結果、アイソレーション特性は劣化することが予想される。
半導体チップ105のPinダイオードをスイッチとして使用する場合の性能としては、オン状態ではできる限り低いインピーダンス、逆にオフ状態では高いインピーダンスが望まれる。
つまり、オン状態では低い抵抗、オフ状態では小さいキャパシタンスのpinダイオードが必要となる。特に、オフ時のキャパシタンスの小さいpinダイオードが望ましい。
現在、オン時の抵抗数Ω、オフ時のキャパシタンスとして0.02pF程度のベアチップpinダイオードが市販されている。このように、オフ時のキャパシタンスが0.02pFであれば、30GHzであっても265Ωと高いインピーダンスが得られる。
しかし、ダイオードのキャパシタンスが小さくなると、高周波回路基板の信号線路ギャップ間の寄生キャパシタンスが無視できなくなってくる。
配線のギャップ間容量は次式で概算することができる。
ここで、Cpはギャップ間容量、Wは信号線路幅、ε0は真空の誘電率、εrは誘電体基板の比誘電率、gはギャップ長である。
例えば、誘電体基板にFR−4(εr=3.4)、信号線路0.2mm、ギャップ長0.140mmのギャップ間容量Cpは上記式から、0.005(pF)と見積られる。
したがって、このギャップ間に、オフ時キャパシタンス0.02(pF)のダイオードをフリップチップ実装すると、スイッチ部のキャパシタンスとしては、ダイオードのキャパシタンスCdと線路ギャップ間容量Cpの和の0.025(pF)となり、ダイオード単体よりも25%増加してしまう。その結果、アイソレーション特性は劣化することが予想される。
上記従来技術の欠点を解決する手段として、図9に示すようなフリップチップ実装用基板が提案されている(特許文献1)。図9は、従来のフリップチップ実装用基板の構造図であり、(a)は、平面図であり、(b)は、A−A’線に沿った断面図であり、(c)は、B−B’線に沿った断面図である。
図9に示すように、半導体デバイス実装領域の誘電体基板111には溝113が形成されており、さらにその信号伝搬方向に沿った溝側面に金属電極115が形成されている。前記側壁の金属電極115は導波管として機能するために、金属電極間隔dが波長の1/2よりも短い場合には、この部分を電磁波は伝搬しない。したがって、線路ギャップ間のアイソレーションを改善することができる。
しかしながら、この解決手段では、誘電体基板に溝113を形成し、さらにその側壁に金属電極115を形成する必要があり、製造コストが高くなる欠点があった。
本発明は、上記従来の問題点を解決するためになされたものであって、その目的は、簡単な構成で、寄生キャパシタンスの少ない、良好な高周波特性が得られる高周波回路モジュールを提供することである。
図9に示すように、半導体デバイス実装領域の誘電体基板111には溝113が形成されており、さらにその信号伝搬方向に沿った溝側面に金属電極115が形成されている。前記側壁の金属電極115は導波管として機能するために、金属電極間隔dが波長の1/2よりも短い場合には、この部分を電磁波は伝搬しない。したがって、線路ギャップ間のアイソレーションを改善することができる。
しかしながら、この解決手段では、誘電体基板に溝113を形成し、さらにその側壁に金属電極115を形成する必要があり、製造コストが高くなる欠点があった。
本発明は、上記従来の問題点を解決するためになされたものであって、その目的は、簡単な構成で、寄生キャパシタンスの少ない、良好な高周波特性が得られる高周波回路モジュールを提供することである。
上述の目的を達成するために、請求項1記載の発明は、誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記誘電体基板の一方の面に高周波部品が実装されている高周波回路モジュールであって、前記隣接する第1の信号線路と第2の信号線路間に前記接地導体に接続された金属導体が配置されていることを特徴とする。
また、請求項2記載の発明は、誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記複数の信号線路の内の第1の信号線路および第2の信号線路間に高周波部品が実装されている高周波回路モジュールであって、前記高周波部品の下の前記第1の信号線路と第2の信号線路間のギャップ部に前記接地導体に接続された金属導体が配置されていることを特徴とする。
また、請求項3記載の発明は、前記金属導体が、ビアを介して前記接地導体に接続されていることを特徴とする。
また、請求項4記載の発明は、前記高周波回路モジュールにおいて、前記高周波部品が、フリップチップ実装されていることを特徴とする。
また、請求項5記載の発明は、前記信号線路間に配置された金属導体が、前記誘電体基板内に埋め込まれていることを特徴とする。
また、請求項6記載の発明は、前記信号線路間に、複数組の金属導体およびビアが配置されていることを特徴とする。
また、請求項7記載の発明は、前記信号線路間に配置された複数の金属導体は、その形状がそれぞれ異なることを特徴とする。
また、請求項2記載の発明は、誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記複数の信号線路の内の第1の信号線路および第2の信号線路間に高周波部品が実装されている高周波回路モジュールであって、前記高周波部品の下の前記第1の信号線路と第2の信号線路間のギャップ部に前記接地導体に接続された金属導体が配置されていることを特徴とする。
また、請求項3記載の発明は、前記金属導体が、ビアを介して前記接地導体に接続されていることを特徴とする。
また、請求項4記載の発明は、前記高周波回路モジュールにおいて、前記高周波部品が、フリップチップ実装されていることを特徴とする。
また、請求項5記載の発明は、前記信号線路間に配置された金属導体が、前記誘電体基板内に埋め込まれていることを特徴とする。
また、請求項6記載の発明は、前記信号線路間に、複数組の金属導体およびビアが配置されていることを特徴とする。
また、請求項7記載の発明は、前記信号線路間に配置された複数の金属導体は、その形状がそれぞれ異なることを特徴とする。
また、請求項8記載の発明は、前記信号線路間に配置された金属導体の幅は、前記信号配線幅よりも長いことを特徴とする。
また、請求項9記載の発明は、請求項2記載の高周波回路モジュールを積層した積層型高周波回路モジュールを特徴とする。
また、請求項10記載の発明は、記高周波回路モジュールにおいて、前記信号線路と前記金属導体間のキャパシタンスCpと前記ビアのインダクタンスLvと、前記高周波回路モジュールの最高使用周波数fmaxが、
の関係であることを特徴とする。
また、請求項11記載の発明は、誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記複数の信号線路の内の第1の信号線路および第2の信号線路間に高周波部品が実装されている高周波回路モジュールであって、前記高周波部品の下の前記第1の信号線路と第2の信号線路間のギャップ部に前記接地導体に接続されたビアが配置されていることを特徴とする。
また、請求項9記載の発明は、請求項2記載の高周波回路モジュールを積層した積層型高周波回路モジュールを特徴とする。
また、請求項10記載の発明は、記高周波回路モジュールにおいて、前記信号線路と前記金属導体間のキャパシタンスCpと前記ビアのインダクタンスLvと、前記高周波回路モジュールの最高使用周波数fmaxが、
の関係であることを特徴とする。
また、請求項11記載の発明は、誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記複数の信号線路の内の第1の信号線路および第2の信号線路間に高周波部品が実装されている高周波回路モジュールであって、前記高周波部品の下の前記第1の信号線路と第2の信号線路間のギャップ部に前記接地導体に接続されたビアが配置されていることを特徴とする。
本発明によれば、半導体デバイスをフリップチップ実装する高周波回路モジュールにおいて、誘電体上の実装領域である線路間ギャップに接地導体から延伸した金属導体を配置することで、ギャップ間に寄生するキャパシタンスの影響をなくし、良好な線路間アイソレーションを確保できる。その結果、従来のフリップチップ実装の高周波回路モジュールよりも簡単な構成で、寄生キャパシタンスの少ない、良好な高周波特性が得られる効果がある。
以下に添付の図を参照してこの発明の実施形態を詳細に説明する。
(実施例)
図1は、本発明による高周波回路モジュールの第1実施形態の概略図であり、(a)は、高周波回路モジュールの平面図、(b)は、高周波回路モジュールの断面図、(C)は、高周波実装部品を実装する前の高周波回路基板の平面図である。
図1に示すように、この高周波回路モジュールは、高周波回路用誘電体基板1としてFR−4(0.8mm)を使用し、その裏面には接地導体2、その表面には信号線路3が形成されている。信号線路3上には、バンプ4を介して高周波実装部品5、たとえばpinダイオードがフリップチップ実装されている。信号線路3のギャップ間6には金属導体7が配置され、この金属導体7は、裏面接地導体2とビア8を介して電気的に接続されている。なお、ここでは、金属導体7は、矩形状の平面形状をしており、その幅Wが信号線路3の幅とほぼ同じとなっており、ビア8は、円筒状の平面形状をしている。なお、ビア8は、高周波回路用誘電体基板1を貫通する貫通孔内に導電ペースト等が充填された構成となっている。
図1(b)には、pinダイオードがオフ状態での、実装部の電気的等価回路図を示している。図1(b)中、Cdは、pinダイオードのオフ時キャパシタンス、Cp1およびCp2は、ギャップ間キャパシタンス、Lvは、ビアのインダクタンスである。図を見て分かるように、高周波アイソレーション特性を劣化させる原因であったギャップ間キャパシタンスCp1およびCp2は、ビア8を介して接地導体2に接続することで、その影響をなくすことが可能になっている。
(実施例)
図1は、本発明による高周波回路モジュールの第1実施形態の概略図であり、(a)は、高周波回路モジュールの平面図、(b)は、高周波回路モジュールの断面図、(C)は、高周波実装部品を実装する前の高周波回路基板の平面図である。
図1に示すように、この高周波回路モジュールは、高周波回路用誘電体基板1としてFR−4(0.8mm)を使用し、その裏面には接地導体2、その表面には信号線路3が形成されている。信号線路3上には、バンプ4を介して高周波実装部品5、たとえばpinダイオードがフリップチップ実装されている。信号線路3のギャップ間6には金属導体7が配置され、この金属導体7は、裏面接地導体2とビア8を介して電気的に接続されている。なお、ここでは、金属導体7は、矩形状の平面形状をしており、その幅Wが信号線路3の幅とほぼ同じとなっており、ビア8は、円筒状の平面形状をしている。なお、ビア8は、高周波回路用誘電体基板1を貫通する貫通孔内に導電ペースト等が充填された構成となっている。
図1(b)には、pinダイオードがオフ状態での、実装部の電気的等価回路図を示している。図1(b)中、Cdは、pinダイオードのオフ時キャパシタンス、Cp1およびCp2は、ギャップ間キャパシタンス、Lvは、ビアのインダクタンスである。図を見て分かるように、高周波アイソレーション特性を劣化させる原因であったギャップ間キャパシタンスCp1およびCp2は、ビア8を介して接地導体2に接続することで、その影響をなくすことが可能になっている。
図2には、信号線路幅0.2mm、ギャップ間隔0.14mmに、0.2mm×0.06mmの金属導体7を配置した本実施形態の場合と、金属導体7を配置しない従来構造の場合におけるアイソレーション特性を示す。図2に示すように、本発明の要部である金属導体7およびビア8を配置することによって、アイソレーションが向上していることが確認できる。
また、上記の構造では、ギャップ間キャパシタンスCp1およびCp2とビア8のインダクタンスLvの直列共振が、周波数特性f0を劣化させる。そのため、高周波回路モジュールの最高使用周波数fmaxと、CpおよびLvは以下の関係を満足する必要がある。
たとえば、εr=3.4で誘電体基板厚み0.8mmのビアのインダクタンスLvは約1(nH)、また信号配線と金属導体間隔0.03mm、信号配線幅0.2mmでのキャパシタンスCp=8.3(fF)と見積られるので、その共振周波数f0=55.3GHz程度と非常に高い。したがって、本構造はf0程度までの高い周波数帯まで使用できる。
以上説明したように、本発明による高周波回路モジュールを、実装する高周波部品のキャパシタンス成分よりも線路間ギャップのキャパシタンスが大きい場合に適用すると効果的に、より良いアイソレーション特性を確保することができる。
また、上記の構造では、ギャップ間キャパシタンスCp1およびCp2とビア8のインダクタンスLvの直列共振が、周波数特性f0を劣化させる。そのため、高周波回路モジュールの最高使用周波数fmaxと、CpおよびLvは以下の関係を満足する必要がある。
たとえば、εr=3.4で誘電体基板厚み0.8mmのビアのインダクタンスLvは約1(nH)、また信号配線と金属導体間隔0.03mm、信号配線幅0.2mmでのキャパシタンスCp=8.3(fF)と見積られるので、その共振周波数f0=55.3GHz程度と非常に高い。したがって、本構造はf0程度までの高い周波数帯まで使用できる。
以上説明したように、本発明による高周波回路モジュールを、実装する高周波部品のキャパシタンス成分よりも線路間ギャップのキャパシタンスが大きい場合に適用すると効果的に、より良いアイソレーション特性を確保することができる。
次に、本発明による高周波回路モジュールの第2実施形態について説明する。
図3は、本発明による高周波回路モジュールの第2実施形態の概略図であり、(a)は、高周波回路モジュールの平面図、(b)は、高周波回路モジュールの断面図である。
図3に示すように、この高周波回路モジュールは、ビア8が、細長い矩形状の平面形状をしており、図1に示した第1実施形態における金属導体7の役割をも果たしている。また、ビア8の幅Wが信号線路3の幅とほぼ同じとなっている。他の構成動作は第1実施形態と同様なので説明を省略する。
この第2実施形態によれば、を細長い構造としても同様な効果を得られると共に、構造が簡単となる利点がある。
次に、本発明による高周波回路モジュールの第3実施形態について説明する。
図4は、本発明による高周波回路モジュールの第3実施形態の概略図であり、(a)は、高周波回路モジュールの平面図、(b)は、高周波回路モジュールの断面図である。
図4に示すように、この高周波回路モジュールは、図1に示した第1実施形態におけるギャップ間6に配置された金属導体7が、誘電体基板1内に埋め込まれた構造となっている。他の構成動作は第1実施形態と同様なので説明を省略する。
この第3実施形態によれば、金属導体7が、誘電体基板1内に埋め込まれた構造としても第1実施形態と同様な効果を得ることができるだけでなく、ギャップ6が狭くなった場合、信号線路3と金属導体7が半導体チップなどの実装時に、半田で接触してしまう不具合が心配されるような場合においても、本構造とすることで、信号線路のギャップ6が狭くとも実装歩留まりを良くすることができる。
図3は、本発明による高周波回路モジュールの第2実施形態の概略図であり、(a)は、高周波回路モジュールの平面図、(b)は、高周波回路モジュールの断面図である。
図3に示すように、この高周波回路モジュールは、ビア8が、細長い矩形状の平面形状をしており、図1に示した第1実施形態における金属導体7の役割をも果たしている。また、ビア8の幅Wが信号線路3の幅とほぼ同じとなっている。他の構成動作は第1実施形態と同様なので説明を省略する。
この第2実施形態によれば、を細長い構造としても同様な効果を得られると共に、構造が簡単となる利点がある。
次に、本発明による高周波回路モジュールの第3実施形態について説明する。
図4は、本発明による高周波回路モジュールの第3実施形態の概略図であり、(a)は、高周波回路モジュールの平面図、(b)は、高周波回路モジュールの断面図である。
図4に示すように、この高周波回路モジュールは、図1に示した第1実施形態におけるギャップ間6に配置された金属導体7が、誘電体基板1内に埋め込まれた構造となっている。他の構成動作は第1実施形態と同様なので説明を省略する。
この第3実施形態によれば、金属導体7が、誘電体基板1内に埋め込まれた構造としても第1実施形態と同様な効果を得ることができるだけでなく、ギャップ6が狭くなった場合、信号線路3と金属導体7が半導体チップなどの実装時に、半田で接触してしまう不具合が心配されるような場合においても、本構造とすることで、信号線路のギャップ6が狭くとも実装歩留まりを良くすることができる。
次に、本発明による高周波回路モジュールの第4実施形態について説明する。
図5は、本発明による高周波回路モジュールの第4実施形態の概略図であり、(a)は、高周波回路モジュールの平面図、(b)は、高周波回路モジュールの断面図である。
図5に示すように、この高周波回路モジュールは、図1に示した第1実施形態におけるギャップ間6に、金属導体7およびビア8の組が、複数(この場合、2組)配置された構造となっている。他の構成動作は第1実施形態と同様なので説明を省略する。
この第4実施形態によれば、金属導体7およびビア8の組が、複数(この場合、2組)配置された構造としても第1実施形態と同様な効果を得ることができるだけでなく、より良いアイソレーション特性が得られる。
なお、上記第4実施形態では、ギャップ間6に配置した金属導体7の幅は、信号線路3の幅と等しくても良いが、信号線路幅より長くすれば、より良いアイソレーション特性を確保することができるようになる。
また、複数の金属導体7の形状をそれぞれ異なるようにしても良い。
図6は、図1に示した高周波回路モジュールを積層した積層型高周波回路モジュールの断面図である。
図6に示すように、本発明による高周波回路モジュールを積層することで、より良いアイソレーション特性を確保した高性能な積層型高周波回路モジュールを提供することができる。
なお、図7に示すように、変形例として、2本の信号線路間3に、ビア8を介して接地導体2に接続された金属導体7を配置することで、信号線路3間のアイソレーションを確保する構成とすることもできる。
図5は、本発明による高周波回路モジュールの第4実施形態の概略図であり、(a)は、高周波回路モジュールの平面図、(b)は、高周波回路モジュールの断面図である。
図5に示すように、この高周波回路モジュールは、図1に示した第1実施形態におけるギャップ間6に、金属導体7およびビア8の組が、複数(この場合、2組)配置された構造となっている。他の構成動作は第1実施形態と同様なので説明を省略する。
この第4実施形態によれば、金属導体7およびビア8の組が、複数(この場合、2組)配置された構造としても第1実施形態と同様な効果を得ることができるだけでなく、より良いアイソレーション特性が得られる。
なお、上記第4実施形態では、ギャップ間6に配置した金属導体7の幅は、信号線路3の幅と等しくても良いが、信号線路幅より長くすれば、より良いアイソレーション特性を確保することができるようになる。
また、複数の金属導体7の形状をそれぞれ異なるようにしても良い。
図6は、図1に示した高周波回路モジュールを積層した積層型高周波回路モジュールの断面図である。
図6に示すように、本発明による高周波回路モジュールを積層することで、より良いアイソレーション特性を確保した高性能な積層型高周波回路モジュールを提供することができる。
なお、図7に示すように、変形例として、2本の信号線路間3に、ビア8を介して接地導体2に接続された金属導体7を配置することで、信号線路3間のアイソレーションを確保する構成とすることもできる。
1…誘電体基板、2…接地導体、3…信号線路、4…バンプ、5…高周波実装部品、6…ギャップ、7…金属導体、8…ビア、101…誘電体基板、102…接地導体、103…信号線路、104…パッド、105…高周波実装部品、106…信号線路ギャップ間、111…誘電体基板、113…溝、115…金属電極
Claims (11)
- 誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記誘電体基板の一方の面に高周波部品が実装されている高周波回路モジュールであって、
前記隣接する第1の信号線路と第2の信号線路間に前記接地導体に接続された金属導体が配置されていることを特徴とする高周波回路モジュール。 - 誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記複数の信号線路の内の第1の信号線路および第2の信号線路間に高周波部品が実装されている高周波回路モジュールであって、
前記高周波部品の下の前記第1の信号線路と第2の信号線路間のギャップ部に前記接地導体に接続された金属導体が配置されていることを特徴とする高周波回路モジュール。 - 前記金属導体が、ビアを介して前記接地導体に接続されていることを特徴とする請求項1又は2に記載の高周波回路モジュール。
- 前記高周波回路モジュールにおいて、前記高周波部品が、フリップチップ実装されていることを特徴とする請求項1又は2に記載の高周波回路モジュール。
- 前記信号線路間に配置された金属導体が、前記誘電体基板内に埋め込まれていることを特徴とする請求項1又は2に記載の高周波回路モジュール。
- 前記信号線路間に、複数組の金属導体およびビアが配置されていることを特徴とする請求項3記載の高周波回路モジュール。
- 前記信号線路間に配置された複数の金属導体は、その形状がそれぞれ異なることを特徴とする請求項6記載の高周波回路モジュール。
- 前記信号線路間に配置された金属導体の幅は、前記信号配線幅よりも長いことを特徴とする請求項6記載の高周波回路モジュール。
- 請求項2記載の高周波回路モジュールを積層したことを特徴とする積層型高周波回路モジュール。
- 誘電体基板の一方の面に少なくとも複数の信号線路が形成され、他方の面に接地導体が形成されると共に、前記複数の信号線路の内の第1の信号線路および第2の信号線路間に高周波部品が実装されている高周波回路モジュールであって、
前記高周波部品の下の前記第1の信号線路と第2の信号線路間のギャップ部に前記接地導体に接続されたビアが配置されていることを特徴とする高周波回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005209266A JP2007027518A (ja) | 2005-07-19 | 2005-07-19 | 高周波回路モジュール及び積層型高周波回路モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005209266A JP2007027518A (ja) | 2005-07-19 | 2005-07-19 | 高周波回路モジュール及び積層型高周波回路モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027518A true JP2007027518A (ja) | 2007-02-01 |
Family
ID=37787864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005209266A Pending JP2007027518A (ja) | 2005-07-19 | 2005-07-19 | 高周波回路モジュール及び積層型高周波回路モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007027518A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270363A (ja) * | 2007-04-17 | 2008-11-06 | Mitsubishi Electric Corp | 高周波パッケージ |
JP2015173140A (ja) * | 2014-03-11 | 2015-10-01 | 三菱電機株式会社 | 高周波パッケージ |
-
2005
- 2005-07-19 JP JP2005209266A patent/JP2007027518A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270363A (ja) * | 2007-04-17 | 2008-11-06 | Mitsubishi Electric Corp | 高周波パッケージ |
JP2015173140A (ja) * | 2014-03-11 | 2015-10-01 | 三菱電機株式会社 | 高周波パッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8269342B2 (en) | Semiconductor packages including heat slugs | |
JP5054019B2 (ja) | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 | |
US6674347B1 (en) | Multi-layer substrate suppressing an unwanted transmission mode | |
US20130093096A1 (en) | Semiconductor device | |
KR20090027569A (ko) | 커패시터 내장 기판 및 그 제조 방법 | |
JP6137360B2 (ja) | 高周波線路及び電子機器 | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
TW201233318A (en) | Structure and method for reducing EM radiation, and electric object and manufacture method thereof | |
US11417615B2 (en) | Transition circuitry for integrated circuit die | |
US8604891B2 (en) | High frequency substrate including a signal line breaking portion coupled by a capacitor | |
US10588215B2 (en) | Inter-board connection structure | |
CN115693080B (zh) | 一种基于厚薄膜电路基板的大功率合成器实现方法 | |
US6762493B2 (en) | Microwave integrated circuit | |
US8829659B2 (en) | Integrated circuit | |
JP2007027518A (ja) | 高周波回路モジュール及び積層型高周波回路モジュール | |
JP2013197435A (ja) | 配線基板 | |
US20100244274A1 (en) | Wiring board | |
US20220029265A1 (en) | Transmission line and method for manufacturing transmission line | |
JP5279424B2 (ja) | 高周波伝送装置 | |
JP6352839B2 (ja) | 高周波パッケージ | |
JP2002299502A (ja) | 高周波半導体素子収納用パッケージ | |
JP4249601B2 (ja) | 配線基板 | |
US8975737B2 (en) | Transmission line for electronic circuits | |
US6919621B2 (en) | Bonding pad design for impedance matching improvement | |
US20220254717A1 (en) | Semiconductor Device And Manufacturing Method Therefor |