JP2002026177A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002026177A
JP2002026177A JP2000206488A JP2000206488A JP2002026177A JP 2002026177 A JP2002026177 A JP 2002026177A JP 2000206488 A JP2000206488 A JP 2000206488A JP 2000206488 A JP2000206488 A JP 2000206488A JP 2002026177 A JP2002026177 A JP 2002026177A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductor
layer
electrode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000206488A
Other languages
English (en)
Inventor
Takayuki Yoshida
隆幸 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000206488A priority Critical patent/JP2002026177A/ja
Publication of JP2002026177A publication Critical patent/JP2002026177A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 矩形波信号と無線系の高周波信号を同時に処
理する半導体装置では、高周波領域の配線部分は分布定
数回路として処理する必要が生じ、さらにアナログ回路
網の下に基材の配線が配置されることにより回路特性が
変化し、発振などの誤動作が発生する問題があった。 【解決手段】 所望の周波数帯域の高周波信号を入出力
する導体経路の長さを所望周波数の実効波長の４分の１
以下として、突起電極２との接続部、ビアホール２０と
接続する電極を除く基材の表層または内層ビアホール１
１を除く内層に導体層を形成することにより、配線部分
の影響を無視することが可能となり、システムの誤動作
または動作不良を防止することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高速伝送に用いられ
る高周波矩形波信号と無線通信等に使用される高周波信
号を同時に処理する半導体素子を基板に実装した半導体
装置に関するものである。
【０００２】
【従来の技術】近年、電子機器は益々小型化、高機能化
し、動作速度も高速化し、モバイル化も進展している。
こうした流れの中で高速にデジタル信号を処理するベー
スバンド系信号処理部と無線通信用信号を処理する高周
波アナログ回路部分とのモジュール化が進行すると同時
に、これらを１チップのシステムＬＳＩ化する動きも同
時に進行している。従来、これらの機能を有する半導体
素子を搭載した半導体装置として、特に電子機器の携帯
性を考慮したＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋ
ａｇｅ）が開発され、広く使用されている。
【０００３】以下、図面を参照しながら従来の半導体装
置の一例について説明する。
【０００４】図５は従来の高速伝送に対応した半導体装
置として、ＣＳＰの断面構成を示す断面図である。
【０００５】図５に示すように、半導体素子１の電極
（図示せず）に形成された突起電極２と基材３に形成さ
れた表層配線４とが位置合わせされて電気的に接続さ
れ、半導体素子１と基材３との間にはアンダーフィル樹
脂５が充填されてＣＳＰ６を構成している。
【０００６】また基材３は多層構造となっており、複数
の誘電体層（アルミナ等）７が積層されるとともに、半
導体素子１が接続される側には表層配線４が形成されて
おり、内層には導電体よりなるＧＮＤ（グランド）層８
および電源層９が形成され、また基材３の裏面には裏面
配線１０が形成されている。これらＧＮＤ層８、電源層
９の導体配線層は、内層ビアホール１１によりそれぞれ
電気的に接続されており、特に表層配線４と裏面配線１
０とは基材３を通したビアホール（図示せず）によって
電気的に接続されている。
【０００７】また、表層配線４および裏面配線１０は、
ＧＮＤ層８および電源層９に対してマイクロストリップ
線路として構成されており、それぞれの配線自体は所望
の特性インピーダンスＺ0となるよう設計されている。
【０００８】通常、基材３が搭載される外部基板の配線
のパターン間の距離は、半導体素子１の電極のピッチよ
りも大きいため、高密度実装半導体装置であるＣＳＰに
用いられる基材でも、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）やＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ
Ｐａｃｋａｇｅ）と同様に、基材３の半導体素子接合側
のランドピッチに対して、外部接続側のランドピッチが
大きくなっている。
【０００９】このような半導体素子の電極から基材内部
の導体層を経由した基材の外部接続部までの導体配線の
長さが、使用周波数帯域の経路長に対して十分短い場合
は、信号線路の特性インピーダンスは不問とすることが
できる。
【００１０】
【発明が解決しようとする課題】高速データ伝送に使用
される矩形波信号と無線系の高周波信号を同時に処理す
るシステムＬＳＩなどの半導体素子を半導体装置に搭載
する場合、このようなシステムＬＳＩのピン数は２００
ピン〜３００ピンが想定され、半導体装置も全体に大型
化が想定される。
【００１１】ここで無線系部分の高周波の周波数を６
[ＧＨｚ]と仮定すると、空気中での波長は６０[ｍｍ]で
ある。この場合、比誘電率約４のエポキシ樹脂中での実
効波長は約３０[ｍｍ]となる。伝送線路上では電圧振幅
が常に零のところと最大になるところが存在し、その点
は負荷端から導体経路の４分の１波長の整数倍の距離に
あり、負荷端が短絡の場合と開放の場合では逆転する。
負荷を調整することによって、振幅が全て一定になる整
合状態にすることも可能であるが、負荷端に任意の負荷
を接続した場合には、同様に振幅は最大と零の部分が発
生する。
【００１２】このように、要求される信号の最大高調波
成分に対して導体経路の長さが４分の１波長以上の場合
は、分布定数回路として処理することが必要であるの
で、半導体装置内に信号線を形成する場合には、少なく
とも導体経路の長さを所望周波数の実効波長の４分の１
以下にする必要がある。したがって周波数６[ＧＨｚ]の
場合、実効波長の４分の１は約８[ｍｍ]となりＣＳＰな
どを想定しても導体経路の長さは無視できない場合があ
るといった問題点があった。
【００１３】また、矩形波信号（以下、ベースバンド高
速信号という）を高速伝送する場合、例えばクロック周
波数が３[ＧＨｚ]であるとすると、矩形波の高調波成分
として１０倍程度、またはそれ以上が必要とされる場合
も少なくない。この場合、要求される周波数帯域は３０
[ＧＨｚ]以上となる。３０ [ＧＨｚ]の正弦波の波長は
空気中で１０[ｍｍ]であり、例えば、多層配線の層間絶
縁膜に用いられる代表的材料であるＢＴレジン（比誘電
率：約４）上の導体経路上での実効波長は約５[ｍｍ]と
なる。
【００１４】ＣＳＰのような高密度半導体装置であって
も、半導体素子上の電極数が増加すると、外部基板と接
続する外部パッドのピッチの制約のため、半導体装置の
サイズが大きくなることから配線長が増大し、高周波領
域では基材上の配線部分を分布定数回路として処理する
必要が生じる。
【００１５】このため、無線系に使用される高周波領域
では、基材上の配線部分の影響により、半導体素子と外
部配線のインピーダンスを整合するための整合回路を半
導体装置の外部に形成しても信号の入出力ができなくな
り、システムに誤動作、または動作不良を発生させると
いう問題点を有していた。
【００１６】また同様な理由で、ベースバンド高速信号
でも矩形波の高調波成分は波長が短くなるので、図５に
示した半導体装置の例のように、配線部分をマイクロス
トリップ線路構造のような特性インピーダンスを制御す
る構造として、信号の入出力をスムーズに行なう構造が
採用されているが、無線系の高周波に使用される半導体
素子の入出力パッドの入出力インピーダンスは、半導体
装置内の配線インピーダンスに必ずしも一致しない。こ
のため、従来の半導体装置上のベースバンド部分のみの
線路の特性インピーダンスを外部配線の特性インピーダ
ンスと一致させるだけの構造では、無線系高周波信号を
損失、反射なくスムーズに入出力できなくなりシステム
に誤動作、または動作不良を発生させるという問題点を
有していた。
【００１７】さらに、無線系回路のようなアナログ回路
網の下に基材上の配線が配置されることにより、本来Ｌ
ＳＩ上で設計された回路特性が、基材上の配線の影響を
受けることによって特性が変化し、発振などの誤動作を
おこすという問題も有していた。
【００１８】本発明は前記問題点に鑑み、ベースバンド
高速信号と無線系高周波信号を同時に処理する半導体素
子を搭載する半導体装置として、無線系高周波信号の入
出力損失を小さくすることにより、所望の回路特性を保
つ構造とする。このような半導体装置の構成にすること
により、システム内の誤動作または動作不良を防止し、
ベースバンド高速信号の入出力損失および歪みを小さく
することができる。
【００１９】また、システムに誤動作または動作不良を
防止することができる半導体装置の構造として、無線系
部分の高周波信号が通過する導体経路の長さを所望周波
数の実効波長の４分の１以下とする構造にして、突起電
極との接続部、ビアホールと接続する電極を除く基材の
表層または内層ビアホールを除く内層に導体層を形成す
ることにより、基材に半導体素子搭載した段階で、導体
層による特性を加えた状態で、対向する半導体素子上の
無線系部分の回路特性が決定される構造を有する半導体
装置の構造を提案する。
【００２０】また、ベースバンド高速信号の入出力損失
および歪みを小さくすることができ、システム内の誤動
作または動作不良を防止することができる半導体装置の
構造として、前記構造に加えて、半導体装置内の導体経
路におけるベースバンド高速信号入出力部分の特性イン
ピーダンスを、外部基板配線特性インピーダンスに一致
させる構造を合わせて有する半導体装置を提案する。
【００２１】
【課題を解決するための手段】前記問題点を解決するた
めに、本発明の半導体装置は、矩形波信号が通過する複
数の第１の電極パッドと、所望の周波数帯域の高周波信
号が通過する複数の第２の電極パッドとを有する半導体
素子と、前記第１の電極パッドまたは前記第２の電極パ
ッドにおいて入出力する電気信号または電力が通過する
導体配線および外部電極パッドを備えた基材とよりなる
半導体装置であって、前記第１の電極パッドまたは前記
第２の電極パッドと前記導体配線とが突起電極を介して
電気的に接続し、前記所望の周波数帯域の高周波信号が
通過する導体経路の長さが所望周波数の実効波長の４分
の１以下であり、前記導体経路に接続する突起電極との
接合部を除く前記基材の表層の所望部分に導体層が形成
される。
【００２２】このように、ベースバンド高速信号と無線
系高周波信号を同時に処理する半導体素子を搭載する半
導体装置に対して、無線系高周波信号を入出力する部分
の特性を考慮する必要のない構造とすることにより、Ｌ
ＳＩ単体で設計された本来の回路特性の設計値が、基材
に実装後も、基材に形成された配線の影響を受けること
なく特性が変化しない。
【００２３】すなわち、ベースバンド高速信号と無線系
高周波信号を同時に処理する半導体素子を搭載する半導
体装置に対して、無線系高周波信号の入出力損失を小さ
くすることができ、またその半導体素子を半導体装置に
搭載することにより、所望の回路特性で動作させること
が可能となるので、この影響による無線系高周波信号の
入出力部分の歪みを小さくすることができ、システムの
誤動作または動作不良を防止することができる。
【００２４】また、ベースバンド高速信号の入出力損失
および歪みを小さくすることも必要な場合は、ベースバ
ンド信号が通過する導体配線をマイクロストリップ線路
構造とし、外部配線基板の信号のインピーダンスに一致
させる方法が有効である。
【００２５】また、矩形波信号が通過する複数の第１の
電極パッドと、所望の周波数帯域の高周波信号が通過す
る複数の第２の電極パッドとを有する半導体素子と、前
記第１の電極パッドまたは前記第２の電極パッドにおい
て入出力する電気信号または電力が通過する導体配線お
よび外部電極パッドを備えた基材とよりなる半導体装置
であって、前記第１の電極パッドまたは前記第２の電極
パッドと前記導体配線とが突起電極を介して電気的に接
続し、前記所望の周波数帯域の高周波信号が通過する導
体経路の長さが所望周波数の実効波長の４分の１以下で
あり、前記基材の内層の所望部分に導体層が形成され
る。
【００２６】このように、導体層を内層ビアホールを除
く内層に形成することによっても、ＬＳＩ単体で設計さ
れた本来の回路特性の設計値が、基材に実装後も、基材
に形成された配線の影響を受けることなく特性が変化し
ない。
【００２７】また、導体層は導体経路に接続する突起電
極との接合部を除く前記基材の表層の所望部分および基
材の内層の所望部分に形成される。
【００２８】このように、導体層を基材の導体経路に接
続する突起電極との接合部を除く前記基材の表層の所望
部分および基材の内層の所望部分に形成することによっ
て、ＬＳＩ単体で設計された本来の回路特性の設計値
が、基材に実装後も、基材に形成された配線の影響を受
けることなく特性が変化しない。
【００２９】また、所望部分は、基材の表層の、突起電
極との接合部を除く部分または基材の内層の内層ビアホ
ールを除く部分である。
【００３０】このように、突起電極との接合部を除く基
材の表層または内層ビアホールを除く部分に導体層を形
成することで、ＬＳＩ単体で設計された本来の回路特性
の設計値が、基材に実装後も、基材に形成された配線の
影響を受けることなく特性が変化しない。
【００３１】また、所望の周波数帯域の高周波信号が通
過する導体経路は、少なくとも基材の両面に形成された
導体配線を電気的に接続するビアホールまたは基材の内
層に形成された導体層を電気的に接続する内層ビアホー
ルからなる。
【００３２】このように基材の導体配線を層状構造とし
て、互いの導体配線をビアホールまたは内層ビアホール
により電気的に接続することにより、半導体素子の電極
ピッチと基材の外部パッドのピッチとの格差を小さくす
ることができ、さらに無線系高周波信号の入出力部分の
歪みを抑制するシステムを達成する小型の半導体装置の
実現が可能になる。
【００３３】
【発明の実施の形態】以下、本発明の半導体装置の一実
施形態について図面を参照しながら説明する。
【００３４】まず、本発明の第１の実施形態について説
明する。
【００３５】図１は、ベースバンド信号と無線系高周波
信号を同時に処理する半導体素子の電極パッド配置を示
した平面状態の模式図である。
【００３６】図１に示すように、半導体素子１はベース
バンド信号用パッド１３、ベースバンド信号処理回路エ
リア１４、無線系高周波信号用パッド１５および無線系
高周波信号回路エリア１６を回路上に有している。
【００３７】ここで、無線系高周波信号用パッド１５
は、基材の表層端子（図示せず）との接続距離が最短に
なるような位置に配置され、本実施形態では無線系高周
波信号回路エリア１６内に配置されている。
【００３８】なお、無線系高周波信号回路エリア１６内
の各構成は、記号化して無線回路図構成として示してい
る。
【００３９】図２は、図１の半導体素子を搭載した状態
のＣＳＰの断面図である。
【００４０】図１、図２に示すように、半導体素子１の
電極（図示せず）に形成された突起電極２は、絶縁基板
等の基材３上のベースバンド信号用パッド１３および無
線系高周波信号用パッド１５に位置合わせされて電気的
に接続され、半導体素子１と基材３との間にアンダーフ
ィル樹脂５が充填されることにより、接合部が確実に固
定されている。
【００４１】また基材３は、誘電体層７と内層配線層１
７が交互に密着して層状に形成されている。この基材３
は、半導体素子１と接合する側の表面に表層導体層１８
が形成されている。なお本実施形態では、内層には２層
の内層配線層を有しているが、３層以上の内層配線層を
有する基材であってもよい。
【００４２】これらの内層配線層は互いにベースバンド
信号用の内層ビアホール１９により電気的に接続され、
基材３の表層導体層１８と裏面に形成されている外部パ
ッド１２とは、基材３の表面と裏面を通したビアホール
２０（または２以上の内層ビアホールが連続したもの）
により電気的に接続されている。さらに本実施形態の半
導体装置は、基材３の裏面の外部パッド１２に形成され
た半田ボール２１を介して、外部基板（図示せず）と電
気的に接合するものである。
【００４３】さらに本実施形態の半導体装置の構成とし
て、無線系高周波信号は半導体素子１の無線系高周波信
号用パッド１５、突起電極２に接続されたビアホール２
０（または内層ビアホールを連続して接続したもの）、
外部パッド１２、半田ボール２１を介して外部基板回路
と入出力されるが、このときの信号経路の全長が所望周
波数の実効波長の４分の１以下となるような構造として
いる。
【００４４】なお、実効波長λｇは基材の材料特性から
決定され、次式で定義される。
【００４５】
【数１】
【００４６】ここで、λg：実効波長、λ0：真空中での
波長、εe：実効比誘電率である。
【００４７】また、半導体素子１のベースバンド信号処
理エリア１４および無線系高周波信号回路エリア１６
は、基材３の表層導体層１８と対向した状態で実装され
ており、それらのベースバンド信号処理エリア１４およ
び無線系高周波信号回路エリア１６の各回路では、表層
導体層１８との間で所望回路定数となるように、オープ
ンスタブ、ショートスタブ、インダクタンスおよび容量
等の回路素子を構成し、基材３の内層配線層１７の影響
を受けて回路定数が変化しないような構造をなしてい
る。
【００４８】また、ベースバンド信号回路処理エリア１
４の部分は、アナログ回路であるので、無線系高周波信
号回路エリア１６に比較して、回路定数に対する影響を
それほど考慮する必要がない場合もあるため、必ずしも
表層導体層１８と対向させる必要はない。
【００４９】また、ベースバンド信号の信号配線は、必
要に応じて、突起電極２との接続部、ビアホール２０と
接続する電極を除く基材の表層または内層ビアホール１
１を除く内層を導体層とした導体プレーン層に対して、
所望の特性インピーダンスとなるストリップ線路等を形
成することにより、ベースバンド信号部分のインピーダ
ンスをベースバンド部分の外部信号インピーダンスと一
致させた構造をなしている。
【００５０】なお本実施形態の半導体装置の製造方法
は、半導体素子１の電極に突起電極２を形成する工程
と、突起電極２が形成された半導体素子１を基材３にフ
ェイスツーフェイスで対向させ、突起電極２と基材３上
のベースバンド信号用パッド１３および無線系高周波信
号用パッド１５とを位置合わせして接続し、アンダーフ
ィル樹脂５を半導体素子１と基材３との間に注入して加
圧、加熱することにより、基材３に対して半導体素子１
を固定する工程とを有する。
【００５１】また、誘電体層７の厚み、内層配線層１７
の配線幅および表層配線層１８の配線幅は、特定のイン
ピーダンスが得られる値であれば特に限定されることは
ない。また内層配線層１７の厚みおよび表層配線層１８
の厚みは、所望の周波数範囲でほぼ導体損失が無損失と
みなせる値であれば、特に限定されることはない。
【００５２】以上、本実施形態では、無線系高周波信号
処理部分の導体経路の長さを所望周波数の実効波長の４
分の１以下とすることにより配線部分の影響を無視する
ことが可能となる。
【００５３】また、無線系回路のようなアナログ回路網
と対向する位置に、基材上の配線が配置されることによ
り、本来ＬＳＩ単体で設計された回路特性が基材上の配
線の影響を受けて特性が変化してしまい、発振などの誤
動作が発生するという問題も有していたが、突起電極と
の接続部、ビアホールと接続する電極を除く基材の表層
の全面または内層ビアホールを除く内層の全面に導体層
を設けることにより、半導体素子が実装後に受ける影響
を含んだ状態の回路設計を、あらかじめ実装前に行うこ
とができるので前記のような問題は解決される。
【００５４】このように、無線系高周波信号用信号部分
の導体経路の長さを所望周波数の実効波長の４分の１以
下とし、さらに突起電極との接続部、ビアホールと接続
する電極を除く基材の表層の全面または内層ビアホール
を除く内層の全面に導体層を設けて、半導体素子が実装
後に受ける影響を含んだ状態の回路設計を、あらかじめ
実装前に行うことでアナログ回路定数をＣＳＰの表層導
体層に対して固定するという２つの構成を併用すること
により、システムの誤動作または動作不良を防止するこ
とができる。
【００５５】本実施形態ではＣＳＰを例に説明したが、
半導体素子をフリップチップ実装した構成のＢＧＡ（Ｂ
ａｌｌ Ｇｒｉｄ Ａｒｒａｙ）においても、ＣＳＰと
同様に誤動作または動作不良を防止することができる。
【００５６】また、ベースバンド系信号が高速の場合、
必要に応じ、ベースバンド信号部分の信号配線は、突起
電極２との接続部、ビアホール２０と接続する電極を除
く基材３の表層または内層ビアホール１９を除く内層を
導体層とした導体プレーン層に対して、所望の特性イン
ピーダンスを形成するストリップ線路等を構成すること
により、半導体素子上のベースバンド部分のインピーダ
ンスとベースバンド部分の外部信号インピーダンスとを
一致させ、ベースバンド高速信号の入出力損失および歪
みを小さくすることで、システムの誤動作または動作不
良を防止することができる。
【００５７】本実施形態ではＣＳＰを例に説明したが、
ＢＧＡでも無線系高周波信号用信号部分の導体経路の長
さを所望周波数の実効波長の４分の１以下とし、さらに
突起電極との接続部、ビアホールと接続する電極を除く
基材の表層または内層ビアホールを除く内層に導体層を
設けて、アナログ回路定数をＣＳＰの表層導体層に対し
て固定するという２つの構成を併用することにより、シ
ステムの誤動作または動作不良を防止することができ
る。
【００５８】次に、他の実施形態について説明する。
【００５９】図３は基材の内層に導体プレーン層を形成
したＣＳＰの断面図であり、図４は基板の両面に表層導
体プレーン層を形成したＣＳＰの断面図である。
【００６０】図３に示すように、導体プレーン層２２を
内層ビアホールを除く内層に形成することも可能であ
る。また、内層の導体プレーン層２２に対して、半導体
素子１の無線系高周波信号回路エリア１６上の回路定数
は、固定されている。
【００６１】図４に示すように、突起電極との接続部、
ビアホールと接続する電極を除く基材の表層に導体プレ
ーン層２２を形成した基材３に対して、半導体素子１上
の無線系高周波信号回路エリア１６上の回路定数が、導
体プレーン層２２に対して固定されている。
【００６２】本実施形態では、第１の実施形態と同様に
して、無線系高周波信号用信号部分の導体経路の長さを
所望周波数の実効波長の４分の１以下とすることによ
り、配線部分の影響を無視することが可能となる。
【００６３】また、無線系回路のようなアナログ回路網
に対向して、基材上の配線が配置されることにより、本
来ＬＳＩ単体上で設計された回路特性が基材上の配線の
影響を受けて特性が変化してしまい、発振などの誤動作
が発生するという問題も有していたが、回路に影響を与
える部分に表層配線を形成することなく、突起電極との
接続部、ビアホールと接続する電極を除く基材の表層ま
たは内層ビアホールを除く内層に導体層を設けることに
より、半導体素子が実装後に受ける影響を含んだ状態の
回路設計を、あらかじめ実装前に行うことができるので
前記のような問題は解決される。
【００６４】このように、無線系高周波信号用信号部分
の導体経路の長さを所望周波数の実効波長の４分の１以
下とし、さらに突起電極との接続部、ビアホールと接続
する電極を除く基材の表層または内層ビアホールを除く
内層に導体層を設けて、アナログ回路定数をＣＳＰの表
層導体層に対して固定するという２つの構成を併用する
ことにより、システムの誤動作または動作不良を防止す
ることができる。
【００６５】また必要に応じて、図３および図４に示す
両構造において、基材に形成された配線のベースバンド
信号部分のインピーダンスは、基材表面の導体配線層を
マイクロストリップ線路構造とすることで、外部配線基
板信号のインピーダンスに一致させることが可能であ
り、ベースバンド系信号が高速の場合でもベースバンド
高速信号の入出力損失および歪みを小さくすることがで
き、システムに誤動作または動作不良を防止することが
可能である。
【００６６】
【発明の効果】以上、本発明の半導体装置は、突起電極
との接続部、ビアホールと接続する電極を除く基材の表
層または内層ビアホールを除く内層に導体層を形成した
半導体装置であって、比較的低周波のベースバンド信号
と無線系高周波信号を同時に処理する半導体素子を搭載
する半導体装置の無線系高周波信号を伝送する配線の長
さを所望周波数の実効波長の４分の１以下として、信号
入出力経路の構成は、基材に形成されたビアホールおよ
び内層ビアホールより構成された構造とすることによ
り、入出力信号が線路部分で反射または減衰するといっ
た信号歪みによるシステムの誤動作を防止することがで
きる。
【００６７】さらに、無線系回路のようなアナログ回路
網の下にＣＳＰ上の配線が配置されることにより本来Ｌ
ＳＩ上で設計された回路特性が基材上の配線の影響を受
けて特性が変化してしまい、発振などの誤動作が発生す
るという問題も有していたが、突起電極との接続部、ビ
アホールと接続する電極を除く基材の表層または内層ビ
アホールを除く内層に導体層を設けることにより、半導
体素子が実装後に受ける影響を含んだ状態の回路設計を
あらかじめ実装前に行い、アナログ回路定数を基材の表
層導体層または内層導体層に対して固定することで、シ
ステムの誤動作または動作不良を防止することができ
る。
【００６８】また、必要に応じキャリア内配線のベース
バンド信号部分は、ストリップ線路、マイクロストリッ
プ線路構造等を成して外部配線基板信号のインピーダン
スに一致させることが可能であり、ベースバンド系信号
が高速の場合でもベースバンド高速信号の入出力損失、
歪みを小さくすることができ、システムに誤動作または
動作不良を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体素子の平面状態の
模式図
【図２】本発明の一実施形態の半導体装置を示す断面図
【図３】本発明の一実施形態の半導体装置を示す断面図
【図４】本発明の一実施形態の半導体装置を示す断面図
【図５】従来の半導体装置を示す断面図
【符号の説明】
１ 半導体素子 ２ 突起電極 ３ 基材 ４ 表層配線 ５ アンダーフィル樹脂 ６ ＣＳＰ ７ 誘電体層 ８ ＧＮＤ層 ９ 電源層 １０ 裏面配線 １１ 内層ビアホール １２ 外部パッド １３ ベースバンド信号用パッド １４ ベースバンド信号処理回路エリア １５ 無線系高周波信号用パッド １６ 無線系高周波信号用回路エリア １７ 内層配線層 １８ 表層導体層 １９ 内層ビアホール ２０ ビアホール ２１ 半田ボール ２２ 導体プレーン層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 矩形波信号が通過する複数の第１の電極
    パッドと、所望の周波数帯域の高周波信号が通過する複
    数の第２の電極パッドとを有する半導体素子と、前記第
    １の電極パッドまたは前記第２の電極パッドにおいて入
    出力する電気信号または電力が通過する導体配線および
    外部電極パッドを備えた基材とよりなる半導体装置であ
    って、前記第１の電極パッドまたは前記第２の電極パッ
    ドと前記導体配線とが突起電極を介して電気的に接続
    し、前記所望の周波数帯域の高周波信号が通過する導体
    経路の長さが所望周波数の実効波長の４分の１以下であ
    り、前記導体経路に接続する突起電極との接合部を除く
    前記基材の表層の所望部分に導体層が形成されたことを
    特徴とする半導体装置。
  2. 【請求項２】 矩形波信号が通過する複数の第１の電極
    パッドと、所望の周波数帯域の高周波信号が通過する複
    数の第２の電極パッドとを有する半導体素子と、前記第
    １の電極パッドまたは前記第２の電極パッドにおいて入
    出力する電気信号または電力が通過する導体配線および
    外部電極パッドを備えた基材とよりなる半導体装置であ
    って、前記第１の電極パッドまたは前記第２の電極パッ
    ドと前記導体配線とが突起電極を介して電気的に接続
    し、前記所望の周波数帯域の高周波信号が通過する導体
    経路の長さが所望周波数の実効波長の４分の１以下であ
    り、前記基材の内層の所望部分に導体層が形成されたこ
    とを特徴とする半導体装置。
  3. 【請求項３】 導体層は基材の内層の所望部分にも形成
    されたことを特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 所望部分は、基材の表層の突起電極との
    接合部を除く部分または基材の内層の内層ビアホールを
    除く部分であることを特徴とする請求項１〜請求項３の
    いずれかに記載の半導体装置。
  5. 【請求項５】 所望の周波数帯域の高周波信号が通過す
    る導体経路は、少なくとも基材の両面に形成された導体
    配線を電気的に接続するビアホールまたは基材の内層に
    形成された導体層を電気的に接続する内層ビアホールか
    らなることを特徴とする請求項１に記載の半導体装置。
JP2000206488A 2000-07-07 2000-07-07 半導体装置 Pending JP2002026177A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000206488A JP2002026177A (ja) 2000-07-07 2000-07-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000206488A JP2002026177A (ja) 2000-07-07 2000-07-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2002026177A true JP2002026177A (ja) 2002-01-25

Family

ID=18703408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000206488A Pending JP2002026177A (ja) 2000-07-07 2000-07-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2002026177A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026650A (ja) * 2003-07-01 2005-01-27 Northrop Grumman Corp 電子デバイスパッケージ組立体
US7545036B2 (en) 2002-04-03 2009-06-09 Oki Semiconductor Co., Ltd. Semiconductor device that suppresses variations in high frequency characteristics of circuit elements
JP2011040512A (ja) * 2009-08-10 2011-02-24 Murata Mfg Co Ltd 回路基板の製造方法
JP2011071543A (ja) * 2010-12-03 2011-04-07 Oki Semiconductor Co Ltd 半導体装置
JP2012156190A (ja) * 2011-01-24 2012-08-16 Fujitsu Semiconductor Ltd 半導体装置及び配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545036B2 (en) 2002-04-03 2009-06-09 Oki Semiconductor Co., Ltd. Semiconductor device that suppresses variations in high frequency characteristics of circuit elements
JP2005026650A (ja) * 2003-07-01 2005-01-27 Northrop Grumman Corp 電子デバイスパッケージ組立体
JP4714814B2 (ja) * 2003-07-01 2011-06-29 ノースロップ グラマン システムズ コーポレーション 電子デバイスパッケージ組立体
JP2011040512A (ja) * 2009-08-10 2011-02-24 Murata Mfg Co Ltd 回路基板の製造方法
JP2011071543A (ja) * 2010-12-03 2011-04-07 Oki Semiconductor Co Ltd 半導体装置
JP2012156190A (ja) * 2011-01-24 2012-08-16 Fujitsu Semiconductor Ltd 半導体装置及び配線基板

Similar Documents

Publication Publication Date Title
US6573600B2 (en) Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
KR100891763B1 (ko) 반도체 장치
US6838953B2 (en) High-frequency interconnection for circuits
US7436056B2 (en) Electronic component package
JP2008010859A (ja) 半導体装置
US11791535B2 (en) Non-galvanic interconnect for planar RF devices
JP3443408B2 (ja) 配線基板及びそれを用いた半導体装置
JP2002111218A (ja) セラミック積層デバイス
EP1444733A2 (en) Electronic device carrier adapted for transmitting high frequency signals
JP2001127237A (ja) 高周波モジュール
JP2002026177A (ja) 半導体装置
US20020055277A1 (en) Chip carrier for a high-frequency electronic package
US20030230797A1 (en) Semiconductor module structure incorporating antenna
JP4018999B2 (ja) 配線基板
JP2003218472A (ja) モジュールおよび表面実装モジュール
JP2798070B2 (ja) 複合マイクロ波集積回路
JP2002185201A (ja) 高周波用配線基板
JP2004265970A (ja) 配線基板
JP4031999B2 (ja) 配線基板
GB2370703A (en) A temperature-stable 10GHz oscillator using a coupled microstrip resonator
JP2008263360A (ja) 高周波基板装置
US7576629B2 (en) Semiconductor device having signal line and reference potential planes separated by a vertical gap
JP3776598B2 (ja) 高周波パッケージ
JP2001250849A (ja) 半導体装置およびその製造方法
JP3833426B2 (ja) 高周波用配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060110

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070724