JP2001250849A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001250849A
JP2001250849A JP2000058460A JP2000058460A JP2001250849A JP 2001250849 A JP2001250849 A JP 2001250849A JP 2000058460 A JP2000058460 A JP 2000058460A JP 2000058460 A JP2000058460 A JP 2000058460A JP 2001250849 A JP2001250849 A JP 2001250849A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
frequency signal
wiring
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000058460A
Other languages
English (en)
Inventor
Takayuki Yoshida
隆幸 吉田
Norio Koutou
詔夫 杭東
Seiichi Kageyama
精一 影山
Nozomi Shimoishizaka
望 下石坂
Kazuhiro Ishikawa
和弘 石川
Takeshi Kawabata
毅 川端
Toru Nomura
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000058460A priority Critical patent/JP2001250849A/ja
Publication of JP2001250849A publication Critical patent/JP2001250849A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 高速データ伝送に使用される矩形波信号と高
周波信号を同時に処理するシステムＬＳＩをパッケージ
に搭載する場合、無線系高周波部の入出力電極の入出力
インピーダンスは、パッケージ上配線インピーダンスに
必ずしも一致しないため、システムの誤動作または動作
不良が発生する。 【解決手段】 ベースバンド信号と無線系高周波信号を
同時に処理する半導体素子を搭載するパッケージの無線
系高周波信号を伝送する配線の長さを、所望周波数の実
効波長の４分の１以下とすること、あるいは、この部分
に整合回路を設けたり、配線の特性インピーダンスを半
導体素子の無線系高周波信号を入出力する電極の入出力
インピーダンスに一致させた構造とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波信号を処理
する半導体素子を搭載した半導体装置およびその製造方
法に関するものである。
【０００２】
【従来の技術】近年、電子機器は、ますます小型化、高
機能化、動作速度が高速化し、モバイル化も進展してい
る。こうした流れの中で高速にデジタル信号を取り扱う
ベースバンド系信号処理部と無線通信用信号を扱う高周
波アナログ回路部分のモジュール化が進行すると同時
に、これらを１チップのシステムＬＳＩ化する動きも同
時に進行している。従来、これらの素子を搭載するパッ
ケージとしてリードフレームと金属細線および突起電極
を用いたＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａ
ｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ Ｐ
ａｃｋａｇｅ）、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａ
ｃｋａｇｅ） といったパッケージが開発されている。
【０００３】以下、図面を参照しながら、従来例とし
て、ＱＦＰ、ＴＣＰ、ＢＧＡ、ＣＳＰについて順に説明
する。
【０００４】図１１は、従来のＱＦＰの断面図であり、
図１２はその平面図を示している。
【０００５】図１１に示すように、半導体素子１はＱＦ
Ｐ２に内蔵されているが、銅または鉄ニッケル合金によ
り製作されたリードフレーム３に搭載されており、金属
細線４により半導体素子１の電極５とリードフレーム３
とが電気的に接続され、それらは封止樹脂６により封止
されている。なお、信号および電力は金属細線４および
リードフレーム３を介して外部と入出力される。
【０００６】図１２に示すように、リードフレーム３
は、金属細線４が接続されるインナーリード部７と外部
基板配線に接続されるアウターリード部８とに便宜上分
けられる。アウターリード部８のピッチは外部基板配線
のピッチで決定され、リードフレーム３はインナーリー
ド部７からアウターリード部８に向かって大きく広が
り、アウターリード部８の先端部を結ぶ部分の大きさ
は、半導体素子１よりも大きくなる。ここで、図１１と
図１２に示されるように、信号が通過する配線長は、金
属細線４とインナーリード部７とアウターリード部８と
を加えた長さである。
【０００７】図１３は、従来のＴＣＰの断面構造の一例
を示すものである。図１３に示すように、半導体素子９
はＴＣＰ１０に内蔵され、リード１１は銅箔を加工して
製造され、バンプ１２は電極１３上に形成される。ポリ
イミドテープ１４は、それぞれが分離したリード１１を
固定し、半導体素子９は封止樹脂１５によってインナー
リード部１６に固定される。このような構造により、電
極１３とアウターリード部１７は、電気的に接続され
る。リード１１は、バンプ１２と接続されるインナーリ
ード部１６と外部基板配線に接続されるアウターリード
部１７とに便宜上分けられるが、アウターリード部１７
のピッチは外部基板配線のピッチで決定され、リード１
１はインナーリード部１６からアウターリード部１７に
向かって大きく広がり、上述のＱＦＰのリードフレーム
と同様にして、半導体素子９の大きさより大きく広がっ
た構造となっている。ここで、信号が通過する配線長
は、バンプ１２の高さとリード１１の外部接点までの長
さを加えた長さである。
【０００８】図１４は、従来の高速伝送対応のＴＣＰの
断面構造の一例を示すものである。
【０００９】図１４に示すように、ＧＮＤ層１８は、ポ
リイミドテープ１４上に形成された接地層である。この
ＧＮＤ層１８によりリード１１はマイクロストリップ線
路構造をなしている。これにより、リード１１を所望の
特性インピーダンスを持つ線路構造とし基板配線インピ
ーダンスと一致させることにより高速信号の伝送を可能
にしている。ここでも、信号が通過する配線長はバンプ
１２の高さとリード１１の外部接点までの長さを加えた
長さである。
【００１０】図１５は、従来の高速伝送に対応したＢＧ
Ａの断面構成の一例を示すものである。
【００１１】図１５に示すように、半導体素子１９は基
板２０に搭載され、表層配線２３と半導体素子１９の電
極２２は金属細線２１で接続され、半導体素子１９は、
封止樹脂２４で被覆されている。このような構成によ
り、半導体素子１９の電極２２は、金属細線２１、表層
配線２３、ビアホール２５および裏面配線２６を介して
はんだボール２７と電気的に接続される。さらに、はん
だボール２７を介して外部基板配線と電気的に接続する
ことにより、半導体素子１９の電極２２へ信号、電力を
入出力することができる。また半導体素子１９を搭載す
る基板２０は、複数の誘電体層（ＢＴレジン等）が積層
されるとともに表層配線２３、ＧＮＤ層２８、電源層２
９、裏面配線２６等の配線が形成された基板であり、ビ
アホール２５により上下の配線を電気的に接続して所望
の配線経路を形成している。表層配線２３と裏面配線２
６は、それぞれＧＮＤ層２８と電源層２９に対してマイ
クロストリップ線路を構成しており、それぞれの配線自
体は所望の特性インピーダンスＺ０となるよう設計され
ていることになっている。ＢＧＡもＱＦＰ、ＴＣＰと同
様に金属細線２１を接続する部分のピッチとはんだボー
ル２７のピッチが異なるためインナー部分からアウター
部分へ大きく広がる構造となっている。この段階では、
配線を形成するための電解めっき工程に使用されためっ
きスタブ３０が残されたままの構造となっている。めっ
きスタブ３０はＢＧＡ上の配線を複数個一度に電解めっ
きにより形成する工程において、各ＢＧＡ間の配線を電
気的に接続するために使用され、各ＢＧＡを個片にする
場合に切り離され、オープンスタブの状態で取り残され
たものである。このため、めっきスタブ３０は、各層に
形成されている。なお、表層配線２３はソルダレジスト
３１に被覆されている。ここで、問題となる信号が通過
する配線長さは、金属細線２１、表層配線２３、ビアホ
ール２５、裏面配線２６およびはんだボール２７の高さ
を加えた長さである。
【００１２】図１６は、従来の高速伝送に対応したＣＳ
Ｐの断面構成の一例を示すものである。
【００１３】図１６に示すように、半導体素子３２は基
板３３内に搭載され、基板３３に形成されている表層配
線３４と半導体素子３２の電極とは、バンプ３５により
接続されている。さらに、半導体素子３２の電極と基板
３３の外部電極３６とは、バンプ３５、表層配線３４、
ビアホール３７および基板３３の裏面配線３８を介して
電気的に接続される。
【００１４】また、基板３３の外部電極３６を介して外
部配線基板と電気的に接続されることにより、半導体素
子３２の電極へ信号、電力を入出力することができる。
また、半導体素子３２を搭載する基板３３は、複数の誘
電体層（アルミナ等）が積層されるとともに表層配線３
４、ＧＮＤ層３９、電源層４０、裏面配線３８等の配線
が形成された配線基板であり、ビアホール３７により上
下の配線を電気的に接続して所望の配線経路を形成して
いる。表層配線３４と裏面配線３８は、それぞれＧＮＤ
層３９と電源層４０に対してマイクロストリップ線路を
構成しており、それぞれの配線自体は所望の特性インピ
ーダンスＺ０となるよう設計されていることになってい
る。なお、半導体素子３２は、封止樹脂４１によって被
覆されていて安定した接合が確保される。ＣＳＰといえ
ども、ＱＦＰ、ＴＣＰ同様にバンプ３５を接続する部分
のピッチと外部電極３６のピッチが異なるためインナー
部分からアウター部分へ大きく広がる構造となってい
る。ここで、信号が通過する配線長さは、バンプ３５の
高さ、表層配線３４、ビアホール３７、裏面配線３８お
よび外部電極３６のそれぞれの長さを加えた長さであ
る。
【００１５】この時、それぞれのパッケージの信号線に
ついて、半導体素子電極から外部端子、ボール、または
外部電極までの長さが使用周波数帯域に対応した実効波
長の４分の１よりも十分短い場合は、信号線路の特性イ
ンピーダンスは特に考慮する必要はない。
【００１６】
【発明が解決しようとする課題】高速データ伝送に使用
される矩形波信号と、例えば無線系の高周波信号を同時
に処理するシステムＬＳＩをひとつのパッケージに搭載
する場合、このようなシステムＬＳＩのピン数は２００
ピン、３００ピンが想定され、パッケージサイズも大き
くなる。仮に、無線系部分の高周波の周波数を５［ＧＨ
ｚ］と仮定すると、空気中での波長は６０［ｍｍ］、例
えば、比誘電率約４のエポキシ樹脂でのマイクロストリ
ップ経路を仮定すると、実効波長は、約３０［ｍｍ］と
なる。伝送線路上では電圧振幅が常に零のところと最大
になるところが存在し、その点は、負荷端から伝送線路
の４分の１波長の整数倍の距離にあり、負荷端が短絡の
場合と開放では逆転する。負荷端に任意の負荷を接続し
た場合にも振幅は同様に最大と零の部分が発生する（負
荷をうまく調整して振幅を全て一定にする事も可能：整
合状態という。）。この様に、信号の要求される最大高
調波成分に対して、伝送路の長さが４分の１波長以上の
場合は、分布定数回路として取り扱うことが必要であ
り、パッケージ上信号線を形成する場合には、少なくと
も線路長を波長の４分の１以下にする必要がある。周波
数５［ＧＨｚ］の場合、実効波長の４分の１は約８ｍｍ
となりＱＦＰなどを想定しても、パッケージリード部分
の長さは無視できないという問題点があった。また、高
速伝送時の矩形波信号（以降、ベースバンド高速信号と
呼ぶ。）は、例えばクロック周波数３［ＧＨｚ］の場
合、矩形波の高調波成分として１０倍波程度、またはそ
れ以上が必要とされる場面も少なくない。この場合、要
求される周波数帯域は３０［ＧＨｚ］以上となる。３０
［ＧＨｚ］の正弦波の波長は空気中で１０［ｍｍ］であ
り、例えば、ＢＧＡの材料であるＢＴレジン（比誘電
率：約４）上線路上での実効波長は約５［ｍｍ］とな
る。
【００１７】図１１および図１２に示したように、ＱＦ
Ｐを例にとると、半導体素子上の電極数が増加すると、
外部配線基板上への搭載制限によるアウターリードピッ
チの制約のため、パッケージサイズが大きくなるのでリ
ード部分の長さが増大し、高周波領域では、リードと金
属細線の部分を分布定数回路として扱う必要が生じる。
このため、無線系に使用される高周波領域では、素子と
外部配線のインピーダンスを整合するための整合回路を
パッケージ外部に形成したとしても、リード部分の長さ
の影響によって、信号の入出力ができなくなり、システ
ムに誤動作または動作不良を発生させるという問題点が
あった。
【００１８】また同様な理由で、ベースバンド系高速信
号でも、矩形波の持つ高調波成分は同様に波長が短くな
り、図１４、図１５、図１６に示したパッケージの例の
ように、配線部分をマイクロストリップ線路構造のよう
な特性インピーダンスを制御する構造にして、信号の入
出力をスムーズに行なっているが、無線系の高周波に使
用される素子部の入出力パッドの入出力インピーダンス
は、パッケージ上配線インピーダンスに必ずしも一致し
ない。このため、従来のパッケージ上ベースバンド部分
のみの線路の特性インピーダンスを、外部配線の特性イ
ンピーダンスと一致させるだけの構造では、無線系高周
波信号を損失，反射なくスムーズに入出力できなくな
り、システムに誤動作または動作不良を発生させるとい
う問題点があった。
【００１９】本発明は上記問題点に鑑み、ベースバンド
高速信号と無線系高周波信号を同時に処理する半導体素
子を搭載するパッケージとして、無線系高周波信号の入
出力損失およびベースバンド高速信号の入出力損失を低
下させることを目的として、無線系部分の高周波信号を
入出力する端子部分の線路長を所望周波数実効波長の４
分の１以下に設定する。また、無線系部分の高周波信号
を入出力する端子部分の線路部分に、半導体素子の電極
と外部配線インピーダンスを整合する整合回路を搭載
し、無線系部分の高周波信号を入出力する半導体素子の
電極のインピーダンスに一致させた配線をパッケージ上
に形成する。さらに、ベースバンド高速信号が入出力す
る部分であるパッケージ上線路における特性インピーダ
ンスを、外部基板配線特性インピーダンスに一致させる
構造を有する半導体装置およびその製造方法を提供す
る。
【００２０】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、ベースバンド高速信号と無線系高周波信
号を同時に処理する半導体素子を搭載するパッケージと
して、無線系高周波信号を入出力する部分の特性を考慮
する必要のない半導体装置として以下のような構成を有
するものである。すなわち、電気的な矩形波信号および
高周波信号が通過する電極が形成されている半導体素子
と、半導体素子を搭載し、半導体素子および外部との電
気的な信号が通過する配線が形成された基材を備えた半
導体装置であって、高周波信号を伝送する配線長の長さ
が、高周波信号の波長の４分の１以下である半導体装置
である。
【００２１】このように、高周波信号を伝送する配線長
の長さを、高周波信号の波長の４分の１以下とすること
で、高周波信号の伝送線路上の電圧振幅が最大になるこ
とはないので、高周波信号用リードの特性インピーダン
スが、半導体素子上の高周波信号用電極の入出力インピ
ーダンスと一致し、システムの誤動作や動作不良の発生
を防止することができる。
【００２２】また、電気的な矩形波信号および高周波信
号が通過する電極が形成されている半導体素子と、半導
体素子を搭載し、半導体素子および外部との電気的な信
号が通過する配線が形成された基材を備えた半導体装置
であって、半導体素子に形成された高周波信号が通過す
る電極と、基板に形成された配線とをインピーダンス整
合する整合回路を、高周波信号を入出力する前記配線部
分に備える半導体装置である。
【００２３】このように、高周波信号用リードに、コン
デンサなどで構成される整合回路を内蔵させることで、
外部配線とのインピーダンス整合が可能となり、リード
部分の影響を無視することができる。そして、信号の入
出力を損失無く行なうことも可能となり、システムの誤
動作や動作不良の発生を防止することができる。
【００２４】さらに、電気的な矩形波信号および高周波
信号が通過する電極が形成されている半導体素子と、半
導体素子を搭載し、半導体素子および外部との電気的な
信号が通過する配線が形成された基材を備えた半導体装
置であって、高周波信号を入出力する半導体素子の入出
力インピーダンスと同一のインピーダンスである配線部
を基板に備える半導体装置である。
【００２５】構成としては、高周波信号が通過する配線
の長さを短くしたり、特殊な構成とすることによって、
半導体素子の入出力インピーダンスと基材の配線インピ
ーダンスとを同一にすれば、信号の入出力を損失無く行
なうことも可能となり、システムの誤動作や動作不良の
発生を防止することができる。
【００２６】また、外部と電気的な導通をする外部接点
を有した配線と、配線と接続した電極を有した基材に対
して、電気的な矩形波信号および高周波信号が通過する
電極を有した半導体素子を搭載するとともに、基材の電
極と半導体素子の電極とを接続部材で電気的に接続する
工程と、基材の電極と前記半導体素子の外囲領域を封止
樹脂で封止する工程とよりなる半導体装置の製造方法で
あって、基材の電極と半導体素子の電極とを接続部材で
電気的に接続する工程では、半導体素子の電極と接続し
た接続部材から基材の配線の外部接点までの距離を、高
周波信号の４分の１以下の長さとなる半導体装置の製造
方法である。
【００２７】このような製造方法によって、高周波信号
を伝送する配線長の長さを、高周波信号の波長の４分の
１以下とすれば、高周波信号の伝送線路上の電圧振幅が
最大になることはなくなるので、高周波信号用リードの
特性インピーダンスが、半導体素子上の高周波信号用電
極の入出力インピーダンスと一致し、システムの誤動作
や動作不良の発生を防止することができる。
【００２８】さらに、電気的な矩形波信号および高周波
信号が通過する電極を有した半導体素子を搭載するリー
ドフレームを備えた半導体装置であって、半導体素子の
電極とリードフレームのインナーリード部を電気的に接
続する金属細線を備え、金属細線の長さを含む半導体素
子電極からリードフレームの外部接点までの距離が、高
周波信号の波長の４分の１以下である半導体装置であ
る。
【００２９】このように、高周波信号を伝送する配線長
の長さを、高周波信号の波長の４分の１以下とすること
で、高周波信号の伝送線路上の電圧振幅が最大になるこ
とはなくなるので、高周波信号用リードの特性インピー
ダンスが、半導体素子上の高周波信号用電極の入出力イ
ンピーダンスと一致し、システムの誤動作や動作不良の
発生を防止することができる。
【００３０】また、電気的な矩形波信号および高周波信
号が通過する電極が形成されている半導体素子と、半導
体素子を搭載するリードフレームを備えた半導体装置で
あって、半導体素子に形成された高周波信号が通過する
電極と、基板に形成された配線とをインピーダンス整合
する整合回路を、高周波信号を入出力する配線部分に備
える半導体装置である。
【００３１】このように、高周波信号用リードに、コン
デンサなどで構成される整合回路を内蔵させることで、
外部配線とのインピーダンス整合が可能となり、リード
部分の影響を無視することができる。そして、信号の入
出力を損失無く行なうことも可能となり、システムの誤
動作や動作不良の発生を防止することができる。
【００３２】さらに、電気的な矩形波信号および高周波
信号が通過する電極が形成されている半導体素子と、半
導体素子を搭載するリードフレームを備えた半導体装置
であって、高周波信号を入出力する半導体素子の入出力
インピーダンスと同一のインピーダンスであるリードを
備える半導体装置である。
【００３３】このような構成にすることにより、外部配
線基板線路の特性インピーダンスを半導体素子の入出力
インピーダンスと一致するので、信号の入出力損失を小
さくすることが可能となり、波形歪みを抑制できるの
で、システムの誤動作または動作不良の防止に効果があ
る。
【００３４】また、電気的な矩形波信号および高周波信
号が通過する電極を有した半導体素子をリードフレーム
に搭載してダイボンディングする工程と、半導体素子の
電極とリードフレームのインナーリード部とを金属細線
で電気的に接続する工程と、半導体素子と金属細線の領
域を封止樹脂で封止する工程とよりなる半導体装置の製
造方法であって、半導体素子の電極とリードフレームの
インナーリード部とを金属細線で電気的に接続する工程
では、半導体素子の電極からリードフレームの外部接点
までの距離を、高周波信号の４分の１以下の長さとなる
ような長さを有して接続する半導体装置の製造方法であ
る。
【００３５】このような製造方法によって、高周波信号
を伝送する配線長の長さを、高周波信号の波長の４分の
１以下とすれば、高周波信号の伝送線路上の電圧振幅が
最大になることはなくなるので、高周波信号用リードの
特性インピーダンスが、半導体素子上の高周波信号用電
極の入出力インピーダンスと一致し、システムの誤動作
や動作不良の発生を防止することができる。
【００３６】また、電気的な矩形波信号および高周波信
号が通過する電極が形成されている半導体素子と、半導
体素子を搭載するリードを固定するキャリアテープを備
えた半導体装置であって、高周波信号を伝送する配線長
の長さが、高周波信号の波長の４分の１以下である半導
体装置である。
【００３７】このように、高周波信号を伝送する配線長
の長さを、高周波信号の波長の４分の１以下とすること
で、高周波信号の伝送線路上の電圧振幅が最大になるこ
とはなくなるので、高周波信号用リードの特性インピー
ダンスが、半導体素子上の高周波信号用電極の入出力イ
ンピーダンスと一致し、システムの誤動作や動作不良の
発生を防止することができる。
【００３８】さらに、電気的な矩形波信号および高周波
信号が通過する電極が形成されている半導体素子と、半
導体素子を搭載するリードを固定するキャリアテープを
備えた半導体装置であって、半導体素子に形成され高周
波信号が通過する電極と、前記キャリアテープに形成さ
れたリードとをインピーダンス整合する整合回路を、高
周波信号を入出力する前記配線部分に備える半導体装置
である。
【００３９】構成としては、リード部分裏面に導体層を
形成し、無線系高周波信号用リードと半導体素子の直近
との間に整合回路を形成することにより、外部配線との
インピーダンス整合が可能となりリード部分の影響を無
視することが可能となり、信号の入出力を損失無く行な
うことができるので、システムの誤動作や動作不良の発
生を防止することができる。
【００４０】また、電気的な矩形波信号および高周波信
号が通過する電極が形成されている半導体素子と、半導
体素子を搭載するリードを固定するキャリアテープを備
えた半導体装置であって、高周波信号を入出力する半導
体素子の入出力インピーダンスと同一のインピーダンス
であるリードを備える半導体装置である。
【００４１】構成としては、高周波信号用リード両側ま
たは片側部分に接地または電源リードを形成し、コプレ
ナーウエーブガイド線路を構成することにより、無線系
高周波信号用リードの特性インピーダンスを、半導体素
子上無線系高周波信号部電極の入出力インピーダンスと
同一に設定すれば、信号の入出力を損失無く行なうこと
ができるので、システムの誤動作や動作不良の発生を防
止することができる。
【００４２】さらに、電気的な矩形波信号および高周波
信号が通過する電極を有した半導体素子をキャリアテー
プに固定されたリードに位置合わせして搭載するととも
に、リードと半導体素子の電極とを接続部材で電気的に
接続する工程と、リードと半導体素子の外囲領域を封止
樹脂で封止する工程とよりなる半導体装置の製造方法で
あって、リードと半導体素子の電極とを接続部材で電気
的に接続する工程では、半導体素子の電極と接続した接
続部材からリードの外部接点までの距離を、高周波信号
の４分の１以下の長さとなるような長さを有して接続す
る半導体装置の製造方法である。
【００４３】このように、高周波信号を伝送する配線長
の長さを、高周波信号の波長の４分の１以下とすること
で、高周波信号の伝送線路上の電圧振幅が最大になるこ
とはなくなるので、高周波信号用リードの特性インピー
ダンスが、半導体素子上の高周波信号用電極の入出力イ
ンピーダンスと一致し、システムの誤動作や動作不良の
発生を防止することができる。
【００４４】また、電気的な矩形波信号および高周波信
号が通過する電極が形成されている半導体素子と、半導
体素子を搭載し、半導体素子および外部との電気的な信
号が通過する配線が形成された配線基板を備えた半導体
装置であって、高周波信号を伝送する配線長の長さが、
高周波信号の波長の４分の１以下とする半導体装置であ
る。
【００４５】このように、高周波信号を伝送する配線長
の長さを、高周波信号の波長の４分の１以下とすること
で、高周波信号の伝送線路上の電圧振幅が最大になるこ
とはなくなるので、高周波信号用リードの特性インピー
ダンスが、半導体素子上の高周波信号用電極の入出力イ
ンピーダンスと一致し、システムの誤動作や動作不良の
発生を防止することができる。
【００４６】さらに、電気的な矩形波信号および高周波
信号が通過する電極が形成されている半導体素子と、半
導体素子を搭載し、半導体素子および外部との電気的な
信号が通過する配線が形成された配線基板を備えた半導
体装置であって、半導体素子に形成され前記高周波信号
が通過する電極と、配線基板に形成された配線とをイン
ピーダンス整合する整合回路を、高周波信号を入出力す
る前記配線部分に備える半導体装置である。
【００４７】このように、高周波信号用配線部に整合回
路を構成することにより、外部配線とのインピーダンス
整合が可能となり、配線部分の影響を無視することがで
きるので、信号の入出力を損失無く行なうことができ、
システムの誤動作または動作不良を防止することが可能
である。
【００４８】また、電気的な矩形波信号および高周波信
号が通過する電極が形成されている半導体素子と、半導
体素子を搭載し、半導体素子および外部との電気的な信
号が通過する配線が形成された配線基板を備えた半導体
装置であって、高周波信号を入出力する半導体素子の入
出力インピーダンスと同一のインピーダンスである配線
を配線基板に備える半導体装置である。
【００４９】構成としては、高周波信号用配線を、無線
系高周波信号を入出力する半導体素子に形成された高周
波信号用電極の入出力インピーダンスと一致した特性イ
ンピーダンスをもつ線路幅のマイクロストリップ線路ま
たはストリップ線路として、信号線部分の影響を無視す
れば、外部配線とのインピーダンス整合が可能となり信
号の入出力を損失無く行なうことができ、システムの誤
動作または動作不良の発生を防止することが可能とな
る。
【００５０】さらに、外部と電気的な導通をする外部接
点を有した配線と、配線と接続した電極を有した配線基
板に対して、電気的な矩形波信号および高周波信号が通
過する電極を有した半導体素子を搭載するとともに、配
線基板の電極と半導体素子の電極とを接続部材で電気的
に接続する工程と、配線基板の電極と半導体素子の外囲
領域を封止樹脂で封止する工程とよりなる半導体装置の
製造方法であって、配線基板の電極と半導体素子の電極
とを接続部材で電気的に接続する工程では、半導体素子
の電極と接続した接続部材から配線基板の配線の外部接
点までの距離を、高周波信号の４分の１以下の長さとな
るような長さを有して接続する半導体装置の製造方法で
ある。
【００５１】このように、高周波信号を伝送する配線長
の長さを、高周波信号の波長の４分の１以下とすること
で、高周波信号の伝送線路上の電圧振幅が最大になるこ
とはなくなるので、高周波信号用リードの特性インピー
ダンスが、半導体素子上の高周波信号用電極の入出力イ
ンピーダンスと一致し、システムの誤動作や動作不良の
発生を防止することができる。
【００５２】
【発明の実施の形態】以下、本発明における一実施の形
態について、図面を用いて説明する。
【００５３】図１は、本発明の第１の実施形態における
比較的低周波のベースバンド信号と無線系高周波信号を
同時に処理する半導体素子の搭載対応可能なＱＦＰを示
す断面図である。
【００５４】図１に示すように、半導体素子４２は、ダ
イパッド４３にボンディングされ、半導体素子４２上に
形成された無線系高周波信号用電極４４と無線系高周波
信号用リード４５ならびに半導体素子４２上に形成され
た電極（ベースバンド信号用電極）４６とベースバンド
信号用リード４７との間に、それぞれ金属細線４８によ
って電気的に接続されている。その後、封止樹脂４９に
よって半導体素子４２が被覆されている。このように、
無線系高周波信号用リード４５を成形時に短く切断する
ことにより、無線系高周波信号用電極から無線形高周波
信号用リードの外部接点までの距離を、所望周波数の４
分の１実効波長以下にすれば、リード部分の影響を無視
できるので、システムの誤動作または動作不良の発生を
防止することができる。また、無線系高周波信号用リー
ド４５に、コンデンサなどで構成される整合回路を内蔵
させることで、外部配線とのインピーダンス整合が可能
となりリード部分の影響を無視することが可能となり、
信号の入出力を損失無く行なうことができるので、シス
テムの誤動作や動作不良の発生を防止することができ
る。さらに、ベースバンド信号用リード４７と無線系高
周波信号用リード４５を、マイクロストリップ線路構造
とすることで、それぞれ所望の特性インピーダンスをも
つ構成とすれば、ベースバンド信号用リード４７は外部
配線基板上信号線と同一特性インピーダンスに構成さ
れ、無線系高周波信号用リード４５の特性インピーダン
スは、半導体素子４２上の無線系高周波信号用電極４４
の入出力インピーダンスと一致するので、同様に、シス
テムの誤動作や動作不良の発生を防止することができ
る。
【００５５】図２は、図１のパッケージ内部構造を平面
方向に模式的に示した平面図である。図２には、ベース
バンド信号用リード４７に比較して、無線系高周波信号
用リード４５のリード長を短くして、金属細線４８の長
さを加えた長さが所望周波数の実効波長の４分の１以下
となるように工夫した構造を示している。実効波長λｇ
は次式で定義される。
【００５６】λg＝λ0/εe ここで、λg：実効波長、λ0：真空中での波長、εe：
実効比誘電率である。
【００５７】図３は、このＱＦＰの製造プロセスの一実
施形態を示すものである。
【００５８】まず、図３（ａ）に示すように、ベースバ
ンド信号用リード４７と無線系高周波信号用リード４５
の両方を備えた基材であるリードフレーム５０を金型に
よりベースバンド信号用リード４７を外側に広く、無線
系高周波信号用リード４５をチップ近傍で折り曲げる形
の所定形状に成形した。さらに、半導体素子４２をリー
ドフレーム５０のダイパッド上にボンディングする（図
３（ｂ））。そして、半導体素子４２上のベースバンド
信号用電極４６とベースバンド信号用リード４７ならび
に無線系高周波信号用電極４４と無線系高周波信号用リ
ード４５の対応する位置に、金属細線４８によりそれぞ
れ接続する（図３（ｃ））。次に、封止樹脂４９により
全体を封止する（図３（ｄ））。カット金型によりアウ
ターリード部を所望の形状にカットして完成する（図３
（ｅ））。
【００５９】なお、本実施形態では、半導体素子を搭載
するためのキャリアは、リードフレーム、ポリイミドに
代表されるテープおよびセラミックあるいはガラスエポ
キシなどの樹脂系基板として説明しているが、半導体素
子が搭載可能で、外部電極との電気的導通を取ることも
可能であれば、特に材料ならびに形状は限定されるもの
ではない。
【００６０】以下、本発明における第２の実施形態につ
いて、図４〜図７を用いて説明する。
【００６１】図４は、本発明の第２の実施形態における
高周波成分を含むベースバンド高速信号と無線系高周波
信号を同時に扱う半導体素子の搭載可能なＴＣＰを示す
断面図である。
【００６２】図４に示すように、半導体素子５１上のベ
ースバンド高速信号用電極５２および無線系高周波信号
用電極５３にバンプ５４がそれぞれ形成され、ベースバ
ンド高速信号用リード５５および無線系高周波信号用リ
ード５６に設置された後、封止樹脂５７により封止され
ている。ここで、ベースバンド高速信号用リード５５
は、マイクロストリップ線路構造をなしており、所望の
特性インピーダンスをもつ構成としている。なお、整合
回路５８は無線系高周波信号用リード５６に形成されて
いる。
【００６３】図５は、図４に示す本発明におけるＴＣＰ
を示す平面図である。
【００６４】図５に示すように、ベースバンド高速信号
用リード５５は、マイクロストリップ線路構成で所望の
特性インピーダンスを持つ構成となっており、無線系高
周波信号用リード５６は、半導体素子５１に接合された
部分の近傍と外部配線に分割される。また、半導体素子
５１に形成された無線系高周波信号用電極５３の入出力
インピーダンスと外部配線の特性インピーダンスとを整
合するためのコンデンサなどで構成される整合回路５８
が実装されている。
【００６５】各種リードと整合回路５８は、従来と同様
にフォトリソとエッチングを組み合わせたサブトラクト
法や、フォトリソとアディティブめっき法を組み合わせ
たアディティブめっき法等で形成される。また、このＴ
ＣＰ５９は、従来構造のＴＣＰ１０と同様に、バンプ５
４が形成された半導体素子５１とＴＣＰ５９のベースバ
ンド高速信号用リード５５ならびに無線系高周波信号用
リード５６のインナーリード部が位置合わせされて熱圧
着され、封止樹脂５７で封止される。そして、金型を用
いてアウターリード部分を所望の部分でカットしてＴＣ
Ｐ５９を完成する。なお、ポリイミドテープ６０によっ
て無線系高周波信号用リード５６とＧＮＤ層６１が接着
されている。
【００６６】このように、リード部分裏面に導体層を形
成し、無線系高周波信号用リード５６と半導体素子５１
の直近との間に整合回路５８を形成することにより外部
配線とのインピーダンス整合が可能となりリード部分の
影響を無視することが可能となり、信号の入出力を損失
無く行なうことができるので、システムの誤動作や動作
不良の発生を防止することができる。
【００６７】図６は、本発明の第２の実施形態における
高周波成分を含むベースバンド高速信号と無線系高周波
信号を同時に処理する半導体素子の搭載対応可能なＴＣ
Ｐを示す断面図である。
【００６８】図６に示すように、半導体素子６２に形成
されているベースバンド高速信号用電極６３と無線系高
周波信号用電極６４上に、それぞれバンプ６５が形成さ
れ、ベースバンド高速信号用リード６６および無線系高
周波信号用リード６７に接合されている。ＧＮＤ層６８
は、ポリイミドテープ６９によってベースバンド高速信
号用リード６６および無線系高周波信号用リード６７に
接着され、最後に封止樹脂７０によってＴＣＰ７１とし
て成形されている。
【００６９】ここで、ベースバンド高速信号用リード６
６と無線系高周波信号用リード６７はマイクロストリッ
プ線路構造をなしており、それぞれ所望の特性インピー
ダンスをもつ構成としている。ベースバンド高速信号用
リード６６は外部配線基板上信号線と同一特性インピー
ダンスに構成され、無線系高周波信号用リード６７の特
性インピーダンスは半導体素子６２上の無線系高周波信
号用電極６４の入出力インピーダンスと一致させた構造
としている。無線系高周波部分の外部配線基板上線路と
の整合は、基板と無線系高周波信号用リード６７の接合
直後に形成する。
【００７０】また、このＴＣＰ７１に形成されたベース
バンド高速信号用リード６６および無線系高周波信号用
リード６７は、従来と同様にフォトリソとエッチングを
組み合わせたサブトラクト法や、フォトリソとアディテ
ィブめっき法を組み合わせたアディティブめっき法等で
形成される。また、このＴＣＰ７１は、従来構造のＴＣ
Ｐ１０と同様に、バンプ６５が形成された半導体素子６
２とＴＣＰ７１のベースバンド高速信号用リード６６と
無線系高周波信号用リード６７のインナーリード部を位
置合わせして熱圧着し、その後半導体素子６２と接合部
分を封止樹脂７０で封止する。この後、金型を用いてア
ウターリード部分を所望の部分でカットしてＴＣＰ７１
を完成する。
【００７１】このように、リード部分裏面に導体層を形
成し、無線系高周波信号用リード６７の特性インピーダ
ンスを半導体素子６２に形成された無線系高周波信号用
電極６４の入出力インピーダンスと同一に形成し、無線
系高周波信号用リード６７と外部配線基板上配線と接続
直後に配線基板側に整合回路を形成することによりリー
ド部分の影響を無視して外部配線とのインピーダンス整
合が可能となり信号の入出力を損失無く行なうことがで
き、システムの誤動作または動作不良の発生を防止する
ことができる。また、ベースバンド高速信号系に対して
も、ベースバンド高速信号用リード６６をマイクロスト
リップ線路構造として外部配線基板線路の特性インピー
ダンスと一致させることによりベースバンド高速信号の
入出力損失を小さくすることが可能となり、波形歪みを
抑制できるので、同様にして、システムに誤動作または
動作不良の防止に効果がある。
【００７２】なお、無線系高周波信号用電極６４から無
線系高周波信号用リード６７の外部接点までの距離を、
所望周波数の実効波長の４分の１以下となるような構造
にすることにより、第１の実施形態と同様にして、シス
テムに誤動作または動作不良の防止に効果がある。
【００７３】第２の実施形態では、ベースバンド高速信
号と無線系高周波信号を同時に処理する半導体素子を搭
載する場合を想定したが、ベースバンド信号が高速でな
い場合は、ベースバンド高速信号用リード５５（６６）
の特性インピーダンスは、外部配線基板上配線の特性イ
ンピーダンスと一致させる必要はなく、加工条件、レイ
アウト条件にしたがって自由に設計可能である。
【００７４】図７は、本発明の第２の実施形態における
比較的低周波のベースバンド信号と無線系高周波信号を
同時に処理する半導体素子の搭載対応可能なＴＣＰを示
す平面図である。本実施形態では、ＴＣＰ裏面にはＧＮ
Ｄ層を形成しない構造となっている。
【００７５】図７に示すように、半導体素子７２に形成
されたベースバンド用電極７３、無線系高周波信号用電
極７４に、それぞれバンプ７５が形成され、ポリイミド
テープ７６によって固定されたベースバンド信号用リー
ド７７、無線系高周波信号用リード７８、ＧＮＤリード
７９に、それぞれバンプ７５が位置合わせされて接合さ
れる。その後、封止樹脂８０によって封止され、ＴＣＰ
８１が完成する。ここで、無線系高周波信号用リード７
８はコプレーナーウエーブガイド線路構造をなしてお
り、無線系高周波信号用リード７８の特性インピーダン
スは、半導体素子７２に形成された無線系高周波信号用
電極７４の入出力インピーダンスと一致する構造として
いる。無線系高周波部分の外部配線基板上線路との整合
回路は、半導体素子７２と無線系高周波信号用リード７
８の接合直後に形成する。
【００７６】また、ベースバンド信号用リード７７、無
線系高周波信号用リード７８は、従来と同様にフォトリ
ソとエッチングを組み合わせたサブトラクト法や、フォ
トリソとアディティブめっき法を組み合わせたアディテ
ィブめっき法等で形成される。また、このＴＣＰ８１
は、従来構造のＴＣＰ１０と同様にバンプ７５が形成さ
れた半導体素子７２とＴＣＰ８１のベースバンド信号用
リード７７、無線系高周波信号用リード７８のインナー
リード部が位置合わせされた後、熱圧着され、その後、
半導体素子７２と接合部分が封止樹脂８０で封止され
る。この後、金型によって、アウターリード部分が所望
の部分でカットされてＴＣＰ８１が完成する。
【００７７】このように、高周波信号用リード両側また
は片側部分に接地または電源リードが形成され、コプレ
ナーウエーブガイド線路が構成されることにより、無線
系高周波信号用リード７８の特性インピーダンスが、半
導体素子７２上の無線系高周波信号用電極７４の入出力
インピーダンスと同一に設定され、無線系高周波信号用
リード７８と外部配線基板上配線とがインピーダンス整
合されるために、リード部分の影響を無視して信号の入
出力を損失無く行なうことができ、システムの誤動作ま
たは動作不良の発生を防止することが可能となる。
【００７８】なお、無線系高周波信号用電極７４から無
線系高周波信号用リード７８の外部接点までの距離を、
所望周波数の実効波長の４分の１以下となるような構造
にすることにより、第１の実施形態と同様にして、シス
テムに誤動作または動作不良の防止に効果がある。
【００７９】次に、本発明における第３の実施形態につ
いて、図８〜図１０を用いて説明する。
【００８０】図８は、本発明の第３の実施形態における
比較的低周波のベースバンド信号と無線系高周波信号を
同時に処理する半導体素子の搭載対応可能なＣＳＰを示
す断面図である。
【００８１】図８に示すように、半導体素子８２に形成
されているベースバンド用電極８３と無線系高周波信号
用電極８４に、それぞれバンプ８５が形成され、基材で
ある基板８６に形成されたベースバンド高速信号用リー
ド８７および無線系高周波信号用配線８８に、バンプ８
５がそれぞれ位置合わせされて接合される。その後、封
止樹脂８９によって半導体素子８２が基板８６に固定さ
れ、ＣＳＰが完成する。
【００８２】図８に示すように、バンプ８５の高さと無
線系高周波信号用配線８８の配線長とビアホール９０を
加えた長さが、所望周波数の実効波長の４分の１以下と
なるような構造としている。
【００８３】ＣＳＰでは、バンプ８５が形成された半導
体素子８２と基板８６が、表面同士で対向し、対応する
バンプと基板８６上の電極が位置合わせされ、封止樹脂
８９を間に挟んだ状態で加圧、過熱されることにより、
基板８６に半導体素子８２を搭載した構成となり、基板
８６の裏面に形成された外部電極９１によりマザーボー
ドと電気的に接続される。
【００８４】このように、無線系高周波信号用配線８８
とビアホール９０を加えた長さを所望周波数の４分の１
実効波長以下とすることにより、配線部分の影響を無視
することが可能となり、システムの誤動作または動作不
良の発生を防止することが可能となる。
【００８５】ここでは、ＣＳＰを例に説明したが、ＢＧ
Ａ構成でも同様に、金属細線、基板上の無線系高周波信
号用配線、ビアホールそれぞれの長さを加えた長さを所
望周波数の４分の１実効波長以下とすることにより、配
線部分の影響を無視することが可能となり、システムの
誤動作または動作不良の発生を防止することが可能とな
る。
【００８６】図９は、比較的低周波のベースバンド信号
と無線系高周波信号を同時に処理する半導体素子の搭載
対応可能なＣＳＰを示す平面図である。図９に示すよう
に、半導体素子９２に形成されたベースバンド信号用電
極９３および無線系高周波信号用電極９４にバンプ（図
示せず）が形成され、基板９５に形成されたベースバン
ド信号用配線９６および無線系高周波信号用配線９７
に、バンプがそれぞれ位置合わせされ、その後、封止樹
脂９８によって封止される。また、基板９５の表裏を電
気的に接続するビアホール９９が基板９５に形成され、
ＣＳＰ１００を構成しており、基板９５は内層に電源、
ＧＮＤ層を形成した多層基板構成をしている。また、無
線系高周波信号用配線９７は、半導体素子９２と接合さ
れた部分の直近と、外部配線に分割される。また、半導
体素子９２に形成された無線系高周波信号用電極９４の
入出力インピーダンスと外部配線の特性インピーダンス
とが整合されるコンデンサなどの整合回路１０１を有し
た構成をしている。なお、基板９５の裏面には、外部電
極１０２が形成されていて、マザーボードと電気的に接
続することが可能となる。
【００８７】このように、信号線部分裏面に導体層が形
成され、無線系高周波信号用配線９７と半導体素子９２
の直近との間に整合回路１０１が形成されることによ
り、外部配線とのインピーダンス整合が可能となり、配
線部分の影響を無視することができるので、信号の入出
力を損失無く行なうことが可能となり、システムの誤動
作または動作不良を防止することができる。
【００８８】ここでは、基材として配線基板を用いたＣ
ＳＰを例に説明したが、ＢＧＡ構成でも同様にキャリア
上無線系高周波信号用配線部に整合回路を構成すること
により、外部配線とのインピーダンス整合が可能とな
り、配線部分の影響を無視することができ信号の入出力
を損失無く行なうことができて、システムの誤動作また
は動作不良を防止することが可能である。また、無線系
高周波信号用配線９７には、無線系高周波信号を入出力
する半導体素子９２に形成された無線系高周波信号用電
極９４の入出力インピーダンスと一致した特性インピー
ダンスをもつ線路幅のマイクロストリップ線路またはス
トリップ線路が形成され、無線系高周波部分の外部配線
基板上線路との整合回路１０１は、基板と無線系高周波
信号用配線９７と半導体素子９２の無線系高周波信号用
電極９４との接合直後に、配線基板上に形成される。こ
のような構成とすることにより、信号線部分の影響を無
視して外部配線とのインピーダンス整合が可能となり信
号の入出力を損失無く行なうことができ、システムの誤
動作または動作不良の発生を防止することが可能とな
る。
【００８９】この構成は、ＣＳＰを例に説明したが、Ｂ
ＧＡ構成でも同様に基板上の無線系高周波信号用配線特
性インピーダンスが、無線系高周波信号用パッドの入出
力インピーダンスと一致する構成とし、整合回路がパッ
ケージ接続直後の配線基板上に形成されることにより、
外部配線とのインピーダンス整合が可能となり、配線部
分の影響を無視することができ、信号の入出力を損失無
く行なって、システムの誤動作または動作不良の発生防
止を達成することが可能となる。
【００９０】特に、ベースバンド信号が高速である場合
は、各ベースバンド高速信号に対応する基板上の配線
が、マイクロストリップ線路構造またはストリップ線路
構造として、外部配線基板上配線の特性インピーダンス
と一致することより、矩形信号に損失や歪みのない伝送
を達成することが可能となり、システムの誤動作または
動作不良を防止できる。
【００９１】図１０は、比較的低周波のベースバンド信
号と無線系高周波信号を同時に処理する半導体素子の搭
載対応可能なＣＳＰを示す平面図である。
【００９２】図１０に示すように、半導体素子１０３上
のベースバンド信号用電極１０４および無線系高周波信
号用電極１０５に、バンプ１０６が形成され、基板１０
７に形成されたベースバンド信号用配線１０８、無線系
高周波信号用配線１０９、ＧＮＤ線１１０に、バンプ１
０６が、それぞれ位置合わせされて実装される。その
後、封止樹脂１１１によって、被覆されＣＳＰ１１２が
完成する。なおＧＮＤ線１１０は、無線系高周波信号用
配線１０９の両面に形成されている。基板１０７にはビ
アホール１１３が形成されているので、基板表裏の電気
的な接続が可能であり、また、基板１０７の裏面に形成
された外部電極１１４（図示せず）によってマザーボー
ドとの電気的な接続も可能となる。なお、基板１０７
は、内層に電源、ＧＮＤ層を形成した多層基板構成とな
っている。無線系高周波信号用配線１０９は、半導体素
子１０３上の無線系高周波信号用電極１０５の入出力イ
ンピーダンスと一致する特性インピーダンスに設定さ
れ、外部配線基板上配線との整合回路は、外部基板と接
続した直後の外部基板上に形成される。このような構成
にすることにより、外部配線とのインピーダンス整合が
可能となり、配線部分の影響を無視することができ、信
号の入出力を損失無く行なうことができるので、システ
ムの誤動作または動作不良を防止することが可能とな
る。
【００９３】なお、第３の実施形態においても、バンプ
１０６の高さと無線系高周波信号用配線１０９を加えた
長さが、所望周波数の実効波長の４分の１以下となるよ
うな構造にすることにより、第１の実施形態と同様にし
て、システムに誤動作または動作不良の防止に効果があ
る。
【００９４】
【発明の効果】以上のように、比較的低周波のベースバ
ンド信号と無線系高周波信号を同時に処理する半導体素
子が搭載されるパッケージの無線系高周波信号を伝送す
る配線の長さを、所望周波数の実効波長の４分の１以下
とする構造と、この部分に整合回路を設ける構造、さら
に、この部分の配線の特性インピーダンスを半導体素子
の無線系高周波信号用電極の入出力インピーダンスに一
致させた構造にすることで入出力信号の減衰、歪みを防
止することができ、システムの誤動作ならびに動作不良
を防止することができる。
【００９５】また、ベースバンド信号伝送が高速を要求
される場合は、ベースバンド高速信号の入出力する部分
の配線の特性インピーダンスが、外部配線基板配線の特
性インピーダンスと一致する構造を用いることにより、
ベースバンド高速信号の入出力信号の減衰、歪みを防止
することができ、システムの誤動作ならびに動作不良の
発生を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体装置を
示す断面図
【図２】本発明の第１の実施形態における半導体装置を
示す平面図
【図３】本発明の第１の実施形態における半導体装置の
製造プロセス図
【図４】本発明の第２の実施形態における半導体装置を
示す断面図
【図５】本発明の第２の実施形態における半導体装置を
示す平面図
【図６】本発明の第２の実施形態における半導体装置を
示す断面図
【図７】本発明の第２の実施形態における半導体装置を
示す平面図
【図８】本発明の第３の実施形態における半導体装置を
示す断面図
【図９】本発明の第３の実施形態における半導体装置を
示す平面図
【図１０】本発明の第３の実施形態における半導体装置
を示す平面図
【図１１】従来の半導体装置を示す断面図
【図１２】従来の半導体装置を示す平面図
【図１３】従来の半導体装置を示す断面図
【図１４】従来の半導体装置を示す断面図
【図１５】従来の半導体装置を示す断面図
【図１６】従来の半導体装置を示す断面図
【符号の説明】
１ 半導体素子 ２ ＱＦＰ ３ リードフレーム ４ 金属細線 ５ 電極 ６ 封止樹脂 ７ インナーリード部 ８ アウターリード部 ９ 半導体素子 １０ ＴＣＰ １１ リード １２ バンプ １３ 電極 １４ ポリイミドテープ １５ 封止樹脂 １６ インナーリード部 １７ アウターリード部 １８ ＧＮＤ層 １９ 半導体素子 ２０ 基板 ２１ 金属細線 ２２ 電極 ２３ 表層配線 ２４ 封止樹脂 ２５ ビアホール ２６ 裏面配線 ２７ はんだボール ２８ ＧＮＤ層 ２９ 電源層 ３０ めっきスタブ ３１ ソルダレジスト ３２ 半導体素子 ３３ 基板 ３４ 表層配線 ３５ バンプ ３６ 外部電極 ３７ ビアホール ３８ 裏面配線 ３９ ＧＮＤ層 ４０ 電源層 ４１ 封止樹脂 ４２ 半導体素子 ４３ ダイパッド ４４ 無線系高周波信号用電極 ４５ 無線系高周波信号用リード ４６ ベースバンド信号用電極 ４７ ベースバンド信号用リード ４８ 金属細線 ４９ 封止樹脂 ５０ リードフレーム ５１ 半導体素子 ５２ ベースバンド高速信号用電極 ５３ 無線系高周波信号用電極 ５４ バンプ ５５ ベースバンド高速信号用リード ５６ 無線系高周波信号用リード ５７ 封止樹脂 ５８ 整合回路 ５９ ＴＣＰ ６０ ポリイミドテープ ６１ ＧＮＤ層 ６２ 半導体素子 ６３ ベースバンド高速信号用電極 ６４ 無線系高周波信号用電極 ６５ バンプ ６６ ベースバンド高速信号用リード ６７ 無線系高周波信号用リード ６８ ＧＮＤ層 ６９ ポリイミドテープ ７０ 封止樹脂 ７１ ＴＣＰ ７２ 半導体素子 ７３ ベースバンド用電極 ７４ 無線系高周波信号用電極 ７５ バンプ ７６ ポリイミドテープ ７７ ベースバンド信号用リード ７８ 無線系高周波信号用リード ７９ ＧＮＤリード ８０ 封止樹脂 ８１ ＴＣＰ ８２ 半導体素子 ８３ ベースバンド用電極 ８４ 無線系高周波信号用電極 ８５ バンプ ８６ 基板 ８７ ベースバンド信号用リード ８８ 無線系高周波信号用配線 ８９ 封止樹脂 ９０ ビアホール ９１ 外部電極 ９２ 半導体素子 ９３ ベースバンド信号用電極 ９４ 無線系高周波信号用電極 ９５ 基板 ９６ ベースバンド信号用配線 ９７ 無線系高周波信号用配線 ９８ 封止樹脂 ９９ ビアホール １００ ＣＳＰ １０１ 整合回路 １０２ 外部電極 １０３ 半導体素子 １０４ ベースバンド信号用電極 １０５ 無線系高周波信号用電極 １０６ バンプ １０７ 基板 １０８ ベースバンド信号用配線 １０９ 無線系高周波信号用配線 １１０ ＧＮＤ線 １１１ 封止樹脂 １１２ ＣＳＰ １１３ ビアホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 影山 精一 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 下石坂 望 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 石川 和弘 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 川端 毅 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 野村 徹 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F044 AA01 MM21 MM46 5F067 AA00 AB03 BA00 DC20

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 電気的な矩形波信号および高周波信号が
    通過する電極が形成されている半導体素子と、前記半導
    体素子を搭載し、前記半導体素子および外部との電気的
    な信号が通過する配線が形成された基材を備えた半導体
    装置であって、前記高周波信号を伝送する配線長の長さ
    が、前記高周波信号の波長の４分の１以下であることを
    特徴とする半導体装置。
  2. 【請求項２】 電気的な矩形波信号および高周波信号が
    通過する電極が形成されている半導体素子と、前記半導
    体素子を搭載し、前記半導体素子および外部との電気的
    な信号が通過する配線が形成された基材を備えた半導体
    装置であって、前記半導体素子に形成された前記高周波
    信号が通過する電極と、前記基板に形成された配線とを
    インピーダンス整合する整合回路を、前記高周波信号を
    入出力する前記配線部分に備えることを特徴とする半導
    体装置。
  3. 【請求項３】 電気的な矩形波信号および高周波信号が
    通過する電極が形成されている半導体素子と、前記半導
    体素子を搭載し、前記半導体素子および外部との電気的
    な信号が通過する配線が形成された基材を備えた半導体
    装置であって、前記高周波信号を入出力する半導体素子
    の入出力インピーダンスと同一のインピーダンスである
    配線部を前記基材に備えることを特徴とする半導体装
    置。
  4. 【請求項４】 外部と電気的な導通をする外部接点を有
    した配線と、前記配線と接続した電極を有した基材に対
    して、電気的な矩形波信号および高周波信号が通過する
    電極を有した半導体素子を搭載するとともに、前記基材
    の電極と前記半導体素子の電極とを接続部材で電気的に
    接続する工程と、前記基材の電極と前記半導体素子の外
    囲領域を封止樹脂で封止する工程とよりなる半導体装置
    の製造方法であって、前記基材の電極と前記半導体素子
    の電極とを接続部材で電気的に接続する工程では、前記
    半導体素子の電極と接続した接続部材から前記基材の配
    線の外部接点までの距離を、前記高周波信号の４分の１
    以下の長さとなるような長さを有して接続することを特
    徴とする半導体装置の製造方法。
  5. 【請求項５】 電気的な矩形波信号および高周波信号が
    通過する電極を有した半導体素子を搭載するリードフレ
    ームを備えた半導体装置であって、前記半導体素子の電
    極と前記リードフレームのインナーリード部を電気的に
    接続する金属細線を備え、前記金属細線の長さを含む前
    記半導体素子の電極から前記リードフレームの外部接点
    までの距離が、前記高周波信号の波長の４分の１以下で
    あることを特徴とする半導体装置。
  6. 【請求項６】 電気的な矩形波信号および高周波信号が
    通過する電極が形成されている半導体素子と、前記半導
    体素子を搭載するリードフレームを備えた半導体装置で
    あって、前記半導体素子に形成された前記高周波信号が
    通過する電極と、前記高周波信号が通過するリードとを
    インピーダンス整合する整合回路を、前記高周波信号を
    入出力する前記リード部に備えることを特徴とする半導
    体装置。
  7. 【請求項７】 電気的な矩形波信号および高周波信号が
    通過する電極が形成されている半導体素子と、前記半導
    体素子を搭載するリードフレームを備えた半導体装置で
    あって、前記高周波信号を入出力する半導体素子の入出
    力インピーダンスと同一のインピーダンスであるリード
    を前記リードフレームに備えることを特徴とする半導体
    装置。
  8. 【請求項８】 電気的な矩形波信号および高周波信号が
    通過する電極を有した半導体素子をリードフレームに搭
    載してダイボンディングする工程と、前記半導体素子の
    電極と前記リードフレームのインナーリード部とを金属
    細線で電気的に接続する工程と、前記半導体素子と前記
    金属細線の領域を封止樹脂で封止する工程とよりなる半
    導体装置の製造方法であって、前記半導体素子の電極と
    前記リードフレームのインナーリード部とを金属細線で
    電気的に接続する工程では、前記半導体素子の電極から
    前記リードフレームの外部接点までの距離を、前記高周
    波信号の４分の１以下の長さとなるような長さを有して
    接続することを特徴とする半導体装置の製造方法。
  9. 【請求項９】 電気的な矩形波信号および高周波信号が
    通過する電極が形成されている半導体素子と、前記半導
    体素子を搭載するリードを固定するキャリアテープと、
    前記半導体素子の電極に突起電極を備えた半導体装置で
    あって、前記半導体素子の電極からリードの外部接点ま
    での長さが、前記高周波信号の波長の４分の１以下であ
    ることを特徴とする半導体装置。
  10. 【請求項１０】 電気的な矩形波信号および高周波信号
    が通過する電極が形成されている半導体素子と、前記半
    導体素子を搭載するリードを固定するキャリアテープを
    備えた半導体装置であって、前記半導体素子に形成され
    た前記高周波信号が通過する電極と、前記キャリアテー
    プに固定されたリードとをインピーダンス整合する整合
    回路を、前記高周波信号を入出力する前記配線部分に備
    えることを特徴とする半導体装置。
  11. 【請求項１１】 電気的な矩形波信号および高周波信号
    が通過する電極が形成されている半導体素子と、前記半
    導体素子を搭載するリードを固定するキャリアテープを
    備えた半導体装置であって、前記高周波信号を入出力す
    る半導体素子の入出力インピーダンスと同一のインピー
    ダンスであるリードを前記キャリアテープに備えること
    を特徴とする半導体装置。
  12. 【請求項１２】 電気的な矩形波信号および高周波信号
    が通過する電極を有した半導体素子をキャリアテープに
    固定されたリードに位置合わせして搭載するとともに、
    前記リードと前記半導体素子の電極とを接続部材で電気
    的に接続する工程と、前記リードと前記半導体素子の外
    囲領域を封止樹脂で封止する工程とよりなる半導体装置
    の製造方法であって、前記リードと前記半導体素子の電
    極とを接続部材で電気的に接続する工程では、前記半導
    体素子の電極と接続した接続部材から前記リードの外部
    接点までの距離を、前記高周波信号の４分の１以下の長
    さとなるような長さを有して接続することを特徴とする
    半導体装置の製造方法。
  13. 【請求項１３】 電気的な矩形波信号および高周波信号
    が通過する電極が形成されている半導体素子と、前記半
    導体素子を搭載し、前記半導体素子および外部との電気
    的な信号が通過する配線が形成された配線基板を備えた
    半導体装置であって、前記高周波信号を伝送する配線長
    の長さが、前記高周波信号の波長の４分の１以下である
    ことを特徴とする半導体装置。
  14. 【請求項１４】 電気的な矩形波信号および高周波信号
    が通過する電極が形成されている半導体素子と、前記半
    導体素子を搭載し、前記半導体素子および外部との電気
    的な信号が通過する配線が形成された配線基板を備えた
    半導体装置であって、前記半導体素子に形成された前記
    高周波信号が通過する電極と、前記配線基板に形成され
    た配線とをインピーダンス整合する整合回路を、前記高
    周波信号を入出力する前記配線部分に備えることを特徴
    とする半導体装置。
  15. 【請求項１５】 電気的な矩形波信号および高周波信号
    が通過する電極が形成されている半導体素子と、前記半
    導体素子を搭載し、前記半導体素子および外部との電気
    的な信号が通過する配線が形成された配線基板を備えた
    半導体装置であって、前記高周波信号を入出力する半導
    体素子の入出力インピーダンスと同一のインピーダンス
    である配線部を前記配線基板に備えることを特徴とする
    半導体装置。
  16. 【請求項１６】 外部と電気的な導通をする外部接点を
    有した配線と、前記配線と接続した電極を有した配線基
    板に対して、電気的な矩形波信号および高周波信号が通
    過する電極を有した半導体素子を搭載するとともに、前
    記配線基板の電極と前記半導体素子の電極とを接続部材
    で電気的に接続する工程と、前記配線基板の電極と前記
    半導体素子の外囲領域を封止樹脂で封止する工程とより
    なる半導体装置の製造方法であって、前記配線基板の電
    極と前記半導体素子の電極とを接続部材で電気的に接続
    する工程では、前記半導体素子の電極と接続した接続部
    材から前記配線基板の配線の外部接点までの距離を、前
    記高周波信号の４分の１以下の長さとなるような長さを
    有して接続することを特徴とする半導体装置の製造方
    法。
JP2000058460A 2000-03-03 2000-03-03 半導体装置およびその製造方法 Pending JP2001250849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000058460A JP2001250849A (ja) 2000-03-03 2000-03-03 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000058460A JP2001250849A (ja) 2000-03-03 2000-03-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001250849A true JP2001250849A (ja) 2001-09-14

Family

ID=18579053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000058460A Pending JP2001250849A (ja) 2000-03-03 2000-03-03 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001250849A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155176A (ja) * 2010-01-28 2011-08-11 Renesas Electronics Corp 配線構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155176A (ja) * 2010-01-28 2011-08-11 Renesas Electronics Corp 配線構造

Similar Documents

Publication Publication Date Title
JP3976473B2 (ja) 高周波回路及びそれを用いたモジュール、通信機
US5977631A (en) Semiconductor device including a semiconductor package with electromagnetic coupling slots
CN110556365B (zh) 用于集成电路晶片的匹配电路
KR20040030604A (ko) 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지
TWI594380B (zh) 封裝結構及三維封裝結構
US5852391A (en) Microwave/millimeter-wave functional module package
US7613009B2 (en) Electrical transition for an RF component
JP4190111B2 (ja) 高周波モジュール
JP4616968B2 (ja) インターポーザを使用した高周波用半導体装置
JP3420913B2 (ja) 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
US5977617A (en) Semiconductor device having multilayer film carrier
JP2003218472A (ja) モジュールおよび表面実装モジュール
JP2001250849A (ja) 半導体装置およびその製造方法
JP2002026177A (ja) 半導体装置
JP3998562B2 (ja) 半導体装置
JP2008263360A (ja) 高周波基板装置
JP6352839B2 (ja) 高周波パッケージ
JP2003243439A (ja) 半導体装置およびその製造方法
JP3833426B2 (ja) 高周波用配線基板
JP2661570B2 (ja) 高周波装置
JP3170017B2 (ja) 半導体装置
JP2007235149A (ja) 半導体装置および電子装置
US20030094694A1 (en) High frequency ic package, high frequency unit using high frequency ic package, and manufacturing method thereof
WO2006019336A2 (en) Impedance controlled interconnect substrate and package for high-frequency electronic device
JP2000151222A (ja) 高周波モジュール