JP3776598B2 - 高周波パッケージ - Google Patents
高周波パッケージ Download PDFInfo
- Publication number
- JP3776598B2 JP3776598B2 JP20886298A JP20886298A JP3776598B2 JP 3776598 B2 JP3776598 B2 JP 3776598B2 JP 20886298 A JP20886298 A JP 20886298A JP 20886298 A JP20886298 A JP 20886298A JP 3776598 B2 JP3776598 B2 JP 3776598B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency signal
- signal transmission
- line
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高速または高周波帯で動作する半導体装置を実装する高周波パッケージに関する。
【０００２】
【従来の技術】
近年、情報伝達のパーソナル化、無線化が進んでおり、無線に使用される電波はすでに周波数帯が１〜３０ＧＨｚであるマイクロ波の領域まで利用されている。さらに今後は周波数帯が３０〜３００ＧＨｚであるミリ波の領域の利用が検討され、３０ＧＨｚ以上で動作する半導体素子も数多く出現している。このため、高周波半導体素子を搭載する高周波用パッケージにおいても高周波用半導体素子が有する性能を最大限まで引き出すことが求められている。
【０００３】
しかし、数１０ＧＨｚ以上の信号が伝搬する場合、これまでのパッケージでは考慮する必要がなかった高周波用配線パターンと比較的低周波の信号が伝搬する制御用配線パターンとが電磁界的な結合（カップリング）を発生することで高周波信号線の伝送特性が劣化したり、誤動作を引き起こしたりするという問題が発生している。従来の高周波パッケージはこのような影響を避けるために、高周波信号用配線パターンとバイアスまたは制御用信号を供給する制御用配線パターンとの間隔を大きくして配置したり、分離して配置することでカップリングの発生を防止していたが、カップリングの発生を完全に防止することは不可能であった。また近年においてはパッケージの小型化も求められ、高周波信号用配線パターンと制御用配線パターンとの間隔をこれまで以上に大きくすることは困難である。そこで特開平４−３３６７０２号公報に開示されているように、高周波用配線パターンをコプレナ線路で構成する高周波パッケージが提案されている。
【０００４】
特開平４−３３６７０２号公報に開示される高周波パッケージによると、高周波信号用配線パターンをコプレナ線路で構成することにより、高周波信号用配線パターンと制御配線パターンとがカップリングを発生することを防止しようとしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、高周波信号用配線パターンをコプレナ線路で形成すると、接続される高周波用半導体素子の高周波信号用パッドの両側にグランド端子が存在しない場合、コプレナ線路で形成した高周波信号線と高周波半導体素子における高周波信号用パッドとの接続部分におけるモード不整合のため、高周波用信号線の伝送特性が劣化するという問題があった。
【０００６】
また、高周波用信号線の伝送特性が劣化を防止するための対策として高周波半導体素子の高周波信号用パッドの両側にグランドパッドを形成すると、半導体素子自体のサイズが大きくなってしまうという問題があった。
【０００７】
そこで本発明の目的は、高周波伝送特性の劣化を抑制する高周波パッケージを提供することにある。
また本発明の別の目的は、高周波半導体素子およびパッケージを小型化し、実装面積を小さくすることが可能な高周波パッケージを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の請求項１に記載の高周波パッケージによると、高周波信号伝送用配線パターンをマイクロストリップ線路で構成することにより高周波部品と高周波信号伝送用配線との接続部でのモード不整合の発生を防止している。さらに制御用配線パターンをコプレナ線路またはグランデッドコプレナ線路で構成することにより高周波信号伝送用配線と制御用配線とのカップリングを除去することで、高周波信号伝送用配線から不要な高周波成分の発生を防止するのではなく、不要な高周波成分が制御用配線に進入することを防止している。したがって、高周波部品と高周波信号伝送用配線との接続部分でモード不整合の発生を防止し、高周波信号伝送用配線と制御用配線との不要なカップリングを除去することができるので、良好な伝送特性を持つ高周波パッケージを得ることができる。
【０００９】
本発明の請求項２に記載の高周波パッケージによると、内部高周波信号伝送線路と外部高周波信号伝送線路とを電気的にビアホールで接続し、内部制御信号伝送線路と外部制御信号伝送線路とを電気的にビアホールに接続することにより、高周波パッケージの高周波部品を搭載する側の面と反対側の面に外部高周波信号伝送線路と外部制御信号伝送線路を配置することができる。したがって、各信号伝送線路の実装側の端部と高周波部品とが同一平面上に配置される場合、実装基板側の加工なしに実装基板の表面と同一平面上に高周波パッケージを実装することが可能となり、高周波パッケージの実装を容易に行うことができる。また、高周波部品に封止用のキャップを取り付ける場合、キャップが高周波パッケージの配線に触れることがないので、キャップの取り付けを容易に行うことができる。
【００１０】
本発明の請求項３に記載の高周波パッケージによると、金属製のリードを取り付けることで、高周波パッケージを容易に実装基板へ取り付けることができる。
本発明の請求項４に記載の高周波パッケージによると、半田ボール設置することで、高周波パッケージの実装面積を減少させることができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を示す複数の実施例を図面に基づいて詳細に説明する。
（第１実施例）
本発明の第１実施例による高周波パッケージを図１および図２に示す。
図１に示すように、パッケージ基板としての誘電体基板１の中央に凹部が設けられ、半導体素子６などの高周波部品の装架部７を形成し、この装架部７に半導体素子６が配置される。誘電体基板１の表面上にグランド用パターン５と、所定の線路幅を有する高周波用信号線２と、所定の線路幅およびグランド用パターン５と所定の間隔を有する制御用信号線３が形成されている。誘電体基板１の裏面には図２に示すようにグランド用パターン５が形成されている。さらに、表面と裏面のグランド用パターン５を電気的に接続するためにビアホール８が形成されている。裏面のグランド用パターン５と高周波用信号線２により高周波信号伝送線路としてマイクロストリップ線路を形成している。さらに、表面および裏面のグランド用パターン５と制御用信号線３により制御信号伝送線路としてコプレナ線路を形成している。高周波用信号線２の半導体素子６側の端は、半導体素子６の高周波信号用パッド９とワイヤ４などで接続され、制御用信号線３の半導体素子６側の端は、半導体素子６の制御信号用パッドとワイヤ４などで接続される。半導体素子６は、図示しない樹脂あるいは金属製のキャップなどで封止される。
【００１２】
第１実施例の高周波パッケージの高周波用信号線２を形成しているマイクロストリップ線路においては、ワイヤ４などの接続部における高周波的なモード不整合の発生を防止するため、線路幅を１００〜２００μｍ、線路高を１０〜１５μｍ、誘電体基板１の基板の厚さを２５０μｍとすることで、高周波伝送特性の劣化を抑制している。
【００１３】
また、上述のように線路幅を小さくすると、高周波信号線２としてのマイクロストリップ線路を構成している接地導体を中心導体に近接させる必要がある。このため、第１実施例においては、誘電体基板１と接地導体とを積層し、誘電体基板１の中間に接地導体を挟みこむように配置することで、接地導体と中心導体とを近接させ、インピーダンス特性を維持している。
さらに、誘電体基板１の中間に接地導体を配置することで、高周波パッケージ自体の強度を向上させることができる。
【００１４】
図１に示す第１実施例の高周波パッケージの比較例として従来の高周波パッケージを図１１に示す。図１１では図１に示す第１実施例と実質的に同一構成部分には同一符号を付す。従来の高周波パッケージは高周波用信号線２をコプレナ線路で構成することにより、高周波信号線２と制御用信号線とがカップリングを発生することを防止している。
【００１５】
次に、従来の高周波パッケージにおける高周波信号線の伝送特性と、第１実施例の高周波パッケージにおける高周波用信号線の伝送特性を図１０に示す。両高周波パッケージともに誘電体基板２はアルミナとし、高周波用信号線２、制御用信号線３、グランド用パターン５およびビアホール８はタングステンで形成し、表裏面の配線およびグランド用パターンには金メッキを施した。図１０から明らかなように、従来の高周波パッケージは４３ＧＨｚ付近でモード不整合による伝送特性の劣化が見られるが、本発明による第１実施例ではこの伝送特性の劣化が４３ＧＨｚ以上でも見られず、図示していないが５０ＧＨｚまで良好な伝送特性を得ることができた。
【００１６】
（第２実施例）
本発明の第２の実施例による高周波パッケージを図３、図４および図５に示す。第１実施例と実質的に同一構成部分には同一符号を付す。
図３に示すように、誘導体基板１の表面上にグランド用パターン５と、所定の線路幅を有する内側高周波用信号線１１と、所定の線路幅およびグランド用パターン５と所定の間隔を有する内側制御用信号線１２が形成されている。また、図４に示すように、誘電体基板の裏面上にはグランド用パターン５と、所定の間隔を有する内側制御用信号線１２が形成されている。
【００１７】
さらに図５に示すように、内側高周波用信号線１１と外側高周波用信号線１３、内側制御用信号線１２と外側制御用信号線１４、表面と裏面のグランド用パターン５は、それぞれビアホール８により電気的に接続されている。半導体素子６は封止用キャップ１５により封止されている。表面の内側高周波用信号線１１と裏面のグランド用パターン５および裏面の外側高周波用信号線１３と表面のグランド用パターン５がそれぞれ高周波信号伝送線路としてマイクロストリップ線路を形成し、表面および裏面のグランド用パターン５と内側制御用信号線１２および表面および裏面のグランド用パターン５と外側制御用信号線１４により制御信号伝送線路としてコプレナ線路を形成している。
【００１８】
第２実施例の高周波パッケージの高周波用信号線を形成しているマイクロストリップ線路においても、第１実施例と同様にワイヤ４などの接続部における高周波的なモード不整合の発生を防止するため、線路幅を１００〜２００μｍ、線路高を１０〜１５μｍ、誘電体基板１の基板の厚さを２５０μｍとすることで、高周波伝送特性の劣化を抑制している。
【００１９】
また、第２実施例においても第１実施例と同様に、誘電体基板１と接地導体とを積層し、誘電体基板１の中間に接地導体を挟みこむように配置することで、接地導体と中心導体とを近接させ、インピーダンス特性を維持している。
さらに、誘電体基板１の中間に接地導体を配置することで、高周波パッケージ自体の強度を向上させている。
【００２０】
次に、上記の構成の高周波パッケージにおける動作について図３〜図５を用いて説明する。
外側高周波用信号線１３に入力された高周波信号はビアホール８を通して内側高周波用信号線１１にマイクロストリップ伝搬モードとして伝送される。さらにこの高周波信号はワイヤ４を介して例えばＧａＡｓやＳｉなどの半導体素子６の高周波信号用パッド９に伝送され、半導体素子６が外部からの高周波信号を受ける。このとき、マイクロストリップ伝搬モードで伝送された高周波信号は半導体素子６と内側高周波用信号線１１の接続部においてモード不整合を起こすことなく伝搬される。
【００２１】
（第３実施例）
本発明の第３の実施例による高周波パッケージを図６および図７に示す。第２実施例と実質的に同一構成部分には同一符号を付す。
第３実施例においては、外側高周波用信号線１３と外側制御用信号線１４の端部に、実装用の金属リードとしての外部リード１６を設けており、実装基板への搭載が容易になる。
【００２２】
（第４実施例）
本発明の第４の実施例による高周波パッケージを図８および図９に示す。第２実施例と実質的に同一構成部分には同一符号を付す。
第４実施例においては、外側高周波用信号線１３と外側制御用信号線１４の端部に実装用の金属ボールとしての半田ボールを設けており、高周波パッケージの実装面積を減少させることができる。
【００２３】
なお、上記の複数の実施例では誘電体基板の一辺につき１本の高周波用信号線を有する場合について述べたが、多端子半導体素子に対応させて２対以上の高周波用信号線を配置する構造としても同様の効果を得ることができる。
【００２４】
また、上記の複数の実施例では制御用信号線を一辺につき３対としたが、本発明はこれに限定したものではない。また、上記の複数の実施例では誘電体基板の表面および裏面のグランド用パターンを電気的に接続するためにビアホールを用いているが、スルーホールを用いて接続しても同様の効果を得ることができる。また、上記の複数の実施例では誘電体基板にアルミナを使用したが、誘電体基板として他のセラミック材料あるいは樹脂系材料を用いても同様の効果を得ることができ、配線やビアホール、スルーホール、グランド用パターンはタングステンに限らずＣｕ、Ａｕ、Ａｇ、Ａｌなどの金属およびその他の導電性物質でも同様の効果を得ることができる。さらに、上記の複数の実施例では半導体素子と高周波パッケージをワイヤによって接続しているが、これを半田バンプによって接続してもよく、ワイヤによる接続に限ったものではない。
【００２５】
以上説明したように本発明の高周波パッケージによると、高周波用信号線をマイクロストリップ線路で構成することにより、高周波パッケージと半導体素子との接続部でのモード不整合を起こすことなく良好な伝送特性を得ることができる。さらに、制御用信号線をコプレナ線路で構成することにより、高周波信号線との不要な電磁界的な結合を防止することができる。したがって、全体として良好な高周波装置を得ることができる。
【００２６】
また、本発明の形態を取ることにより、半導体素子側の信号用パッドの両側にグランド用パッドを形成する必要がなくなるため、半導体素子自体が小型化することが可能であり、さらに小型化した半導体素子を含めた高周波パッケージ全体を小型化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施例による高周波パッケージの構成を模式的に示した平面図である。
【図２】本発明の第１実施例による高周波パッケージの構成を模式的に示した底面図である。
【図３】本発明の第２実施例による高周波パッケージの構成を模式的に示した平面図である。
【図４】本発明の第２実施例による高周波パッケージの構成を模式的に示した底面図である。
【図５】本発明の第２実施例による高周波パッケージを図３のＶ−Ｖ線で切断した断面図である。
【図６】本発明の第３実施例による高周波パッケージの構成を模式的に示した底面図である。
【図７】本発明の第３実施例による高周波パッケージを図６のVII−VII線で切断した断面図である。
【図８】本発明の第４実施例による高周波パッケージの構成を模式的に示した底面図である。
【図９】本発明の第４実施例による高周波パッケージを図８のIX−IX線で切断した断面図である。
【図１０】従来の高周波パッケージと本発明の実施例による高周波パッケージによる高周波用信号線の伝送特性を示すグラフである。
【図１１】従来の高周波パッケージの構成を模式的に示した平面図である。
【符号の説明】
１ 誘電体基板（パッケージ基板）
２ 高周波用信号線（高周波信号伝送用配線パターン）
３ 制御用信号線（制御用配線パターン）
４ ワイヤ
５ グランド用パターン
６ 半導体素子（高周波部品）
７ 装架部
８ ビアホール
９ 高周波信号用パッド
１０ 制御信号用パッド
１１ 内側高周波用信号線（内部高周波用信号線）
１２ 内側制御用信号線（内部制御用信号線）
１３ 外側高周波用信号線（外部高周波用信号線）
１４ 外側制御用信号線（外部制御用信号線）
１５ 封止用キャップ
１６ 外部リード（金属リード）
１７ 半田ボール（金属ボール）
【発明の属する技術分野】
本発明は、高速または高周波帯で動作する半導体装置を実装する高周波パッケージに関する。
【０００２】
【従来の技術】
近年、情報伝達のパーソナル化、無線化が進んでおり、無線に使用される電波はすでに周波数帯が１〜３０ＧＨｚであるマイクロ波の領域まで利用されている。さらに今後は周波数帯が３０〜３００ＧＨｚであるミリ波の領域の利用が検討され、３０ＧＨｚ以上で動作する半導体素子も数多く出現している。このため、高周波半導体素子を搭載する高周波用パッケージにおいても高周波用半導体素子が有する性能を最大限まで引き出すことが求められている。
【０００３】
しかし、数１０ＧＨｚ以上の信号が伝搬する場合、これまでのパッケージでは考慮する必要がなかった高周波用配線パターンと比較的低周波の信号が伝搬する制御用配線パターンとが電磁界的な結合（カップリング）を発生することで高周波信号線の伝送特性が劣化したり、誤動作を引き起こしたりするという問題が発生している。従来の高周波パッケージはこのような影響を避けるために、高周波信号用配線パターンとバイアスまたは制御用信号を供給する制御用配線パターンとの間隔を大きくして配置したり、分離して配置することでカップリングの発生を防止していたが、カップリングの発生を完全に防止することは不可能であった。また近年においてはパッケージの小型化も求められ、高周波信号用配線パターンと制御用配線パターンとの間隔をこれまで以上に大きくすることは困難である。そこで特開平４−３３６７０２号公報に開示されているように、高周波用配線パターンをコプレナ線路で構成する高周波パッケージが提案されている。
【０００４】
特開平４−３３６７０２号公報に開示される高周波パッケージによると、高周波信号用配線パターンをコプレナ線路で構成することにより、高周波信号用配線パターンと制御配線パターンとがカップリングを発生することを防止しようとしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、高周波信号用配線パターンをコプレナ線路で形成すると、接続される高周波用半導体素子の高周波信号用パッドの両側にグランド端子が存在しない場合、コプレナ線路で形成した高周波信号線と高周波半導体素子における高周波信号用パッドとの接続部分におけるモード不整合のため、高周波用信号線の伝送特性が劣化するという問題があった。
【０００６】
また、高周波用信号線の伝送特性が劣化を防止するための対策として高周波半導体素子の高周波信号用パッドの両側にグランドパッドを形成すると、半導体素子自体のサイズが大きくなってしまうという問題があった。
【０００７】
そこで本発明の目的は、高周波伝送特性の劣化を抑制する高周波パッケージを提供することにある。
また本発明の別の目的は、高周波半導体素子およびパッケージを小型化し、実装面積を小さくすることが可能な高周波パッケージを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の請求項１に記載の高周波パッケージによると、高周波信号伝送用配線パターンをマイクロストリップ線路で構成することにより高周波部品と高周波信号伝送用配線との接続部でのモード不整合の発生を防止している。さらに制御用配線パターンをコプレナ線路またはグランデッドコプレナ線路で構成することにより高周波信号伝送用配線と制御用配線とのカップリングを除去することで、高周波信号伝送用配線から不要な高周波成分の発生を防止するのではなく、不要な高周波成分が制御用配線に進入することを防止している。したがって、高周波部品と高周波信号伝送用配線との接続部分でモード不整合の発生を防止し、高周波信号伝送用配線と制御用配線との不要なカップリングを除去することができるので、良好な伝送特性を持つ高周波パッケージを得ることができる。
【０００９】
本発明の請求項２に記載の高周波パッケージによると、内部高周波信号伝送線路と外部高周波信号伝送線路とを電気的にビアホールで接続し、内部制御信号伝送線路と外部制御信号伝送線路とを電気的にビアホールに接続することにより、高周波パッケージの高周波部品を搭載する側の面と反対側の面に外部高周波信号伝送線路と外部制御信号伝送線路を配置することができる。したがって、各信号伝送線路の実装側の端部と高周波部品とが同一平面上に配置される場合、実装基板側の加工なしに実装基板の表面と同一平面上に高周波パッケージを実装することが可能となり、高周波パッケージの実装を容易に行うことができる。また、高周波部品に封止用のキャップを取り付ける場合、キャップが高周波パッケージの配線に触れることがないので、キャップの取り付けを容易に行うことができる。
【００１０】
本発明の請求項３に記載の高周波パッケージによると、金属製のリードを取り付けることで、高周波パッケージを容易に実装基板へ取り付けることができる。
本発明の請求項４に記載の高周波パッケージによると、半田ボール設置することで、高周波パッケージの実装面積を減少させることができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を示す複数の実施例を図面に基づいて詳細に説明する。
（第１実施例）
本発明の第１実施例による高周波パッケージを図１および図２に示す。
図１に示すように、パッケージ基板としての誘電体基板１の中央に凹部が設けられ、半導体素子６などの高周波部品の装架部７を形成し、この装架部７に半導体素子６が配置される。誘電体基板１の表面上にグランド用パターン５と、所定の線路幅を有する高周波用信号線２と、所定の線路幅およびグランド用パターン５と所定の間隔を有する制御用信号線３が形成されている。誘電体基板１の裏面には図２に示すようにグランド用パターン５が形成されている。さらに、表面と裏面のグランド用パターン５を電気的に接続するためにビアホール８が形成されている。裏面のグランド用パターン５と高周波用信号線２により高周波信号伝送線路としてマイクロストリップ線路を形成している。さらに、表面および裏面のグランド用パターン５と制御用信号線３により制御信号伝送線路としてコプレナ線路を形成している。高周波用信号線２の半導体素子６側の端は、半導体素子６の高周波信号用パッド９とワイヤ４などで接続され、制御用信号線３の半導体素子６側の端は、半導体素子６の制御信号用パッドとワイヤ４などで接続される。半導体素子６は、図示しない樹脂あるいは金属製のキャップなどで封止される。
【００１２】
第１実施例の高周波パッケージの高周波用信号線２を形成しているマイクロストリップ線路においては、ワイヤ４などの接続部における高周波的なモード不整合の発生を防止するため、線路幅を１００〜２００μｍ、線路高を１０〜１５μｍ、誘電体基板１の基板の厚さを２５０μｍとすることで、高周波伝送特性の劣化を抑制している。
【００１３】
また、上述のように線路幅を小さくすると、高周波信号線２としてのマイクロストリップ線路を構成している接地導体を中心導体に近接させる必要がある。このため、第１実施例においては、誘電体基板１と接地導体とを積層し、誘電体基板１の中間に接地導体を挟みこむように配置することで、接地導体と中心導体とを近接させ、インピーダンス特性を維持している。
さらに、誘電体基板１の中間に接地導体を配置することで、高周波パッケージ自体の強度を向上させることができる。
【００１４】
図１に示す第１実施例の高周波パッケージの比較例として従来の高周波パッケージを図１１に示す。図１１では図１に示す第１実施例と実質的に同一構成部分には同一符号を付す。従来の高周波パッケージは高周波用信号線２をコプレナ線路で構成することにより、高周波信号線２と制御用信号線とがカップリングを発生することを防止している。
【００１５】
次に、従来の高周波パッケージにおける高周波信号線の伝送特性と、第１実施例の高周波パッケージにおける高周波用信号線の伝送特性を図１０に示す。両高周波パッケージともに誘電体基板２はアルミナとし、高周波用信号線２、制御用信号線３、グランド用パターン５およびビアホール８はタングステンで形成し、表裏面の配線およびグランド用パターンには金メッキを施した。図１０から明らかなように、従来の高周波パッケージは４３ＧＨｚ付近でモード不整合による伝送特性の劣化が見られるが、本発明による第１実施例ではこの伝送特性の劣化が４３ＧＨｚ以上でも見られず、図示していないが５０ＧＨｚまで良好な伝送特性を得ることができた。
【００１６】
（第２実施例）
本発明の第２の実施例による高周波パッケージを図３、図４および図５に示す。第１実施例と実質的に同一構成部分には同一符号を付す。
図３に示すように、誘導体基板１の表面上にグランド用パターン５と、所定の線路幅を有する内側高周波用信号線１１と、所定の線路幅およびグランド用パターン５と所定の間隔を有する内側制御用信号線１２が形成されている。また、図４に示すように、誘電体基板の裏面上にはグランド用パターン５と、所定の間隔を有する内側制御用信号線１２が形成されている。
【００１７】
さらに図５に示すように、内側高周波用信号線１１と外側高周波用信号線１３、内側制御用信号線１２と外側制御用信号線１４、表面と裏面のグランド用パターン５は、それぞれビアホール８により電気的に接続されている。半導体素子６は封止用キャップ１５により封止されている。表面の内側高周波用信号線１１と裏面のグランド用パターン５および裏面の外側高周波用信号線１３と表面のグランド用パターン５がそれぞれ高周波信号伝送線路としてマイクロストリップ線路を形成し、表面および裏面のグランド用パターン５と内側制御用信号線１２および表面および裏面のグランド用パターン５と外側制御用信号線１４により制御信号伝送線路としてコプレナ線路を形成している。
【００１８】
第２実施例の高周波パッケージの高周波用信号線を形成しているマイクロストリップ線路においても、第１実施例と同様にワイヤ４などの接続部における高周波的なモード不整合の発生を防止するため、線路幅を１００〜２００μｍ、線路高を１０〜１５μｍ、誘電体基板１の基板の厚さを２５０μｍとすることで、高周波伝送特性の劣化を抑制している。
【００１９】
また、第２実施例においても第１実施例と同様に、誘電体基板１と接地導体とを積層し、誘電体基板１の中間に接地導体を挟みこむように配置することで、接地導体と中心導体とを近接させ、インピーダンス特性を維持している。
さらに、誘電体基板１の中間に接地導体を配置することで、高周波パッケージ自体の強度を向上させている。
【００２０】
次に、上記の構成の高周波パッケージにおける動作について図３〜図５を用いて説明する。
外側高周波用信号線１３に入力された高周波信号はビアホール８を通して内側高周波用信号線１１にマイクロストリップ伝搬モードとして伝送される。さらにこの高周波信号はワイヤ４を介して例えばＧａＡｓやＳｉなどの半導体素子６の高周波信号用パッド９に伝送され、半導体素子６が外部からの高周波信号を受ける。このとき、マイクロストリップ伝搬モードで伝送された高周波信号は半導体素子６と内側高周波用信号線１１の接続部においてモード不整合を起こすことなく伝搬される。
【００２１】
（第３実施例）
本発明の第３の実施例による高周波パッケージを図６および図７に示す。第２実施例と実質的に同一構成部分には同一符号を付す。
第３実施例においては、外側高周波用信号線１３と外側制御用信号線１４の端部に、実装用の金属リードとしての外部リード１６を設けており、実装基板への搭載が容易になる。
【００２２】
（第４実施例）
本発明の第４の実施例による高周波パッケージを図８および図９に示す。第２実施例と実質的に同一構成部分には同一符号を付す。
第４実施例においては、外側高周波用信号線１３と外側制御用信号線１４の端部に実装用の金属ボールとしての半田ボールを設けており、高周波パッケージの実装面積を減少させることができる。
【００２３】
なお、上記の複数の実施例では誘電体基板の一辺につき１本の高周波用信号線を有する場合について述べたが、多端子半導体素子に対応させて２対以上の高周波用信号線を配置する構造としても同様の効果を得ることができる。
【００２４】
また、上記の複数の実施例では制御用信号線を一辺につき３対としたが、本発明はこれに限定したものではない。また、上記の複数の実施例では誘電体基板の表面および裏面のグランド用パターンを電気的に接続するためにビアホールを用いているが、スルーホールを用いて接続しても同様の効果を得ることができる。また、上記の複数の実施例では誘電体基板にアルミナを使用したが、誘電体基板として他のセラミック材料あるいは樹脂系材料を用いても同様の効果を得ることができ、配線やビアホール、スルーホール、グランド用パターンはタングステンに限らずＣｕ、Ａｕ、Ａｇ、Ａｌなどの金属およびその他の導電性物質でも同様の効果を得ることができる。さらに、上記の複数の実施例では半導体素子と高周波パッケージをワイヤによって接続しているが、これを半田バンプによって接続してもよく、ワイヤによる接続に限ったものではない。
【００２５】
以上説明したように本発明の高周波パッケージによると、高周波用信号線をマイクロストリップ線路で構成することにより、高周波パッケージと半導体素子との接続部でのモード不整合を起こすことなく良好な伝送特性を得ることができる。さらに、制御用信号線をコプレナ線路で構成することにより、高周波信号線との不要な電磁界的な結合を防止することができる。したがって、全体として良好な高周波装置を得ることができる。
【００２６】
また、本発明の形態を取ることにより、半導体素子側の信号用パッドの両側にグランド用パッドを形成する必要がなくなるため、半導体素子自体が小型化することが可能であり、さらに小型化した半導体素子を含めた高周波パッケージ全体を小型化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施例による高周波パッケージの構成を模式的に示した平面図である。
【図２】本発明の第１実施例による高周波パッケージの構成を模式的に示した底面図である。
【図３】本発明の第２実施例による高周波パッケージの構成を模式的に示した平面図である。
【図４】本発明の第２実施例による高周波パッケージの構成を模式的に示した底面図である。
【図５】本発明の第２実施例による高周波パッケージを図３のＶ−Ｖ線で切断した断面図である。
【図６】本発明の第３実施例による高周波パッケージの構成を模式的に示した底面図である。
【図７】本発明の第３実施例による高周波パッケージを図６のVII−VII線で切断した断面図である。
【図８】本発明の第４実施例による高周波パッケージの構成を模式的に示した底面図である。
【図９】本発明の第４実施例による高周波パッケージを図８のIX−IX線で切断した断面図である。
【図１０】従来の高周波パッケージと本発明の実施例による高周波パッケージによる高周波用信号線の伝送特性を示すグラフである。
【図１１】従来の高周波パッケージの構成を模式的に示した平面図である。
【符号の説明】
１ 誘電体基板（パッケージ基板）
２ 高周波用信号線（高周波信号伝送用配線パターン）
３ 制御用信号線（制御用配線パターン）
４ ワイヤ
５ グランド用パターン
６ 半導体素子（高周波部品）
７ 装架部
８ ビアホール
９ 高周波信号用パッド
１０ 制御信号用パッド
１１ 内側高周波用信号線（内部高周波用信号線）
１２ 内側制御用信号線（内部制御用信号線）
１３ 外側高周波用信号線（外部高周波用信号線）
１４ 外側制御用信号線（外部制御用信号線）
１５ 封止用キャップ
１６ 外部リード（金属リード）
１７ 半田ボール（金属ボール）
Claims (4)
- 高周波部品が配置されるパッケージ基板と、
前記高周波部品に入力あるいは前記高周波部品から出力される高周波信号を伝送する高周波信号伝送用配線パターンと、
前記高周波部品にバイアスまたは制御信号を供給するための低周波信号を伝送する制御用配線パターンとを備え、
前記高周波信号伝送用配線パターンはマイクロストリップ線路で構成され、前記制御用配線パターンはコプレナ線路またはグランデッドコプレナ線路で構成されていることを特徴とする高周波パッケージ。 - 高周波部品が配置されるパッケージ基板と、
前記パッケージ基板の前記高周波部品を配置するキャビティ側に形成される内部高周波信号伝送線路、および外部実装側に形成される外部高周波信号伝送線路を有し、前記高周波部品に入力あるいは前記高周波部品から出力される高周波信号を伝送する高周波信号伝送用配線パターンと、
前記キャビティ側に形成される内部制御信号伝送線路、および前記外部実装側に形成される外部制御信号伝送線路を有し、前記高周波部品にバイアスまたは制御信号を供給するための低周波信号を伝送する制御用配線パターンとを備え、
前記高周波信号伝送用配線パターンはマイクロストリップ線路で構成され、前記制御用配線パターンはコプレナ線路またはグランデッドコプレナ線路で構成され、前記内部高周波信号伝送線路と前記外部高周波信号伝送線路とはビアホールで電気的に接続され、前記内部制御信号伝送線路と前記外部制御信号伝送線路とはビアホールで電気的に接続されていることを特徴とする高周波パッケージ。 - 前記外部高周波信号伝送線路の端部と、前記外部制御信号伝送線路の端部との両方に金属リードを備えることを特徴とする請求項２に記載の高周波パッケージ。
- 前記外部高周波信号伝送線路の端部と、前記外部制御信号伝送線路の端部との両方に金属ボールを備えることを特徴とする請求項２に記載の高周波パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20886298A JP3776598B2 (ja) | 1998-07-24 | 1998-07-24 | 高周波パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20886298A JP3776598B2 (ja) | 1998-07-24 | 1998-07-24 | 高周波パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040771A JP2000040771A (ja) | 2000-02-08 |
| JP3776598B2 true JP3776598B2 (ja) | 2006-05-17 |
Family
ID=16563359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20886298A Expired - Lifetime JP3776598B2 (ja) | 1998-07-24 | 1998-07-24 | 高周波パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3776598B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4616968B2 (ja) * | 2000-06-05 | 2011-01-19 | 新日本無線株式会社 | インターポーザを使用した高周波用半導体装置 |
| US8053349B2 (en) * | 2007-11-01 | 2011-11-08 | Texas Instruments Incorporated | BGA package with traces for plating pads under the chip |
-
1998
- 1998-07-24 JP JP20886298A patent/JP3776598B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000040771A (ja) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436056B2 (en) | Electronic component package | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| CN110556365B (zh) | 用于集成电路晶片的匹配电路 | |
| JP2004342949A (ja) | 電子部品モジュール | |
| JP2003520436A (ja) | マイクロ波パッケージ | |
| JP3493301B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP2002299564A (ja) | 高周波半導体装置 | |
| JP3776598B2 (ja) | 高周波パッケージ | |
| JP4646969B2 (ja) | 半導体装置 | |
| JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
| JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JPH11195731A (ja) | 半導体装置 | |
| JP3580173B2 (ja) | 高周波無線用フリップチップ実装体 | |
| JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
| JP3556470B2 (ja) | 高周波用モジュール | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3619398B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3569481B2 (ja) | ミリ波半導体装置 | |
| US7105924B2 (en) | Integrated circuit housing | |
| JP2002026177A (ja) | 半導体装置 | |
| JP3696735B2 (ja) | 高周波用パッケージ | |
| JP3610238B2 (ja) | 高周波用パッケージ | |
| JP3987659B2 (ja) | 高周波半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |