JP3696735B2 - 高周波用パッケージ - Google Patents
高周波用パッケージ Download PDFInfo
- Publication number
- JP3696735B2 JP3696735B2 JP24535898A JP24535898A JP3696735B2 JP 3696735 B2 JP3696735 B2 JP 3696735B2 JP 24535898 A JP24535898 A JP 24535898A JP 24535898 A JP24535898 A JP 24535898A JP 3696735 B2 JP3696735 B2 JP 3696735B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- signal line
- dielectric
- high frequency
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Waveguides (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、マイクロ波帯からミリ波帯領域の高周波素子を搭載した高周波用パッケージに関し、特に、高周波信号の特性を劣化させることなく高周波素子や回路部品に信号を伝送することができるとともに、組み立てが容易な高周波用パッケージに関する。
【0002】
【従来技術】
従来より、マイクロ波やミリ波を取り扱う高周波素子を搭載したパッケージは、誘電体基板の表面に高周波素子が搭載され、パッケージを所定の外部回路基板の表面に実装した際に、パッケージ内の高周波素子と外部回路基板の信号線路とを接続するための高周波用信号線路が誘電体基板の表面あるいは内部に設けられ、信号の入出力が行われる。このような高周波用パッケージにおいては、高周波信号を劣化させることなく信号を入出力することが可能なパッケージ構造および信号線路の形成が求められる。
【0003】
そこで、従来から、この種の高周波用パッケージでは、図6(A)(B)に示すように、誘電体基板40と導電性蓋41により形成されたキャビティ42内に高周波素子43を搭載して気密に封止されており、高周波信号の入出力および外部回路基板への実装は、図6(A)に示されるように、高周波素子43と接続された、ストリップ線路等の信号線路44を壁体45を通過してキャビティ42外に引き出し、これをさらに基板の側面を経由して底面に配設し、底面に形成された線路を外部回路基板46の表面に形成された導体層47にロウ付け実装された半導体パッケージが特開昭61−168939号にて提案されている。
【0004】
また、図6(B)に示すように、誘電体基板40の底面に信号線路48を形成し、この信号線路48と、高周波素子43と接続された信号線路44をスル−ホ−ル導体49を通じて接続した高周波用パッケージが提案されている。この高周波用パッケージも、信号線路48を外部回路基板46の導体層47と半田等によって接続し実装される。
【0005】
しかしながら、図6(A)の構造のパッケージにおいては、信号線路44が壁体45を通過するため通過部で反射損、放射損が発生しやすく、信号線路44の基板40の側面での曲折部で反射が大きくなるなどの問題があり、図6(B)は、スルーホール導体49により線路が壁体を通過しないものの伝送する40GHz以上の信号周波数帯域では、スルーホール導体49での透過損失が急激に大きくなるという問題がある。
【0006】
このような問題に対して、図6(C)に示すように、高周波素子50が搭載された誘電体基板51表面側に形成した信号線路52と、誘電体基板51底面に形成した信号線路53とを誘電体基板51内の接地層54に設けたスロット孔55を介して、前記信号線路52と信号線路53とを電磁的に結合することにより、伝送特性を劣化させることなく、高周波信号を基板の表面から底面に伝送することができる高周波用パッケージも特開平09−186268号に提案されている。
【0007】
【発明が解決しようとする課題】
図6(C)に示されるようなパッケージにおいては、電磁結合を行うために接地層54内に形成されるスロット孔55は、通常、導体インクなどをスロット孔を含む接地層のパターンに印刷することにより形成される。
【0008】
ところが、導体インクなどの印刷によって形成されるスロット孔55は、インクのにじみ等によって常に一定の形状のスロット孔を形成することが難しく、量産性に劣るものであった。
【0009】
さらに、図6(C)のパッケージの製造時には、信号線路52と信号線路53とをスロット孔55を介して精度よく位置合わせすることが必要であるが、例えば、外部回路基板との接続を担う信号線路53による外部回路基板への実装の高信頼性を確保するため、信号線路53をリード線によって形成したものが提案されている。しかし電磁結合を用いた高周波用パッケージの場合、スロット孔55が誘電体基板51の内部に形成されているために、リード線を精度よく取り付けることが難しく、リード線の取り付け位置が信号線路52やスロット孔55に対してばらつきが生じ、伝送特性に対してもばらつきが生じやすく高信頼性の高周波用パッケージを得ることができなかった。
【0010】
従って、本発明は、信号線路間の電磁結合部を有するパッケージにおいて、電磁結合性を損なうことなく、組み立てが容易で電磁結合性のばらつきを抑制した量産性に優れた高周波用パッケージを提供することを目的とするものである。
【0011】
【課題を解決するための手段】
本発明のパッケージは、誘電体基板と、該誘電体基板表面に搭載される高周波素子を気密に封止するための蓋体と、前記誘電体基板の表面に被着形成され、一端が前記高周波素子と電気的に接続される第1の信号線路と、前記誘電体基板の底面に被着形成された第2の信号線路と、前記誘電体基板内部に設けられた接地層とを具備し、前記第1の信号線路と第2の信号線路とを前記誘電体基板内部の接地層に形成したスロット孔を介して電磁的に結合してなることを基本構造とするもので、本発明においては、少なくとも前記誘電体基板内の前記スロット孔形成部から前記誘電体基板の底面まで貫き、且つ前記スロット孔と同一形状の断面を有する貫通孔を形成するとともに、該貫通孔内に前記誘電体基板とは異なる誘電体材料を充填してなることを特徴とするものである。
【0012】
また、本発明によれば、前記誘電体基板とは異なる誘電体材料が、前記誘電体基板と色調差から識別できる材料であり、さらには、前記誘電体基板よりも高い誘電率を有する材料からなることが望ましい。
【0013】
さらに、上記パッケージにおいては、前記第2の信号線路をリード線によって形成する場合にその取付を容易に行うことができるものである。
【0014】
【作用】
本発明によれば、誘電体基板と蓋体により形成されるキャビティ内部において高周波素子と電気的に接続された第1の信号線路と、前記誘電体基板の底面に形成された第2の信号線路とを、前記誘電体基板内の接地層に設けたスロット孔を介して対峙する位置に形成して電磁結合させることにより、信号線路が蓋体の側壁を通過することなく結合できるために、側壁通過部において信号線路がマイクロストリップ線路からストリップ線路へと変換されるための反射損、放射損の発生がなく、またスルーホールやビアホール等による透過損失の影響を受けることがないため、高周波信号の伝送損失を抑制し、かつ必要な周波数の信号を伝送することができる。
【0015】
また、誘電体基板内部に形成されるスロット孔は、誘電体基板表面あるいは内部に形成された接地層に対してレーザーやNCパンチングマシン等によって形成することができるとともに、それによって形成された貫通孔内に誘電体基板と色調差から識別できる誘電体材料を充填することにより、スロット孔の形成位置を誘電体基板の底面にて色調差から確認することができる結果、誘電体基板底面の第2の信号線路としてリード線を精度よく取り付けることが可能となり、高周波用半導体パッケージの特性の劣化を最小限に抑えることができるとともに、特性のバラツキを抑え、量産性を高めることができる。
【0016】
【発明の実施の形態】
本発明における高周波用パッケージの一例の概略断面図を図1に示した。図1によれば、高周波用パッケージ1は、誘電体材料からなる誘電体基板2と導電性蓋体3によりキャビティ4が形成されており、そのキャビティ4内の誘電体基板2の表面には、MMIC、MIC等の高周波素子5が搭載されている。
【0017】
誘電体基板2は、誘電率が20以下のセラミックス、ガラスセラミックス、セラミック金属複合材料、ガラス有機樹脂系複合材料等々によって形成することが高周波信号の伝送特性を高める上で望ましい。
【0018】
導電性蓋体3は、キャビティ4からの電磁波が外部に漏洩したりするのを防止できる導電性材料から構成され、金属、導電性セラミックス、セラミック金属複合材料等が使用でき、絶縁基体の表面に導電性物質を塗布したものであってもよいが、コストの点から考慮すれば金属であるのがよい。
【0019】
本発明によれば、上記の高周波用パッケージのキャビティ4内の誘電体基板2の表面には、高周波素子5に信号を伝送するために、マイクロストリップ線路、ストリップ線路、グランド付コプレーナ線路のうちから選ばれる1種からなる信号線路6が形成されている。また、誘電体基板2の表面には、図2の誘電体基板2の平面図に示すように、高周波素子5および信号線路6を取り囲むように、導体層7が被着形成されており、この導体層7には導電性蓋体3がロウ付け、半田付け等の手法により接合される。一方、誘電体基板2の底面には、マイクロストリップ線路、グランド付コプレーナ線路のうちから選ばれる1種からなる信号線路8が被着形成されている。
【0020】
図1は、信号線路6および信号線路8がマイクロストリップ線路の場合の構造を示すものである。図1によれば、誘電体基板2内には導体層からなる接地層9がほぼ全面にわたり形成されている。そして、この接地層9には、スロット孔10が設けられており、信号線路6と信号線路8とは、各信号線路6、8の終端部をスロット孔10を介して対峙する位置に形成することにより電磁結合され、両線路間で損失の小さい信号の伝達が行われる。
【0021】
上記電磁結合構造についてさらに具体的に説明すると、図3に示すように、スロット孔10の長辺長さLは、信号の伝送効率を上げる点で伝送信号の波長λの1/2相当の長さにするのが望ましく、スロット孔10の短辺の長さMは伝送信号の波長λの1/5相当の長さから1/50相当の長さに設定するのが望ましい。そして、信号線路6および信号線路8の終端部を、平面的にみてスロット孔10の中心から互いに長さxの分だけ突き出るように形成される。この突き出し長さxは伝送信号の波長λの約1/4相当の長さが望ましい。
【0022】
また、図1のパッケージにおいては、誘電体基板2内のスロット孔10形成部から誘電体基板2の底面まで貫き、且つスロット孔10の上述したような寸法の長孔形状と同一形状の断面を有する貫通孔11が形成されている。そして、その貫通孔11内には、誘電体基板2を形成する誘電体材料とは異なる誘電体材料12が充填されてなることが大きな特徴である。
【0023】
かかる構成においては、図4の誘電体基板2の底面の平面図に示される通り、スロット孔10の長孔形状を有する貫通孔11内に充填された誘電体材料12によって誘電体基板2の底面においてスロット孔の形成位置を確認することができる。また、充填する誘電体材料12を誘電体基板2と識別できる色調の材料によって形成することによって、その色調差から極めて容易にスロット孔形成位置およびスロット孔形状を確認することができる。
【0024】
従って、図4に示すように、信号線路8として、誘電体基板2の底面にリード線を被着形成する場合において、リード線8を精度よく取り付けることが可能となり、誘電体基板2表面側に設けられた信号線路6との電磁結合性のばらつきのないパッケージを作製することができる。なお、リード線8を取り付ける場合には、誘電体基板2の底面にガラス、有機系接着材などの接着材によって取り付けるか、または金メッキが施された導体層を形成してAu−Sn、Au−Si等のロウ材で接合することによりパッケージを作製することができる。
【0025】
また、本発明によれば、図1のパッケージにおける信号線路6と信号線路8との電磁結合構造を有するパッケージ基体を組み立てるには、例えば、図5に示すように、図5(A)に示されるような表面一面に接地層9、場合によっては裏面にリード線を固着するための導体層8aを被着形成した誘電体層2aに対して、図5(B)に示すように、レーザーまたはNCパンチングマシン等によって、スロット孔10形状の貫通孔11を形成する。そして、図5(C)に示すように、その貫通孔11内に誘電体層2aを形成する誘電体材料とは異なる誘電体材料、特に誘電体層2aを形成する誘電体材料とは色調が異なる誘電体材料12を充填する。
【0026】
その後、図5(D)に示すような高周波素子(図示せず)と接続される信号線路6が表面に形成された誘電体層2bを作製し、図5(E)に示すように、図5(C)に示される貫通孔11内に誘電体材料12が充填された誘電体層2aと、信号線路6が表面に形成された誘電体層2bとを位置合わせして積層し、焼成あるいは熱硬化させて一体化する。
【0027】
そして、図5(F)に示すように、誘電体層2aと誘電体層2bが積層一体化された積層体に対して、誘電体層2aの底面側に信号線路となるリード線8をガラス、有機系接着材などの接着材によって取り付けるか、または導体層8aに金メッキ加工を施した後、Au−Sn,Au−Si等のリード線8を取り付けることにより電磁結合構造を有するパッケージ基体を作製することができる。また、信号線路8として用いるリード線は、Fe−Ni−Co、Cu、Cu−W等により、信号線路6との電磁結合性に適当な線径あるいは線幅のリード線が用いられる。
【0028】
かかる製造工程においては、スロット孔10をレーザーまたはNCパンチングマシン等によって形成することができるために、導体インクの印刷にともなうインクのにじみ等によるスロット形状のバラツキなどが発生することがなく、常に一定形状のスロット孔を形成することができるために、信号線路間の電磁結合性のバラツキを防止することができる。
【0029】
また、上記貫通孔11内に充填する誘電体材料としては、セラミックス、ガラスセラミックス、セラミック金属複合材料、有機樹脂、セラミックス−有機樹脂複合材料などを用いることができるが、特に誘電体基板2よりも高い誘電率を有する材料を充填すると、スロット孔を介して形成される電磁界分布が集中しやすくなり、電磁結合部の結合度が向上するため伝送特性も向上できる。
【0030】
さらに、本発明におけるパッケージにおいては、信号線路8は、外部回路基板(図示せず)に実装する際の接続端子としての機能も兼ね備えるものであり、外部回路基板に形成された導体層と信号線路8とを半田等によるロウ付けによって電気的接続することにより、パッケージを外部回路基板に実装することができる。
【0031】
上記図1のパッケージにおいては、上記の信号線路6と信号線路8との電磁結合構造に加え、パッケージとしての機能および電磁結合性を向上させるためにあらゆる構造を付加してもよい。
【0032】
例えば、誘電体基板2の表面に形成された導体層7は、スルーホール導体13を介して、接地層9と電気的に接続することにより、誘電体基板2の表面に搭載、および形成された高周波素子5や信号線路6は、導電性蓋体3、導体層7および接地層9によって3次元的に囲まれることになり、外部からの電磁波による高周波素子5の誤動作等を防止し、また電磁波のもれを防止して高周波用パッケージの信頼性を高めることができる。
【0033】
また、図1〜図3の高周波用パッケージにおけるキャビティ4内には、高周波素子5と、信号線路6の他に、高周波素子5に電力を供給するための電源供給層14が形成されている。この電源供給層14は、低周波であるために、格別な高周波線路により形成する必要がないため、電源供給層14は、誘電体基板2内に形成されたスルーホール導体15を介して誘電体基板2の底面に引き出され、外部回路基板(図示せず)の導体層と電気的に接続される。
【0034】
また、信号線路6および電源供給層14の端部は、高周波素子5とリボン、ワイヤ、TAB(Tape Automated Bonding) 等によってそれぞれ電気的に接続され、特に、高周波素子5は、信号線路6の上に半田や金バンプ等により直接載置されることにより、伝送損失なく接続することができる。
【0035】
【発明の効果】
以上詳述した通り、本発明の高周波用パッケージによれば、少なくとも誘電体基板内のスロット孔形成部から誘電体基板の底面まで貫き、且つスロット孔と同一形状の断面を有する貫通孔を形成するとともに、その貫通孔内に誘電体基板とは異なる誘電体材料を充填することにより、スロット孔の形成位置を誘電体基板の底面にて色調差等から確認することができる結果、誘電体基板底面の信号線路としてリード線を精度よく取り付けることが可能となる。また、スロット孔をレーザーまたはNCパンチングマシン等によって形成することができるために、導体インクの印刷にともなうインクのにじみ等によるスロット形状のバラツキなどが発生することがなく、常に一定形状のスロット孔を形成することができるために、信号線路間の電磁結合性のバラツキを防止することができる。
【0036】
よって、高周波用パッケージの特性の劣化を最小限に抑えることができるとともに、特性のバラツキを抑え、量産性を高めることができる。
【図面の簡単な説明】
【図1】本発明の高周波用パッケージの一例を示す概略断面図である。
【図2】図1の高周波用パッケージの誘電体基板表面の平面図である。
【図3】図1の高周波用パッケージにおける電磁結合構造を説明するための概略図であり、(a)は平面図、(b)は断面図である。
【図4】図1の高周波用パッケージにおける誘電体基板底面の平面図である。
【図5】図1の高周波用パッケージ基体の組み立て工程の一例を説明するための図である。
【図6】従来の高周波用パッケージの概略断面図である。
【符号の説明】
1 高周波用パッケージ
2 誘電体基板
3 導電性蓋体
4 キャビティ
5 高周波素子
6 第1の信号線路
7 導体層
8 第2の信号線路
9 接地層
10 スロット孔
11 貫通孔
12 誘電体材料
13,15 スルーホール導体
14 電源供給層
Claims (4)
- 誘電体基板と、該誘電体基板表面に搭載される高周波素子を気密に封止するための蓋体と、前記誘電体基板の表面に被着形成され、一端が前記高周波素子と電気的に接続される第1の信号線路と、前記誘電体基板の底面に被着形成された第2の信号線路と、前記誘電体基板内部に設けられた接地層とを具備し、前記第1の信号線路と第2の信号線路とを前記誘電体基板内部の接地層に形成したスロット孔を介して電磁的に結合してなる高周波用パッケージであって、少なくとも前記誘電体基板内の前記スロット孔形成部から前記誘電体基板の底面まで貫き、且つ前記スロット孔と同一形状の断面を有する貫通孔を形成するとともに、該貫通孔内に前記誘電体基板とは異なる誘電体材料を充填してなることを特徴とする高周波用パッケージ。
- 前記誘電体基板とは異なる誘電体材料が、前記誘電体基板と色調差から識別できる材料からなることを特徴とする請求項1記載の高周波用パッケージ。
- 前記誘電体基板とは異なる誘電体材料が、前記誘電体基板よりも高い誘電率を有する材料からなることを特徴とする請求項2記載の高周波用パッケージ。
- 前記第2の信号線路が、リード線からなることを特徴とする請求項1乃至請求項3記載の高周波用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24535898A JP3696735B2 (ja) | 1998-08-31 | 1998-08-31 | 高周波用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24535898A JP3696735B2 (ja) | 1998-08-31 | 1998-08-31 | 高周波用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000077553A JP2000077553A (ja) | 2000-03-14 |
JP3696735B2 true JP3696735B2 (ja) | 2005-09-21 |
Family
ID=17132489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24535898A Expired - Fee Related JP3696735B2 (ja) | 1998-08-31 | 1998-08-31 | 高周波用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3696735B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8455994B2 (en) | 2002-01-31 | 2013-06-04 | Imbera Electronics Oy | Electronic module with feed through conductor between wiring patterns |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4529262B2 (ja) * | 2000-09-14 | 2010-08-25 | ソニー株式会社 | 高周波モジュール装置及びその製造方法 |
-
1998
- 1998-08-31 JP JP24535898A patent/JP3696735B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8455994B2 (en) | 2002-01-31 | 2013-06-04 | Imbera Electronics Oy | Electronic module with feed through conductor between wiring patterns |
Also Published As
Publication number | Publication date |
---|---|
JP2000077553A (ja) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7522014B2 (en) | High frequency line-to-waveguide converter and high frequency package | |
JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
US6483406B1 (en) | High-frequency module using slot coupling | |
US6255730B1 (en) | Integrated low cost thick film RF module | |
JP3493301B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JP3537626B2 (ja) | 高周波用パッケージ | |
JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
EP1244172A2 (en) | Wiring board and wiring board module using the same | |
JP3696735B2 (ja) | 高周波用パッケージ | |
JP3631667B2 (ja) | 配線基板およびその導波管との接続構造 | |
JP3570887B2 (ja) | 高周波用配線基板 | |
JP3217677B2 (ja) | 高周波用半導体装置 | |
JPH11214580A (ja) | 高周波素子収納用パッケージ | |
JP3140385B2 (ja) | 高周波用半導体装置 | |
JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
JP3922551B2 (ja) | 高周波用伝送線路基板 | |
JP4002527B2 (ja) | 高周波用パッケージ | |
JP3556470B2 (ja) | 高周波用モジュール | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
JP3112253B2 (ja) | 高周波用半導体装置 | |
JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
JP2004088504A (ja) | 高周波素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041221 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050105 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20050302 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A521 | Written amendment |
Effective date: 20050602 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050630 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080708 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090708 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |