JP2002299564A - 高周波半導体装置 - Google Patents

高周波半導体装置

Info

Publication number
JP2002299564A
JP2002299564A JP2001099962A JP2001099962A JP2002299564A JP 2002299564 A JP2002299564 A JP 2002299564A JP 2001099962 A JP2001099962 A JP 2001099962A JP 2001099962 A JP2001099962 A JP 2001099962A JP 2002299564 A JP2002299564 A JP 2002299564A
Authority
JP
Japan
Prior art keywords
semiconductor device
frequency semiconductor
shield plate
antenna
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001099962A
Other languages
English (en)
Other versions
JP3818864B2 (ja
Inventor
Yoshio Aoki
芳雄 青木
Yutaka Mimino
裕 耳野
Osamu Baba
修 馬場
Muneharu Goto
宗春 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Quantum Devices Ltd
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Priority to JP2001099962A priority Critical patent/JP3818864B2/ja
Priority to US10/090,614 priority patent/US6712284B2/en
Priority to TW091104840A priority patent/TW526705B/zh
Publication of JP2002299564A publication Critical patent/JP2002299564A/ja
Application granted granted Critical
Publication of JP3818864B2 publication Critical patent/JP3818864B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 MMICはその内部で高周波信号が取り扱われ
ており、チップ外部からの電磁波などがMMICの動作に悪
影響を及ぼすことがある。シールド可能で高価なメタル
パッケージやセラミックパッケージを使わず、また、一
つのパッケージ内に複数の素子を搭載するには、素子自
身の発する電磁波による相互干渉を防止しなければなら
ない。 【解決手段】 MMICの表面をシールドプレートによっ
て保護し、外部電磁波による干渉あるいは、外部への電
磁波の漏洩をチップ単体で減少する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高周波信号の導波路
を用いたMMIC全般に関するものである。
【０００２】
【従来の技術】HEMTやHBT に代表される高速半導体デバ
イスを利用したMMIC（Monolithic Microwave Integrate
d Circuit ）には、高周波信号を取り扱うため、通常の
シリコン集積回路などとは違い、配線には高周波導波路
が必要となる。このような高周波導波路としては、線路
特性が安定で分散特性（伝播定数の周波数依存性）が少
ないマイクロストリップ線路が使用される。
【０００３】図１３は従来のマクロストリップ線路を使
用したMMICのなかでも、特に線路導体を多層化したいわ
ゆる3 次元MMICを示す図である。
【０００４】図１３に示すように、従来の多層構造のMM
ICは半導体基板１上に設けられた表面絶縁膜２に接地プ
レート３が設けられ、この接地プレート３は各層間絶縁
膜４上に設けられた線路導体５との間でマイクロストリ
ップ線路を構成している。また、最上層にはパッド６が
設けられて外部と接続される。
【０００５】
【発明が解決しようとする課題】図１３で説明した従来
のMMICは、所定のパッケージに収容され、パッド６とワ
イヤボンディングされてその電位を外部と接続してい
る。
【０００６】ところで、このようなMMICはその内部で高
周波信号が取り扱われており、チップ外部からの電磁波
などがMMICの動作に悪影響を及ぼすことがあるため、こ
のようなチップは電気的に内部をシールド可能なパッケ
ージに収容されるのが一般である。
【０００７】しかしながら、チップをシールドして収容
可能なパッケージとして知られるメタルパッケージやセ
ラミックパッケージは高価であり、また、一つのパッケ
ージ内に複数の素子を搭載する場合、それら素子自身の
発する電磁波による相互干渉を防止しなければならな
い。
【０００８】本発明は、外部電磁波による干渉あるい
は、外部への電磁波の漏洩を減少できるMMICを提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理を説
明する平面図、図２は図１中の線分A-A'における断面図
である。
【００１０】図１および図２に示すように、本発明では
線路導体５が設けられたMMIC構造の上に更に層間絶縁膜
４を介して接地電位に接続されるシールドプレート７を
設けるものである。
【００１１】半導体基板１上の回路デバイス（図示せ
ず）が形成される領域、すなわち回路配置領域と線路導
体５がその上部でシールドプレート７によって保護され
るため、外部電磁波による干渉あるいは、外部への電磁
波の漏洩を減少できる。
【００１２】請求項１の高周波半導体装置は、回路デバ
イス上に層間絶縁膜を介して接地プレートを設けること
により、回路デバイスに近接した位置で電磁波をシール
ドするとともに、前記シールドプレートとで線路導体を
挟み込んでいるため、シールド効果を更に高めることが
できる。
【００１３】請求項２の高周波半導体装置は、外部接続
のための端子部として、ワイヤボンディングパッドに限
定したものである。
【００１４】請求項３の高周波半導体装置は、請求項２
で限定したボンディングパッドを形成するのに、シール
ドプレートの一部に開口を設け、その開口部の中にボン
ディングパッドを形成するようにしたものである。
【００１５】請求項４の高周波半導体装置は、シールド
プレート上に層間絶縁膜を介してその上にボンディング
パッドを形成するようにしたものであり、シールドプレ
ートに設ける開口面積を小さくできるため、シールド効
果を損ないにくい。
【００１６】請求項５の高周波半導体装置は、シールド
プレートを全面に設けることによってシールド効果を高
めるものである。
【００１７】請求項６の高周波半導体装置は、シールド
プレートと接地プレートとをシールドプレートの周縁に
複数設けたスルーホールで接続することにより、線路導
体を接地電位に接続された二つのプレートで挟み込むこ
とによって、シールド効果を高めるものである。
【００１８】請求項７の高周波半導体装置は、端子部を
半導体基板の背面から引き出すようにしたものである。
【００１９】請求項８の高周波半導体装置は、前記端子
部を半導体基板を貫通するビアホールを通じて表面配線
層と接続したものである。
【００２０】請求項９の高周波半導体装置は、前記端子
部がフリップチップボンディングパッドであることを限
定したものである。
【００２１】請求項１０の高周波半導体装置は、半導体
デバイスが形成される回路配置領域とその周囲に位置し
て前記端子が配置される外周部とに区画され、前記シー
ルドプレートで前記回路配置領域を選択的に覆うように
したものである。
【００２２】請求項１１の高周波半導体装置は、前記シ
ールドプレートの周縁にその内側を囲んで複数配置さ
れ、前記接地プレートに達するスルーホールと、前記ス
ルーホールに重点され前記シールドプレートと前記接地
プレートとを電気的に接続する内部導体とをさらに備
え、前記端子部と前回路配置領域との間は、前記スルー
ホールが設けられていない領域を通じて導通されるよう
にしたものである。
【００２３】請求項１２の高周波半導体装置は、表面側
の前記端子部の一部をアンテナとしたものである。
【００２４】請求項１３の高周波半導体装置は、請求項
１２記載のアンテナに相当する部分を前記シールドプレ
ートに開口部を設けて設置するようにしたものである。
【００２５】請求項１４の高周波半導体装置は、請求項
１２記載のアンテナ形成されている面とは逆の基板の背
面側に外部と電気的に直接接続される端子部がさらに設
けられるようにしたものである。
【００２６】請求項１５の高周波半導体装置は、請求項
１４記載の端子部を基板を貫通するビアホールを通じて
その表面側と接続するようにしたものである。
【００２７】請求項１６の高周波半導体装置は、請求項
１４の端子部をフリップチップボンディングパッドとす
るようにしたものである。
【００２８】請求項１７の高周波半導体装置は、請求項
１２のアンテナのグランドプレーンとして前記接地プレ
ーンを用いるようにしたものである。
【００２９】請求項１８の高周波半導体装置は、請求項
１２のアンテナが前記シールドプレーン上に形成され、
アンテナグランドプレーンとして前記シールドプレーン
を用いるようにしたものである。
【００３０】請求項１９の高周波半導体装置は、請求項
１２のアンテナとしてパッチアンテナを用いるようにし
たものである。
【００３１】請求項２０の高周波半導体装置は、前記層
間絶縁膜としてポリイミドまたはベンゾシクロブテンを
用いるようにしたものである。
【００３２】
【発明の実施の形態】以下、本発明の実施例を説明す
る。
【００３３】図３は本発明を採用したMMICの第１実施例
を説明する部分透過平面図である。
【００３４】図４は図３の線分A-A'における断面図であ
る。
【００３５】本実施例ではＧａＡｓからなる化合物半導
体基板１を使用し、ＦＥＴなどの能動デバイス（図示せ
ず）を形成した後、その表面に窒化シリコンからなる表
面絶縁膜２が設けられている。そして、表面絶縁膜２上
に図示しない配線あるいはスルーホールによって接地電
位に接続される金（Au) からなる接地プレート３が設け
られ、その上に層間絶縁膜４を介して線路導体５が設け
られる。ここで、線路導体５は接地プレート３との間で
高周波伝送路を構成している。
【００３６】各層間絶縁膜４はポリイミドやベンゾシク
ロブテン（ＢＣＢ）によって構成されており、線路導体
５は、スパッタリングや蒸着などによって被着され、イ
オンミリングやリフトオフによってパターンニングされ
た金(Au)が使用されている。
【００３７】本実施例では、最上層の線路導体５上に層
間絶縁膜４が設けられ、その表面に本発明によるシール
ドプレート７が設けられている。また、シールドプレー
ト７には、チップ１００の周縁部を囲うように接地プレ
ート３と接続されるスルーホール８が設けられており、
スルーホール８の内部に充填された内部導体８a によっ
て接地プレート３と電気的に共通に接続される。
【００３８】なお、外部接続用の端子であるパッド６は
回路配置領域の周囲に位置する外周部に設けられてお
り、シールドプレート７はこの外周部にパッド６を露出
する開口を有している。このパッド６は、スルーホール
９の内部導体９a によって内部に引き込まれるように構
成される。
【００３９】本実施例によれば、チップ１００の表面が
シールドプレート７に覆われることにより、外部との間
で電磁波干渉が生じに難くなるうえ、さらにチップ１０
０の周縁には内部導体８a が充填されたスルーホール８
が設けられるので、側面における電磁波の干渉も抑制す
ることができる。
【００４０】図５は本発明を採用したMMICの第２実施例
を説明する部分透過平面図である。
【００４１】図６は図５の線分A-A'における断面図であ
る。
【００４２】図５および図６において、第１実施例と同
じ部位には同じ番号を附している。
【００４３】本実施例では、半導体基板１の裏面側から
外部接続用のパッドであるフリップチップ電極１０を引
き出す構造を採用している。
【００４４】たとえば、半導体基板１に設けられた活性
領域１ａの電位をフリップチップ電極１０に接続する場
合、活性領域１ａの外側に電位の引出すための金(Au)か
らなる表面配線層１ｂを設け、そこに半導体基板１の裏
面からエッチングして形成されたビアホール１ｃが設け
られる。なお、半導体基板１の裏面には窒化シリコンか
らなる裏面保護膜１e が設けられている。このビアホー
ル１ｃ内には内部導体１ｄが埋め込まれており、これに
よって表面配線層１b の電位がフリップチップ電極１０
に接続される。なお、内部導体１d およびフリップチッ
プ電極１０は金メッキによって形成される。
【００４５】また、層間絶縁膜４上に設けられた線路導
体５の電位を裏面に接続する場合には、接地プレート３
にスルーホールを設け、そこを介して同様にビアホール
を通じた内部導体によって引き出しを行えばよい。
【００４６】本実施例によれば、シールドプレート７に
はパッドを配置するための開口が必要ないため、直接に
電磁波に曝されるチップ１００の表面側におけるシール
ド効果が高くなる。
【００４７】図７は本発明を採用したMMICの第３実施例
を説明する部分透過平面図である。
【００４８】図８は図７の線分A-A'における断面図、図
９は図７の線分B-B'における断面図である。
【００４９】図８乃至図１０において、第1 ，第2 実施
例と同じ部位には同じ番号を附している。
【００５０】本実施例では、半導体デバイスが設けられ
る半導体基板１上の回路配置領域の上部にだけシールド
プレート７が設けられ、パッド６が設けられる回路配置
領域の外周部には、シールドプレート７を設けない構成
を採用したものである。また、シールドプレート７の周
縁には第１，２実施例と同じく、スルーホール８が設け
られ、その内部に充填された内部導体８a によって、側
面からの電磁波干渉を抑制している。
【００５１】また、図８，９に示すように、パッド６と
シールドプレート７の内側の領域との接続には、スルー
ホール８を一部除した領域を設けて、そこを線路導体５
が通過するように構成する。
【００５２】図１０は本発明を採用したMMICの第４実施
例を説明する部分透過平面図である。
【００５３】図１１は図１０の線分A-A'における断面図
である。
【００５４】図１０および図１１において、第１乃至第
３実施例と同じ部位には同じ番号を附している。
【００５５】本実施例は、アンテナ１１を使用して外部
との信号の送受を行うものである。アンテナ１１は送信
用と受信用に2 箇所設けられており、それぞれ接地プレ
ート３をアンテナグランドプレーンとするパッチアンテ
ナの構造をもっている。各アンテナ１１は線路導体５に
よってMMICの内部回路と接続されている。
【００５６】また、アンテナを使用しない信号の入出力
および電源や接地電位との接続のために、半導体基板１
の裏面にはフリップチップ電極１０が設けられている。
このフリップチップ電極１０の構造については、前記第
2 実施例と同じものが採用されている。
【００５７】図１２は本発明の第５実施例を説明する図
である。
【００５８】図１２において、図１１と同じ部位には同
じ記号が附されている。
【００５９】前記第４実施例では、接地プレート３がア
ンテナグランドプレーンとして機能していたが、図１２
のようにシールドプレート７をアンテナグランドプレー
ンとして使用することもできる。第４実施例では、接地
プレート３をアンテナグランドプレーンとしていたた
め、アンテナ１１の直下の領域には線路導体５など他の
回路部品を配置することが出来なかったが、本実施例に
よれば、シールドプレート７をアンテナグランドプレー
ンとするので、シールドプレート７によって線路導体５
などと高周波的な分離が可能になり、アンテナ１１をチ
ップ上の任意の位置に配置することが可能になる。
【００６０】なお、本実施例ではアンテナ１１が所定の
特性を持つよう、アンテナ１１とシールドプレート７の
間に位置する層間絶縁膜４はその厚みや誘電率が最適化
されているが、それらを考慮せず、アンテナ１１の部分
を外部と電気的に直接に接続するパッドとすることもで
きる。
【００６１】
【発明の効果】以上説明したように本発明によれば、本
発明によれば、MMICの表面がシールドプレート７によっ
て保護されるため、外部電磁波による干渉あるいは、外
部への電磁波の漏洩がチップ単体で減少できる。このた
め、パッケージの簡素化が可能になり、さらには本発明
によるチップ単体で回路基板などに実装することも可能
になる。
【図面の簡単な説明】
【図１】 本発明の原理を説明する平面図
【図２】 本発明の原理を説明する断面図
【図３】 第１実施例を説明する部分透過平面図
【図４】 第１実施例を説明する（図３の線分A-A'にお
ける）断面図
【図５】 第２実施例を説明する部分透過平面図
【図６】 第２実施例を説明する（図５の線分A-A'にお
ける）断面図
【図７】 第３実施例を説明する部分透過平面図
【図８】 第３実施例を説明する（図７の線分A-A'にお
ける）断面図
【図９】 第３実施例を説明する（図７の線分B-B'にお
ける）断面図
【図１０】 第４実施例を説明する部分透過平面図
【図１１】 第４実施例を説明する（図１０の線分A-A'
における）断面図
【図１２】 第５実施例を説明する断面図
【図１３】 従来のマクロストリップ線路を使用した3
次元MMICを示す図
【符号の説明】
１ 半導体基板 １ａ 活性領域 １ｂ 表面配線層 １ｃ ビアホール １ｄ 内部導体 １ｅ 裏面保護膜 ２ 表面絶縁膜 ３ 接地プレート ４ 層間絶縁膜 ５ 線路導体 ６ パッド ７ シールドプレート ８，９ スルーホール ８ａ，９ａ 内部導体 １０ フリップチップ電極 １１ アンテナ １００ チップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 馬場 修 山梨県中巨摩郡昭和町大字紙漉阿原1000番 地 富士通カンタムデバイス株式会社内 (72)発明者 後藤 宗春 山梨県中巨摩郡昭和町大字紙漉阿原1000番 地 富士通カンタムデバイス株式会社内 Ｆターム(参考） 5F038 BE07 BH10 BH19 CA10 CA12 CD02 CD04 DF02 EZ20

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に設けられ、接地電位と接
    続される接地プレートと、前記接地プレート上に層間絶
    縁膜を介して設けられた線路導体と、外部接続のための
    端子部と、最上層に位置する前記線路導体上に層間絶縁
    膜を介して設けられ、接地電位に接続されるシールドプ
    レートと、を備えることを特徴とする高周波半導体装
    置。
  2. 【請求項２】 前記端子部は、ワイヤボンディングパッ
    ドであることを特徴とする請求項１記載の高周波半導体
    装置。
  3. 【請求項３】 前記シールドプレートには、前記ワイヤ
    ボンディングパッドが位置する領域に開口部が設けられ
    ることを特徴とする請求項２記載の高周波半導体装置。
  4. 【請求項４】 前記ワイヤボンディングパッドは、前記
    シールドプレート上に設けられることを特徴とする請求
    項２記載の高周波半導体装置。
  5. 【請求項５】 前記シールドプレートは前記半導体基板
    の全面を実質的に覆うことを特徴とする請求項１記載の
    高周波半導体装置。
  6. 【請求項６】 前記シールドプレートの周縁にその内側
    を囲んで複数配置され、前記接地プレートに達するスル
    ーホールと、前記スルーホールに充填され、前記シール
    ドプレートと前記接地プレートとを電気的に接続する内
    部導体とをさらに備えることを特徴とする請求項１記載
    の高周波半導体装置。
  7. 【請求項７】 前記端子部は、前記半導体基板の背面か
    ら引き出されることを特徴とする請求項１記載の高周波
    半導体装置。
  8. 【請求項８】 前記端子部は、前記基板を貫通するビア
    ホールを通じてその表面側と接続されることを特徴とす
    る請求項７記載の高周波半導体装置。
  9. 【請求項９】 前記端子部はフリップチップボンディン
    グパッドであることを特徴とする請求項７記載の高周波
    半導体装置。
  10. 【請求項１０】 前記半導体基板は半導体デバイスが形
    成される回路配置領域とその周囲に位置して前記端子が
    配置される外周部とに区画され、前記シールドプレート
    は前記回路配置領域を選択的に覆うことを特徴とする請
    求項１記載の高周波半導体装置。
  11. 【請求項１１】 前記シールドプレートの周縁にその内
    側を囲んで複数配置され、前記接地プレートに達するス
    ルーホールと、前記スルーホールに充填され前記シール
    ドプレートと前記接地プレートとを電気的に接続する内
    部導体とをさらに備え、前記端子部と前記回路配置領域
    との間は、前記スルーホールが設けられない領域と通じ
    て導通されることを特徴とする請求項１０記載の高周波
    半導体装置。
  12. 【請求項１２】 前記端子部はアンテナであることを特
    徴とする請求項１記載の高周波半導体装置。
  13. 【請求項１３】 前記シールドプレートには、前記アン
    テナに相当する部分に開口部が設けられることを特徴と
    する請求項１２記載の高周波半導体装置。
  14. 【請求項１４】 前記半導体基板の背面には、外部と電
    気的に直接に接続される端子部がさらに設けられてなる
    ことを特徴とする請求項１２記載の高周波半導体装置。
  15. 【請求項１５】 前記端子部は、前記基板を貫通するビ
    アホールを通じてその表面側と接続されることを特徴と
    する請求項１４記載の高周波半導体装置。
  16. 【請求項１６】 前記基板の背面に設けられた端子部は
    フリップチップボンディングパッドであることを特徴と
    する請求項１４記載の高周波半導体装置。
  17. 【請求項１７】 前記アンテナは、前記接地プレートを
    アンテナグランドプレーンとすることを特徴とする請求
    項１２記載の高周波半導体装置。
  18. 【請求項１８】 前記アンテナは前記シールドプレート
    上に設けられ、そのシールドプレートをアンテナグラン
    ドプレーンとするものであることを特徴とする請求項１
    ２記載の高周波半導体装置。
  19. 【請求項１９】 前記アンテナはパッチアンテナである
    ことを特徴とする請求項１２記載の高周波半導体装置。
  20. 【請求項２０】 前記層間絶縁膜はポリイミドまたはベ
    ンゾシクロブテンであることを特徴とする請求項１記載
    の高周波半導体装置。
JP2001099962A 2001-03-30 2001-03-30 高周波半導体装置 Expired - Fee Related JP3818864B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001099962A JP3818864B2 (ja) 2001-03-30 2001-03-30 高周波半導体装置
US10/090,614 US6712284B2 (en) 2001-03-30 2002-03-06 High frequency semiconductor device
TW091104840A TW526705B (en) 2001-03-30 2002-03-14 High frequency semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001099962A JP3818864B2 (ja) 2001-03-30 2001-03-30 高周波半導体装置

Publications (2)

Publication Number Publication Date
JP2002299564A true JP2002299564A (ja) 2002-10-11
JP3818864B2 JP3818864B2 (ja) 2006-09-06

Family

ID=18953448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001099962A Expired - Fee Related JP3818864B2 (ja) 2001-03-30 2001-03-30 高周波半導体装置

Country Status (3)

Country Link
US (1) US6712284B2 (ja)
JP (1) JP3818864B2 (ja)
TW (1) TW526705B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191027A (ja) * 2005-01-05 2006-07-20 Internatl Business Mach Corp <Ibm> オンチップ回路パッド構造
KR100639183B1 (ko) * 2004-11-15 2006-10-30 매그나칩 반도체 유한회사 고주파용 반도체 패키지

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047574A (ja) * 2002-07-09 2004-02-12 Sumitomo Electric Ind Ltd 多層配線基板、光トランシーバ、およびトランスポンダ
JP2005229041A (ja) * 2004-02-16 2005-08-25 Alps Electric Co Ltd 高周波配線構造および高周波配線構造の製造方法
JP4684730B2 (ja) * 2004-04-30 2011-05-18 シャープ株式会社 高周波半導体装置、送信装置および受信装置
US8179304B2 (en) * 2007-06-14 2012-05-15 Kyocera Corporation Direct-current blocking circuit, hybrid circuit device, transmitter, receiver, transmitter-receiver, and radar device
JP4977902B2 (ja) * 2007-10-10 2012-07-18 国立大学法人電気通信大学 アンテナ制御回路基板の構造およびアンテナ装置
WO2011111314A1 (ja) * 2010-03-08 2011-09-15 日本電気株式会社 配線基板、電子装置およびノイズ遮蔽方法
US9806407B2 (en) * 2012-08-22 2017-10-31 Honeywell International Inc. Safety radio devices
CN104364897B (zh) * 2012-10-29 2017-07-25 京瓷株式会社 元件收纳用封装件以及安装结构体
EP3537535B1 (en) * 2018-03-07 2022-05-11 Nokia Shanghai Bell Co., Ltd. Antenna assembly
CN115763434A (zh) * 2022-11-08 2023-03-07 北京唯捷创芯精测科技有限责任公司 Fc电磁屏蔽芯片、封装结构、方法、电路结构及电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
JP3031966B2 (ja) * 1990-07-02 2000-04-10 株式会社東芝 集積回路装置
US5273943A (en) * 1992-02-28 1993-12-28 Matsushita Electric Industrial Co., Ltd. Dielectric ceramic compositions and microwave devices using the same
US5303419A (en) * 1992-05-29 1994-04-12 Her Majesty The Queen In Right Of Canada As Represented By The Minister Of Communications Aperture-coupled line Magic-Tee and mixer formed therefrom
US5396397A (en) * 1992-09-24 1995-03-07 Hughes Aircraft Company Field control and stability enhancement in multi-layer, 3-dimensional structures
US5668509A (en) * 1996-03-25 1997-09-16 Hughes Electronics Modified coaxial to GCPW vertical solderless interconnects for stack MIC assemblies
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
JP3058121B2 (ja) * 1997-05-19 2000-07-04 日本電気株式会社 プリント基板
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JP3440909B2 (ja) * 1999-02-23 2003-08-25 株式会社村田製作所 誘電体共振器、インダクタ、キャパシタ、誘電体フィルタ、発振器、誘電体デュプレクサおよび通信装置
US6483714B1 (en) * 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639183B1 (ko) * 2004-11-15 2006-10-30 매그나칩 반도체 유한회사 고주파용 반도체 패키지
JP2006191027A (ja) * 2005-01-05 2006-07-20 Internatl Business Mach Corp <Ibm> オンチップ回路パッド構造

Also Published As

Publication number Publication date
JP3818864B2 (ja) 2006-09-06
US6712284B2 (en) 2004-03-30
US20020139993A1 (en) 2002-10-03
TW526705B (en) 2003-04-01

Similar Documents

Publication Publication Date Title
JP3378435B2 (ja) 超高周波帯無線通信装置
JP2605502B2 (ja) パッケージ
JP2790033B2 (ja) 半導体装置
WO2011021328A1 (ja) シールド層と素子側電源端子が容量結合した半導体装置
JP3818864B2 (ja) 高周波半導体装置
CN111223827B (zh) 用于集成电路芯片的过渡电路
CN110556365A (zh) 用于集成电路晶片的匹配电路
US6535090B1 (en) Compact high-frequency circuit device
US5852391A (en) Microwave/millimeter-wave functional module package
JPH07147352A (ja) 半導体集積回路装置
JP2002299947A (ja) 高周波半導体装置
JP3420913B2 (ja) 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
JPH11195730A (ja) 半導体装置
CN114649307A (zh) 半导体装置以及半导体模块
JP6952913B2 (ja) 半導体装置及びアンテナ装置
JP2538072B2 (ja) 半導体装置
JPH1168029A (ja) 半導体装置
US5889297A (en) High frequency semiconductor device with slots
JP3556470B2 (ja) 高周波用モジュール
JP3409767B2 (ja) 高周波回路基板
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP3933601B2 (ja) 高周波集積回路パッケージ及び電子装置
JP2000269384A (ja) マイクロ波・ミリ波回路装置及びその製造方法
US11658374B2 (en) Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same
JP3987659B2 (ja) 高周波半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees