CN114649307A - 半导体装置以及半导体模块 - Google Patents

半导体装置以及半导体模块 Download PDF

Info

Publication number
CN114649307A
CN114649307A CN202111552529.0A CN202111552529A CN114649307A CN 114649307 A CN114649307 A CN 114649307A CN 202111552529 A CN202111552529 A CN 202111552529A CN 114649307 A CN114649307 A CN 114649307A
Authority
CN
China
Prior art keywords
electronic circuit
semiconductor device
circuit
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111552529.0A
Other languages
English (en)
Inventor
后藤聪
青池将之
深泽美纪子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114649307A publication Critical patent/CN114649307A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92162—Sequential connecting processes the first connecting process involving a wire connector
    • H01L2224/92163—Sequential connecting processes the first connecting process involving a wire connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供能够采用层叠结构并且能够抑制高频干扰的半导体装置。在第一部件形成包括半导体元件的第一电子电路。在第一部件的第一面的一部分区域接合第二部件。第二部件包括第二电子电路，该第二电子电路包括由与第一电子电路的半导体元件不同的半导体材料构成的半导体元件。层间绝缘膜覆盖第一部件的第一面中的不与第二部件接合的区域、以及第二部件。配置在层间绝缘膜之上的部件间连接布线通过设置于层间绝缘膜的开口将第一电子电路与第二电子电路连接。包括配置在层间绝缘膜之上的第一金属图案的屏蔽结构在高频率方面屏蔽作为第一电子电路的一部分的被屏蔽电路。

Description

半导体装置以及半导体模块
技术领域
本发明涉及半导体装置以及半导体模块。
背景技术
在移动体通信、卫星通信等所使用的电子设备设置有使高频信号的发送接收功能一体化的RF前端模块。RF前端模块具备具有高频放大功能的单片微波集成电路素元件(MMIC)、控制高频放大电路的控制IC、开关IC以及双工器等。
为了实现RF前端模块的小型化，已知有在MMIC之上层叠控制IC的结构。另外，在下述的专利文献1公开了在下侧的半导体芯片形成再布线层，并在该再布线层倒装接合上侧的半导体芯片的半导体装置。下侧的半导体芯片安装于模块基板，再布线层与模块基板通过接合线电连接。
专利文献1：日本特开2002－151644号公报
在MMIC之上层叠控制IC的结构中，在形成于MMIC的高频电路与模块基板上的电子电路、形成于控制IC的电子电路之间容易产生不需要的高频干扰。
发明内容
本发明的目的在于提供能够采用层叠结构并且能够抑制高频干扰的半导体装置。
根据本发明的一观点，提供一种半导体装置，具备：
第一部件，形成包括半导体元件的第一电子电路；
第二部件，与作为上述第一部件的一个表面的第一面的一部分区域接合，并且形成第二电子电路，上述第二电子电路包括由与上述第一电子电路的半导体元件不同的半导体材料构成的半导体元件；
层间绝缘膜，覆盖上述第一面中的不与上述第二部件接合的区域、以及上述第二部件；
部件间连接布线，配置于上述层间绝缘膜之上，通过设置于上述层间绝缘膜的开口将上述第一电子电路与上述第二电子电路连接；以及
屏蔽结构，包括配置在上述层间绝缘膜之上的第一金属图案，并且在高频率方面屏蔽作为上述第一电子电路的一部分的被屏蔽电路。
根据本发明的其它的观点，提供一种半导体模块，具备：
模块基板；以及
半导体装置，安装于上述模块基板的安装面，
上述半导体装置包括：
第一部件，形成包括半导体元件的第一电子电路；
第二部件，与作为上述第一部件的一个表面的第一面的一部分区域接合，并且形成第二电子电路，上述第二电子电路包括由与上述第一电子电路的半导体元件不同的半导体材料构成的半导体元件；
层间绝缘膜，覆盖上述第一面以及上述第二部件；
部件间连接布线，配置于上述层间绝缘膜之上，通过设置于上述层间绝缘膜的开口将上述第一电子电路与上述第二电子电路连接；
屏蔽结构，包括配置在上述层间绝缘膜之上的第一金属图案，并且在高频率方面屏蔽作为上述第一电子电路的一部分的被屏蔽电路；
第一导体突起，从上述第一金属图案突出；以及
第二导体突起，设置于上述第二部件的与上述模块基板对置的面，并且与上述第二电子电路的地线连接，
上述模块基板包括：
接地导体；以及
第一焊盘以及第二焊盘，与上述接地导体连接，
上述第一焊盘以及上述第二焊盘分别与上述第一导体突起以及上述第二导体突起连接。
被屏蔽电路被屏蔽结构在高频率方面屏蔽，所以能够抑制第二部件的第二电子电路与被屏蔽电路之间的高频干扰。
附图说明
图1是表示第一实施例的半导体装置的各构成要素的平面位置关系的图。
图2是示意性地表示第一实施例的半导体装置的剖面结构的图。
图3A是构成形成于第二部件的功率级放大电路的一个单元的等效电路图，图3B是构成形成于第二部件的功率级放大电路的一个单元的剖视图。
图4是表示包括第一实施例的半导体装置以及模块基板的半导体模块的剖面结构的示意图。
图5A～图5F的附图是制造中途阶段的半导体装置的剖视图。
图6A～图6C的附图是制造中途阶段的半导体装置的剖视图，图6D是完成的半导体装置的剖视图。
图7是表示第二实施例的半导体模块的剖面结构的示意图。
图8是表示第三实施例的半导体装置的各构成要素的平面位置关系的图。
图9是示意性地表示第三实施例的半导体装置的剖面结构的图。
图10是表示第四实施例的半导体装置的各构成要素的平面位置关系的图。
图11是示意性地表示第四实施例的半导体装置的剖面结构的图。
图12是示意性地表示包括第四实施例的半导体装置以及模块基板的半导体模块的剖面结构的图。
图13是表示第五实施例的半导体装置的各构成要素的平面位置关系的图。
图14是示意性地表示第五实施例的半导体装置的剖面结构的图。
图15是示意性地表示包括第五实施例的半导体装置以及模块基板的半导体模块的剖面结构的图。
图16A以及图16B分别是表示第六实施例的半导体模块的各构成要素的俯视时的位置关系的图、以及示意性地表示剖面结构的图。
图17是放大了第六实施例的半导体模块的安装了半导体装置的部分的剖面结构的图。
图18是表示第六实施例的变形例的半导体模块的各构成要素的俯视时的位置关系的图。
附图标记说明：20…半导体装置，30…第一部件，30A…第一面，31…控制电路，32…被屏蔽电路，33…输入开关，35…焊片，40…第二部件，41…偏置电路，42…高次谐波终结电路，43…驱动级放大电路，44…输入匹配电路，45…级间匹配电路，46…功率级放大电路，50…层间绝缘膜，51A、51B、51C…导通孔，55…保护膜，60…第一金属图案，60P…焊片，61…部件间连接布线，62…焊片，63A、63B…开口，65A…第一导体突起，65B…第二导体突起，65C…第三导体突起，65D…第四导体突起，66…金属线，70…焊料，81…输出匹配电路，82…频段选择开关，83…双工器，84…低噪声放大器，85…天线开关，90…树脂部件，91…金属屏蔽膜，92…屏蔽壁，100…模块基板，110A…第一焊盘，110B…第二焊盘，110C…第三焊盘，110D…第四焊盘，115…接地平面，116…接地导通孔，200…母基板，201…剥离层，202…元件形成层，204…连结支承体，210…基板，301…基板，302…多层布线结构，302C…金属区域，311…第二金属图案，312…导通孔，401…基底半导体层，401A…导电区域，401B…元件绝缘区域，402…晶体管，402B…基极层，402C…集电极层，402E…发射极层，403B…基极电极，403C…集电极电极，403E…发射极电极，404B…第一层基极布线，404BB…基极偏置布线，404C…第一层集电极布线，404E…第一层发射极布线，405E…第二层发射极布线，405RF…高频信号输入布线，406…第一层层间绝缘膜，407…第二层层间绝缘膜，408…第三层层间绝缘膜。
具体实施方式
[第一实施例]
参照图1～图6D的附图，对第一实施例的半导体装置进行说明。
图1是表示第一实施例的半导体装置20的各构成要素的平面位置关系的图。第二部件40通过面接触与第一部件30的表面接合。将第一部件30的接合有第二部件40的面称为第一面30A。在俯视时第二部件40包含于第一部件30。例如，第一部件30由单体半导体构成，第二部件40由化合物半导体构成。
第一部件30包括单体半导体系的半导体基板、以及形成在半导体基板上的第一电子电路等。作为半导体基板，例如能够使用由硅等单体半导体构成的单结晶基板、绝缘体上硅(SOI)基板等。第一电子电路包括单体半导体系的MOSFET、双极晶体管等半导体元件。在第一电子电路中包括控制电路31、被屏蔽电路32以及输入开关33。形成输入开关33的区域的一部分在俯视时与第二部件40重叠。
被屏蔽电路32是可能成为杂散产生源的电路，或者是容易受到干扰噪声的影响的电路。例如，作为可能成为杂散产生源的电路的例子，能够列举充电泵。作为容易受到干扰噪声的影响的电路的例子，能够列举低噪声放大器。在图1中，以虚线包围示出形成第一电子电路所包括的各个电路的区域。
第二部件40与第一部件30的第一面30A中的在俯视时不与被屏蔽电路32重叠的区域接合。第二部件40包括由化合物半导体层构成的基底半导体层、以及形成在其上的第二电子电路。第二电子电路包括异质结双极晶体管(HBT)、无源元件等。第二电子电路所包括的半导体元件由与第一电子电路所包括的半导体元件不同的半导体材料形成。
在第二电子电路中包括偏置电路41、高次谐波终结电路42、驱动级放大电路43、输入匹配电路44、级间匹配电路45、以及功率级放大电路46。在图1中，以虚线包围示出形成第二电子电路所包括的各个电路的区域。
在俯视时与第一部件30以及第二部件40重叠的区域配置有再布线层。在再布线层包括第一金属图案60以及多个部件间连接布线61。在图1中，对第一金属图案60以及多个部件间连接布线61附加影线。第一金属图案60是在俯视时包含被屏蔽电路32的金属膜。多个部件间连接布线61通过设置于再布线层之下的层间绝缘膜的开口63A将形成于第一部件30的第一电子电路与形成于第二部件40的第二电子电路连接。例如，两个部件间连接布线61将形成于第一部件30的控制电路31与形成于第二部件40的偏置电路41连接。另一个部件间连接布线61将形成于第一部件30的输入开关33与形成于第二部件40的输入匹配电路44连接。
在俯视时包含于第一金属图案60的区域设置有沿厚度方向贯通再布线层之下的层间绝缘膜的多个开口63B。第一金属图案60通过这些开口63B到达第一部件30。
多个第一导体突起65A、多个第二导体突起65B、多个第三导体突起65C、以及多个第四导体突起65D等多个导体突起从再布线层突出。这些导体突起与第一电子电路或者第二电子电路电连接。第一导体突起65A与第一金属图案60连接。第二导体突起65B以及第四导体突起65D与第二电子电路的地线连接。第三导体突起65C与功率级放大电路46的输出端口连接。也可以代替多个第四导体突起65D，而配置在俯视时在一个方向较长的条状的导体突起。同样地，也可以代替多个第三导体突起65C，而配置条状的导体突起。
接下来，对第一电子电路以及第二电子电路的功能进行说明。输入开关33从多个输入端口选择一个。输入至由输入开关33选择的输入端口的高频信号经由输入匹配电路44输入到驱动级放大电路43。由驱动级放大电路43放大后的高频信号经由级间匹配电路45输入到功率级放大电路46。由功率级放大电路46放大后的高频信号输出到外部。这里，外部例如是指设置于安装有半导体装置20的模块基板的电子电路。
输出到外部的高频信号供给至天线，从天线作为电波辐射。高次谐波终结电路42具有作为从功率级放大电路46输出的高频信号的阻抗匹配电路的作用，并且具有终结高频信号所包括的不需要的高次谐波的功能。偏置电路41向驱动级放大电路43以及功率级放大电路46供给偏置电流。
控制电路31控制偏置电路41。被屏蔽电路32所包括的充电泵对从外部给予的电源电压进行升压或者降压并供给至第一电子电路以及第二电子电路。被屏蔽电路32所包括的低噪声放大器放大由天线接收的接收信号。
图2是示意性地表示第一实施例的半导体装置20的剖面结构的图。此外，图2并不表示第一实施例的半导体装置20的特定的剖面，而是着眼于电连接来示出各构成要素的图。
在第一部件30的第一面30A侧的表层部形成被屏蔽电路32以及输入开关33。并且，在第一面30A设置多个焊片35。在第一部件30的第一面30A接合第二部件40。在配置了被屏蔽电路32的区域之上不配置第二部件40。
层间绝缘膜50覆盖第一部件30的第一面30A中的不与第二部件40接合的区域、以及第二部件40。层间绝缘膜50例如由聚酰亚胺等有机绝缘材料形成。设置沿厚度方向贯通层间绝缘膜50的多个导通孔51A、51B、51C。在层间绝缘膜50之上配置再布线层。再布线层所包括的部件间连接布线61经由导通孔51A将输入开关33与输入匹配电路44连接。再布线层所包括的第一金属图案60经由导通孔51B与第一部件30的焊片35连接。
进一步在层间绝缘膜50之上配置多个焊片62。多个焊片62分别经由导通孔51C与第二部件40的第二电子电路、例如级间匹配电路45、功率级放大电路46等连接。此外，虽然在图2中未显现，但一部分焊片62也与第一部件30的第一电子电路例如控制电路31(图1)等连接。
在第一金属图案60之上配置多个第一导体突起65A。另外，在多个焊片62各自之上配置第二导体突起65B、第三导体突起65C、第四导体突起65D。在第一导体突起65A、第二导体突起65B、第三导体突起65C、第四导体突起65D各自的顶面载置焊料70。这些导体突起例如由铜形成。在由铜构成的导体突起的顶面载置焊料层后的结构物被称为“Cu柱凸块”。此外，作为导体突起，也可以采用如Au凸块那样不载置焊料的结构的突起。这样的结构的突起也被称为“柱”。作为导体突起，也可以采用在焊片上竖立导体柱的结构的突起。这样的结构的导体突起也被称为“支柱”。另外，作为导体突起，也可以采用使焊料回流为球状的球凸块。作为导体突起，除了这些各种结构的突起之外，还能够使用包括从基板突出的导体的各种结构的突起。此外，在图2中，省略覆盖第一金属图案60、部件间连接布线61的保护膜的记载。
图3A是构成形成在第二部件40的功率级放大电路46(图1)的一个单元的等效电路图。功率级放大电路46包括相互并联连接的多个单元。各单元包括晶体管402、输入电容器Cin以及镇流电阻元件Rb。晶体管402的基极经由输入电容器Cin与高频信号输入布线405RF连接。并且，晶体管402的基极经由镇流电阻元件Rb与基极偏置布线404BB连接。晶体管402的发射极接地。对晶体管402的集电极施加电源电压，并且从集电极输出放大后的高频信号。
图3B是构成形成于第二部件40的功率级放大电路46的一个单元的剖视图。第一部件30包括具有硅基板、SOI基板等半导体区域的基板301、和配置在其上的多层布线结构302。虽然在图3B未示出，但在基板301的其它区域形成控制电路31、被屏蔽电路32、输入开关33(图1)等第一电子电路。也可以配置覆盖多层布线结构302的表面的保护膜。此时，第二部件40通过与保护膜的表面面接触，而与第一部件30接合。
第二部件40包括基底半导体层401。通过基底半导体层401与第一部件30面接触，第二部件40与第一部件30接合。基底半导体层401被划分为导电区域401A和元件分离区域401B。基底半导体层401例如使用GaAs。导电区域401A由n型GaAs形成，通过在n型GaAs层离子注入绝缘化杂质来形成元件分离区域401B。
在导电区域401A之上配置晶体管402。晶体管402包括从导电区域401A开始依次层叠的集电极层402C、基极层402B以及发射极层402E。发射极层402E配置在基极层402B的一部分区域之上。作为一个例子，集电极层402C由n型GaAs形成，基极层402B由p型GaAs形成，发射极层402E由n型InGaP形成。即，晶体管402为异质结双极晶体管。
在基极层402B之上配置基极电极403B，基极电极403B与基极层402B电连接。在发射极层402E之上配置发射极电极403E，发射极电极403E与发射极层402E电连接。在导电区域401A之上配置集电极电极403C。集电极电极403C经由导电区域401A与集电极层402C电连接。
在基底半导体层401之上将第一层层间绝缘膜406配置成覆盖晶体管402、基极电极403B、发射极电极403E以及集电极电极403C。第一层层间绝缘膜406例如由SiN等无机绝缘材料形成。在层间绝缘膜406设置多个开口。
在层间绝缘膜406之上配置第一层发射极布线404E、集电极布线404C、基极布线404B、基极偏置布线404BB以及镇流电阻元件Rb。发射极布线404E通过设置于层间绝缘膜406的开口与发射极电极403E连接。集电极布线404C通过设置于层间绝缘膜406的其它的开口与集电极电极403C连接。基极布线404B通过设置于层间绝缘膜406的其它的开口与基极电极403B连接。
基极布线404B延伸至未配置晶体管402的区域，其前端与镇流电阻元件Rb的一个端部重叠。在重叠的部分，基极布线404B与镇流电阻元件Rb电连接。镇流电阻元件Rb的另一个端部与基极偏置布线404BB重叠。在重叠的部分，镇流电阻元件Rb与基极偏置布线404BB电连接。
在层间绝缘膜406之上将第二层层间绝缘膜407配置成覆盖第一层发射极布线404E、集电极布线404C、基极布线404B、镇流电阻元件Rb、以及基极偏置布线404BB。第二层层间绝缘膜407也由SiN等无机绝缘材料形成。
在第二层层间绝缘膜407之上配置第二层发射极布线405E以及高频信号输入布线405RF。第二层发射极布线405E通过设置于第二层层间绝缘膜407的开口与第一层发射极布线404E连接。高频信号输入布线405RF的一部分在俯视时与第一层基极布线404B重叠。在两者的重叠的区域形成输入电容器Cin。
将第三层层间绝缘膜408配置成覆盖第二层发射极布线405E以及高频信号输入布线405RF。第三层层间绝缘膜408例如由聚酰亚胺等有机绝缘材料形成。
图4是表示包括第一实施例的半导体装置20以及模块基板100的半导体模块的剖面结构的示意图。在模块基板100的安装面倒置地倒装安装半导体装置20。在模块基板100的安装面配置第一焊盘110A、第二焊盘110B以及第三焊盘110C等多个焊盘。在模块基板100设置接地导体117。接地导体117包括配置于模块基板100的内层以及与安装面相反侧的下表面的多层接地平面115、以及将多层接地平面115相互连接的多个接地导通孔116。接地导体117与第一焊盘110A以及第二焊盘110B连接。
在模块基板100的内层，与第一焊盘110A连接的接地平面115和与第二焊盘110B连接的接地平面115相互分离。配置在模块基板100的下表面的接地平面115从与第一焊盘110A连接的部分连续到与第二焊盘110B连接的部分。
半导体装置20的第一导体突起65A经由焊料70固定于第一焊盘110A并与其电连接。第二导体突起65B以及第四导体突起65D经由焊料70固定于第二焊盘110B并与其电连接。第三导体突起65C经由焊料70固定于第三焊盘110C并与其电连接。经由第二导体突起65B以及第四导体突起65D对形成于第二部件40的第二电子电路提供接地电位。第一金属图案60经由第一导体突起65A与模块基板100的接地导体117连接。
接下来，参照图5A～图6D的附图对第一实施例的半导体装置20的制造方法进行说明。图5A～图6C的附图是制造中途阶段的半导体装置20的剖视图，图6D是完成的半导体装置20的剖视图。
如图5A所示，使剥离层201在GaAs等化合物半导体的单结晶的母基板200之上外延生长，并在剥离层201之上形成元件形成层202。在元件形成层202形成有图2以及图3B所示的第二部件40的元件结构。能够通过一般的半导体工序形成这些元件结构。在图5A中，对形成于元件形成层202的元件结构省略记载。在该阶段，在元件形成层202形成相当于多个半导体装置20的元件结构，未分离为各个半导体装置20。
接下来，如图5B所示，将抗蚀剂图案(未图示)作为蚀刻掩模，对元件形成层202(图5A)以及剥离层201进行图案化。在该阶段，元件形成层202按照各个第二部件40进行分离。
接下来，如图5C所示，在分离的第二部件40之上粘贴连结支承体204。由此，多个第二部件40经由连结支承体204相互连结。此外，也可以使在图5B的图案化工序中作为蚀刻掩模使用的抗蚀剂图案残留，使第二部件40与连结支承体204之间夹有抗蚀剂图案。
接下来，如图5D所示，有选择地对母基板200以及第二部件40蚀刻剥离层201。由此，第二部件40以及连结支承体204从母基板200剥离。为了有选择地蚀刻剥离层201，使用蚀刻耐性与母基板200以及第二部件40中的任何一个都不同的化合物半导体作为剥离层201。
如图5E所示，准备形成了第一部件30的第一电子电路(图2)、多层布线结构302(图3)等的基板210。在该阶段，基板210未分离为各个半导体装置20。
如图5F所示，将第二部件40与基板210接合。第二部件40与基板210的接合基于范德华键或者氢键。除此之外，也可以通过静电力、共价键、共晶合金键等将第二部件40与基板210接合。例如，在基板210的表面的一部分由Au形成的情况下，也可以通过使第二部件40与Au区域紧贴并进行加压，来将两者接合。
接下来，如图6A所示，从第二部件40剥离连结支承体204。在剥离了连结支承体204之后，如图6B所示，在基板210以及第二部件40之上形成层间绝缘膜50以及再布线层。在再布线层包括部件间连接布线61以及焊片62。此外，虽然在图6B未示出，但在该再布线层也包括第一金属图案60(图2)。此外，在图2中，示出层间绝缘膜50的上表面平坦化的构成，但在图6B中，示出层间绝缘膜50的上表面未平坦化的例子。
接下来，如图6C所示，在再布线层之上形成保护膜55，并在保护膜55形成多个开口。多个开口分别形成于配置图2所示的第一导体突起65A、第二导体突起65B以及第三导体突起65C的区域。其后，在这些开口内以及保护膜55之上，形成第一导体突起65A、第二导体突起65B以及第三导体突起65C。在图6C仅示出第三导体突起65C。然后，在这些导体突起的顶面载置焊料70并进行回流处理。
最后，如图6D所示，切割基板210。由此，得到单片化后的半导体装置20。单片化后的半导体装置20各自的第一部件30在俯视时比第二部件40大。单片化后的半导体装置20倒装安装于模块基板100(图4)。
接下来，对第一实施例的优异的效果进行说明。
在第一实施例中，如图4所示，第一金属图案60经由第一导体突起65A与模块基板100的接地导体117连接。因此，第一金属图案60作为在高频率方面屏蔽被屏蔽电路32的屏蔽结构发挥作用。这里，在高频率方面屏蔽是指在无线频率的频带进行电磁屏蔽。由此，能够抑制被屏蔽电路32与形成于第二部件40的第二电子电路、设置于模块基板100的其它的电子电路等之间的高频干扰。
另外，在第一实施例中，与第一焊盘110A连接的接地平面115和与第二焊盘110B连接的接地平面115在模块基板100的内层相互分离。相互分离的内层的接地平面115通过配置于模块基板100的下表面的接地平面115相互连接。因此，经由从第一焊盘110A到第二焊盘110B的接地导体117的电流路径较长。因此，能够抑制第二部件40的第二电子电路的地线与第一金属图案60之间的高频噪声的传递。由此，能够提高在高频率方面屏蔽被屏蔽电路32的效果。此外，第一焊盘110A与第二焊盘110B通过模块基板100的下表面的接地平面115相互连接，所以在直流方面保持为同一电位。
并且，在第一实施例中，使作为屏蔽结构发挥作用的第一金属图案60(图1、图2)包括于配置有部件间连接布线61的再布线层，所以能够不追加新的工序就形成屏蔽结构。
接下来，对第一实施例的变形例进行说明。
在第一实施例中，作为第一金属图案60，使用在俯视时包含被屏蔽电路32的金属膜，但也可以使第一金属图案60为格子图案、条纹状图案等。另外，在第一实施例中，在层间绝缘膜50之上配置一层再布线层，但也可以配置两层以上的多层的再布线层。该情况下，将第一金属图案60配置于多个再布线层即可。
在第一实施例中，如图4所示，使与第一焊盘110A连接的接地平面115和与第二焊盘110B连接的接地平面115在模块基板100的内层相互分离。作为其它的构成，也可以在从安装面观察时在模块基板100的厚度方向上的比第一位置浅的位置，使与第一焊盘110A连接的接地平面115和与第二焊盘110B连接的接地平面115相互分离，在比第一位置深的位置，使与第一焊盘110A连接的接地平面115和与第二焊盘110B连接的接地平面115连续。
[第二实施例]
接下来，参照图7对第二实施例的半导体模块进行说明。以下，对与参照图1～图6D的附图进行了说明的第一实施例的半导体装置以及半导体模块相同的构成省略说明。
图7是表示第二实施例的半导体模块的剖面结构的示意图。在第二实施例中，第一部件30在与第二部件40的界面处包括金属区域302C。金属区域302C包括于多层布线结构302(图3B)。金属区域302C经由沿厚度方向贯通层间绝缘膜50的导通孔51B与第一金属图案60电连接。第一金属图案60经由第一导体突起65A与模块基板100的接地导体117电连接，所以金属区域302C也与接地导体117电连接。
接下来，对第二实施例的优异的效果进行说明。
在第二实施例中，金属区域302C作为屏蔽结构发挥作用，所以能够抑制从形成于第二部件40的第二电子电路或者向第二电子电路的、经由基板301的高频噪声的传递。由此，能够提高抑制高频干扰的效果。
[第三实施例]
接下来，参照图8以及图9对第三实施例的半导体装置进行说明。以下，对与参照图1～图6D的附图进行了说明的第一实施例的半导体装置以及半导体模块相同的构成省略说明。
图8是表示第三实施例的半导体装置20的各构成要素的平面位置关系的图。在第一实施例(图1)中，第一金属图案60在俯视时包含被屏蔽电路32。与此相对，在第三实施例中，第一金属图案60配置在配置有被屏蔽电路32的区域与配置有形成于第二部件40的第二电子电路的区域以及配置有形成于第一部件30的其它的第一电子电路的区域之间。并且，在配置有被屏蔽电路32的区域与配置有第二部件40的第二电子电路的区域之间、以及配置有被屏蔽电路32的区域与配置有第一部件30的其它的第一电子电路的区域之间，配置多个开口63B以及分别填充于开口63B的导通孔51B(图9)。
图9是示意性地表示第三实施例的半导体装置20的剖面结构的图。在形成于第二部件40的包括输入匹配电路44、级间匹配电路45、功率级放大电路46等的第二电子电路与被屏蔽电路32之间配置有第一金属图案60以及多个导通孔51B。多个导通孔51B分别沿厚度方向贯通层间绝缘膜50，并将设置于第一部件30的第一面的焊片35与第一金属图案60连接。第一导体突起65A从第一金属图案60突出。第一导体突起65A与模块基板100的接地导体117(图4)电连接。
接下来，对第三实施例的优异的效果进行说明。
在第三实施例中，配置在配置有被屏蔽电路32的区域与配置有第二部件的第二电子电路的区域之间的多个导通孔51B以及第一金属图案60作为屏蔽结构(屏蔽壁结构)发挥作用。由此，能够抑制被屏蔽电路32与第二部件40的第二电子电路之间的高频干扰。例如，能够降低在被屏蔽电路32产生的杂散给予第二电子电路的影响。另外，相反地，能够降低在功率级放大电路46产生的电磁噪声给予被屏蔽电路32的影响。
同样地，能够抑制被屏蔽电路32与第一部件30的其它的第一电子电路例如控制电路31(图8)、输入开关33(图8)之间的高频干扰。
[第四实施例]
接下来，参照图10、图11以及图12对第四实施例的半导体装置进行说明。以下，对与参照图1～图6D的附图进行了说明的第一实施例的半导体装置以及半导体模块相同的构成省略说明。
图10是表示第四实施例的半导体装置20的各构成要素的平面位置关系的图。在第一实施例(图1)中，第一金属图案60在俯视时包含被屏蔽电路32。与此相对，在第四实施例中，第一金属图案60配置于在俯视时与配置有被屏蔽电路32的区域的周边部重叠的区域、以及配置有被屏蔽电路32的区域的外侧。
并且，多个金属线66被配置成在俯视时通过配置有被屏蔽电路32的区域。更具体而言，第一金属图案60被保护膜覆盖，在该保护膜设置在俯视时包含于第一金属图案60的开口。在设置于保护膜的开口内露出的第一金属图案60作为引线接合用的焊片60P来利用。多个金属线66各自的两端焊接于焊片60P。
图11是示意性地表示第四实施例的半导体装置20的剖面结构的图。多个金属线66从一个第一金属图案60通过层间绝缘膜50的上方并到达至其它的第一金属图案60。第一导体突起65A从至少一个第一金属图案60突出。
图12是示意性地表示包括第四实施例的半导体装置20以及模块基板100的半导体模块的剖面结构的图。第一导体突起65A与模块基板100的接地导体117电连接。因此，多个金属线66经由第一金属图案60以及第一导体突起65A与模块基板100的接地导体117电连接。
接下来，对第四实施例的优异的效果进行说明。
在第四实施例中，多个金属线66作为屏蔽结构发挥作用。因此，与第一实施例相同，能够抑制被屏蔽电路32与形成于第二部件40的第二电子电路、设置于模块基板100的其它的电子电路等之间的高频干扰。
另外，多个金属线66的端部以外的部分被配置成与层间绝缘膜50的表面隔开间隔。即，多个金属线66与设置于层间绝缘膜50的表面的金属图案相比，配置于距离被屏蔽电路32较远的位置。因此，也能够得到降低包括多个金属线66的屏蔽结构与被屏蔽电路32之间的寄生电容这样的优异的效果。
[第五实施例]
接下来，参照图13、图14以及图15对第五实施例的半导体装置进行说明。以下，对与参照图1～图6D的附图进行了说明的第一实施例的半导体装置以及半导体模块相同的构成省略说明。
图13是表示第五实施例的半导体装置20的各构成要素的平面位置关系的图。在第一实施例(图1)中，在俯视时，第一金属图案60包含被屏蔽电路32。与此相对，在第五实施例中，在俯视时，第一金属图案60配置于被屏蔽电路32的周边，代替第一金属图案60而由第二金属图案311包含被屏蔽电路32。第一金属图案60通过开口63B与第二金属图案311电连接。
图14是示意性地表示第五实施例的半导体装置20的剖面结构的图。在第一部件30的多层布线结构302内配置第二金属图案311。
第二金属图案311经由沿厚度方向贯通层间绝缘膜50的导通孔51B与第一金属图案60电连接。第一导体突起65A从第一金属图案60突出。
部件间连接布线61经由沿厚度方向贯通层间绝缘膜50的导通孔51A以及配置于多层布线结构302的导通孔312与输入开关33电连接。
图15是示意性地表示包括第五实施例的半导体装置20以及模块基板100的半导体模块的剖面结构的图。第一导体突起65A与模块基板100的接地导体117电连接。因此，第二金属图案311经由沿厚度方向贯通层间绝缘膜50的导通孔51B、第一金属图案60、第一导体突起65A以及焊料70与模块基板100的接地导体117电连接。
接下来，对第五实施例的优异的效果进行说明。在第五实施例中，第二金属图案311作为屏蔽结构发挥作用。在俯视时，第二金属图案311包含被屏蔽电路32，所以与第一实施例相同，能够抑制被屏蔽电路32与形成于第二部件40的第二电子电路、设置于模块基板100的其它的电子电路等之间的高频干扰。
接下来，对第五实施例的变形例进行说明。
在第五实施例中，在俯视时，第二金属图案311包含被屏蔽电路32。作为其它的构成，也可以使第二金属图案311为格子状或者条纹状的图案，并被配置成在俯视时与被屏蔽电路32重叠。另外，也可以将第二金属图案311配置于多层布线结构302内的多个布线层。
[第六实施例]
接下来，参照图16A～图17的附图对第六实施例的半导体模块进行说明。第六实施例的半导体模块搭载有第一实施例的半导体装置(图1、图2、图3)。此外，也可以代替第一实施例的半导体装置，而搭载第二实施例～第五实施例中的任意一个实施例或者其变形例的半导体装置20。
图16A以及图16B分别是表示第六实施例的半导体模块的各构成要素的俯视时的位置关系的图、以及示意地示出剖面结构的图。在模块基板100安装半导体装置20、频段选择开关82、多个双工器83、低噪声放大器84以及天线开关85。并且，在模块基板100设置由布线图案等形成的输出匹配电路81。此外，也可以由集成化无源元件(IPD)或者多个表面安装部件形成输出匹配电路81。
安装于模块基板100的多个电子部件被树脂部件90密封。树脂部件90覆盖模块基板100的安装面、半导体装置20以及其它的安装部件。树脂部件90具有与模块基板100的安装面朝向相同方向的顶面、和与顶面连续的侧面。在树脂部件90的顶面和侧面、以及模块基板100的侧面形成金属屏蔽膜91。设置于模块基板100的多个接地平面115的端面在模块基板100的侧面露出。在模块基板100的侧面，金属屏蔽膜91与接地平面115连接。例如通过溅射法形成金属屏蔽膜91。
在树脂部件90内将屏蔽壁92设置为在俯视时包围半导体装置20。屏蔽壁92从树脂部件90的顶面到达至模块基板100的安装面，与金属屏蔽膜91以及模块基板100的接地导体117电连接。
接下来，对安装于模块基板100的各电子部件的功能进行说明。从半导体装置20的功率级放大电路46(图1)输出的高频信号输入到频段选择开关82。频段选择开关82根据输入的高频信号所属的频段，从多个双工器83中选择一个，并将高频信号传输至所选择的双工器83。通过了双工器83的高频信号经由天线开关85输出到外部的天线。
在天线接收到的接收信号经由天线开关85输入到一个双工器83。通过了双工器83的接收信号在低噪声放大器84进行放大，并输出到外部。
图17是放大了第六实施例的半导体模块的安装了半导体装置20的部分的剖面结构的图。在模块基板100的安装面，除了第一焊盘110A、第二焊盘110B以及第三焊盘110C之外，还配置第四焊盘110D。第四焊盘110D与模块基板100的接地导体117连接。屏蔽壁92与第一焊盘110A以及第四焊盘110D连接。
接下来，对第六实施例的优异的效果进行说明。
金属屏蔽膜91以及屏蔽壁92作为高频率方面屏蔽结构发挥作用。因此，能够抑制半导体装置20与外界之间的高频干扰，并且能够抑制安装于模块基板100的其它的电子部件、形成于模块基板100的输出匹配电路81与半导体装置20之间的高频干扰。
接下来，参照图18对第六实施例的变形例进行说明。
图18是表示第六实施例的变形例的半导体模块的各构成要素的俯视时的位置关系的图。在第六实施例(图16A)中，屏蔽壁92连续地包围半导体装置20，但在本变形例中，屏蔽壁92断续地包围半导体装置20。例如，屏蔽壁92由沿厚度方向贯通树脂部件90的柱状的多个导电部件例如导体销构成。多个导电部件被配置成在俯视时相互隔开间隔且包围半导体装置20。
这样，即使构成为屏蔽壁92断续地包围半导体装置20，也能够得到抑制高频干扰的效果。
接下来，对第六实施例的其它的变形例进行说明。
在第六实施例中，屏蔽壁92(图16A)包围半导体装置20的四方，但也可以构成为包围半导体装置20的三方或者两方。例如，只要将屏蔽壁92配置成将半导体装置20与安装于模块基板100的其它的电子部件、电子电路分隔即可。
另外，虽然在第六实施例中，使用单面安装基板作为模块基板100，但也可以使用双面安装基板。另外，也可以将多个双工器83中的至少一个置换为发送用滤波器和接收用滤波器。
上述的各实施例为例示，当然能够进行不同的实施例所示的构成的部分的置换或者组合。并不对每个实施例依次提及多个实施例的相同的构成所带来的相同的作用效果。并且，本发明并不限定于上述的实施例。例如，本领域技术人员明确能够进行各种变更、改进、组合等。

Claims (11)

1.一种半导体装置，具备：
第一部件，形成包括半导体元件的第一电子电路；
第二部件，与作为上述第一部件的一个表面的第一面的一部分区域接合，并且形成第二电子电路，上述第二电子电路包括由与上述第一电子电路的半导体元件不同的半导体材料构成的半导体元件；
层间绝缘膜，覆盖上述第一面中的不与上述第二部件接合的区域、以及上述第二部件；
部件间连接布线，配置于上述层间绝缘膜之上，通过设置于上述层间绝缘膜的开口将上述第一电子电路与上述第二电子电路连接；以及
屏蔽结构，包括配置在上述层间绝缘膜之上的第一金属图案，并且在高频率方面屏蔽作为上述第一电子电路的一部分的被屏蔽电路。
2.根据权利要求1所述的半导体装置，其中，
还具备从上述第一金属图案突出的第一导体突起。
3.根据权利要求1或者2所述的半导体装置，其中，
上述屏蔽结构还包括在俯视时配置在配置有上述被屏蔽电路的区域与配置有上述第二电子电路的区域之间的多个导通孔，
上述多个导通孔沿厚度方向贯通上述层间绝缘膜并与上述第一金属图案连接。
4.根据权利要求1～3中的任意一项所述的半导体装置，其中，
上述第一金属图案被配置成在俯视时与上述被屏蔽电路重叠。
5.根据权利要求1～4中的任意一项所述的半导体装置，其中，
上述第一金属图案是在俯视时包含上述被屏蔽电路的金属膜。
6.根据权利要求1～3中的任意一项所述的半导体装置，其中，
上述屏蔽结构还包括被配置成在俯视时通过配置有上述被屏蔽电路的区域的多个金属线，上述多个金属线固定于上述第一金属图案。
7.根据权利要求1～6中的任意一项所述的半导体装置，其中，
上述第一部件还在与上述第二部件的界面处具备金属区域，上述金属区域与上述第一金属图案电连接。
8.根据权利要求1～7中的任意一项所述的半导体装置，其中，
上述第一部件包括配置在上述第一电子电路之上的多层布线结构，
上述多层布线结构包括在俯视时与配置有上述被屏蔽电路的区域重叠的第二金属图案，
上述层间绝缘膜配置在上述多层布线结构之上，上述第一金属图案通过设置于上述层间绝缘膜的开口与上述第二金属图案连接。
9.一种半导体模块，具备：
模块基板；以及
半导体装置，安装于上述模块基板的安装面，
上述半导体装置包括：
第一部件，形成包括半导体元件的第一电子电路；
第二部件，与作为上述第一部件的一个表面的第一面的一部分区域接合，并且形成第二电子电路，上述第二电子电路包括由与上述第一电子电路的半导体元件不同的半导体材料构成的半导体元件；
层间绝缘膜，覆盖上述第一面以及上述第二部件；
部件间连接布线，配置于上述层间绝缘膜之上，通过设置于上述层间绝缘膜的开口将上述第一电子电路与上述第二电子电路连接；
屏蔽结构，包括配置在上述层间绝缘膜之上的第一金属图案，并且在高频率方面屏蔽作为上述第一电子电路的一部分的被屏蔽电路；
第一导体突起，从上述第一金属图案突出；以及
第二导体突起，设置于上述第二部件的与上述模块基板对置的面，并且与上述第二电子电路的地线连接，
上述模块基板包括：
接地导体；以及
第一焊盘以及第二焊盘，与上述接地导体连接，
上述第一焊盘以及上述第二焊盘分别与上述第一导体突起以及上述第二导体突起连接。
10.根据权利要求9所述的半导体模块，其中，
上述接地导体包括：
多层接地平面，配置在上述模块基板的内层以及与上述安装面相反侧的下表面；以及
多个接地导通孔，在上述模块基板的厚度方向上将上述多层接地平面连接，
在从上述安装面观察时在上述模块基板的厚度方向上的比第一位置浅的位置，与上述第一焊盘连接的接地平面和与上述第二焊盘连接的接地平面相互分离，在比上述第一位置深的位置，与上述第一焊盘连接的接地平面和与上述第二焊盘连接的接地平面连续。
11.根据权利要求9或者10所述的半导体模块，其中，还具备：
树脂部件，覆盖上述模块基板的上述安装面以及上述半导体装置；
金属屏蔽膜，配置于上述树脂部件的与上述安装面朝向相同方向的面；以及
屏蔽壁，沿厚度方向贯通上述树脂部件，在俯视时断续地或者连续地包围上述半导体装置，与上述金属屏蔽膜以及上述接地导体电连接。
CN202111552529.0A 2020-12-18 2021-12-17 半导体装置以及半导体模块 Pending CN114649307A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020210053A JP2022096837A (ja) 2020-12-18 2020-12-18 半導体装置、及び半導体モジュール
JP2020-210053 2020-12-18

Publications (1)

Publication Number Publication Date
CN114649307A true CN114649307A (zh) 2022-06-21

Family

ID=81991740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111552529.0A Pending CN114649307A (zh) 2020-12-18 2021-12-17 半导体装置以及半导体模块

Country Status (3)

Country Link
US (1) US11804450B2 (zh)
JP (1) JP2022096837A (zh)
CN (1) CN114649307A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240170407A1 (en) * 2022-11-17 2024-05-23 Psemi Corporation Double-sided laminate package with 3d interconnection structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4570809B2 (ja) 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP4424449B2 (ja) * 2007-05-02 2010-03-03 株式会社村田製作所 部品内蔵モジュール及びその製造方法
US8987872B2 (en) * 2013-03-11 2015-03-24 Qualcomm Incorporated Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
JP6328698B2 (ja) * 2016-07-26 2018-05-23 Tdk株式会社 電子回路パッケージ

Also Published As

Publication number Publication date
JP2022096837A (ja) 2022-06-30
US20220199548A1 (en) 2022-06-23
US11804450B2 (en) 2023-10-31

Similar Documents

Publication Publication Date Title
US11631659B2 (en) High-frequency module and communication apparatus
JP3378435B2 (ja) 超高周波帯無線通信装置
US7176506B2 (en) High frequency chip packages with connecting elements
US20070096160A1 (en) High frequency chip packages with connecting elements
US20070210866A1 (en) Rf power module
CN216389364U (zh) 高频模块和通信装置
US10950569B2 (en) High frequency module and communication device
JP2790033B2 (ja) 半導体装置
KR20200122358A (ko) 고주파 모듈 및 통신 장치
US20220108936A1 (en) Semiconductor module
WO2004080134A2 (en) High frequency chip packages with connecting elements
CN114649307A (zh) 半导体装置以及半导体模块
CN114696863B (zh) 高频模块
CN114696864B (zh) 高频模块
CN114520224A (zh) 半导体装置
JPH1168029A (ja) 半導体装置
CN113395079B (zh) Rf电路模块及其制造方法
US20220199558A1 (en) Semiconductor device
JP4178744B2 (ja) 半導体素子搭載用テープとそれを用いた半導体装置
CN114649324A (zh) 半导体装置以及半导体模块
US20240096792A1 (en) Semiconductor module and semiconductor device
JP2022061757A (ja) 半導体装置
JP2022096839A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination